TWI322943B - Method and system for nand-flash identification without reading device id table - Google Patents

Method and system for nand-flash identification without reading device id table Download PDF

Info

Publication number
TWI322943B
TWI322943B TW095124478A TW95124478A TWI322943B TW I322943 B TWI322943 B TW I322943B TW 095124478 A TW095124478 A TW 095124478A TW 95124478 A TW95124478 A TW 95124478A TW I322943 B TWI322943 B TW I322943B
Authority
TW
Taiwan
Prior art keywords
flash memory
memory
test
type
inverse
Prior art date
Application number
TW095124478A
Other languages
English (en)
Other versions
TW200710652A (en
Inventor
Huey-Tyug Chua
Yann Chang Lin
Chung Lin Hsu
Original Assignee
Mediatek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediatek Inc filed Critical Mediatek Inc
Publication of TW200710652A publication Critical patent/TW200710652A/zh
Application granted granted Critical
Publication of TWI322943B publication Critical patent/TWI322943B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • G11C16/20Initialising; Data preset; Chip identification

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Debugging And Monitoring (AREA)

Description

1322943 九、發明說明: 【發明所屬之技術領域】 本發明係有關於反及型快閃記憶體之識別,特別係有關於一種 不需讀取反及型快閃記憶體之裝置識別碼即可識別反及型快閃記 憶體之方法與系統。 · 【先前技術】 在非揮發型快閃記憶體的市場中有兩大主流,分別稱為反或 型快閃s己憶體(NOR-flash memory )與反及型快閃記憶體 (NAND-Flash memory) ’反或型快閃記憶體首先於1988年間問 世,在當時,反或型快閃記憶體徹底革斩了記憶體的市場。在早 年’市場係由EPROM與EEPROM所佔領,一般來說,反或型快 閃記憶體較反及型快閃記憶體提供更高的讀取效能,因此,反或 型快閃記憶體通常會被使用於如程式碼儲存或執行等應用,而反 或型快閃記憶體則常應用於消費性電子裝置,例如:低階的行動 電話、嵌入式應用裝置以及簡易的消費性電子產品。 東芝公司(Toshiba)在1989年間择出了反及型快閃記憶體的 架構。反及型快閃記憶體適用於許旁型式的檔案儲存,目前在一 些很常見的消費性電子裝置中,也常使用反及型快閃記憶體。在 消費性電子產品市場中,反及型快閃記憶體常用於Μρ3播放器、 • / USB快閃記憶體、數位相機記憶卡以及許多其他裝置中。反及型 陕閃s己憶體係設計為有高容量、低成本以及快速的反應速率。此 6 1322943
外,反及型快閃記憶體另提供多種優 通常比反或型快閃記憶體便宜、及及 反及型快閃記鯈體的在孢古、土企# ^
同。 態下 的結構係為具有複數個區塊之—記憶體陣列。舉例來說,一般稱 為小容量反及型快閃記憶體的可能容量為:隨、ΐ6Μβ、32Μβ 或64MB ’而稱為大容量反及型快閃記憶體的可能容量為··
頁則劃分為-個包含512位元組之資料區(dataarea)以及一個包 含16位元組的備用區(spare批⑶);另一方面對大容量反及型 快閃記憶體而言’每個區塊皆包含64個記憶體分頁,而每一記憶 體分頁則劃分為-個包含綱位元組之諸區以及—個包含64 位元組的備用區。由於小容量反及型快閃記憶體之組態與大容量 反及型快閃記㈣之組態互異,因此用來存取儲存於小容量反及 型快閃記題與大容量反及频脱紐之資料的參數也不盡相 同也就疋忒,如果一系統無法正確地辨別出所安裝的反及型快 1322943 '閃記憶體,則其必無法正確地存取反及型快閃記憶體中的資料。 如眾所周知的.,如欲使用一反及型快閃記憶體,一系統必須 要保持一固定的裝置識別表(ID table)以便存取反及型快閃記情 體,該裝置識別表係用以辅助識別反及型悔閃記憶體之類別,該 裝置識別表包含了預定的資料,其通常包括下列資訊:全部容量 大小、全部區塊大小、記憶體分頁大小(page size)、輪入/輸出介 春面位元數目(I/O interface bits )、位址杻元組數目(address bytes ) 以及錯誤更正(ECC)的型式(例如:1位元或4位元)等。如上 所述,要從反及型快閃記憶體讀取或寫入資料必須要了解實際的 反及型快閃記憶體組態,所以便會需要裝置識別表。 在傳統的系統中,當使用反及型快閃記憶體時會使用該固定 的裝置識別表以便識別出反及型快閃記憶體的型式,然而很不幸 •地,此一傳統的反及型快閃記憶體識別方法可能並非最有效率的 識別方法。第-倾點是,躲使賴廠誠現錢商所推出之 具有新容量及新規格之新型反及型快閃記憶體的裝置而言,此種 傳統的反及型快閃記憶體姻方法需要另行維護翻定的裝置識 別表,以使其儲存現今所有反及型快閃記憶體的識別資訊,然而, 右要確保該裝置識難具有最新的資湖須耗f不,f、的時間與精 力。而隨著愈來愈多廠商生產新型的反及型快閃記憶體產品,傳 統的反及·閃記憶體識财法所具有的第二個缺點也就呼之欲 出了,那就是所採用的固定裝置識別表的内容大小必須一直增加 〇 、=愈來愈大,以便包含-直新增之反及型快閃記憶體的資訊,而 貝料里愈來愈大的裝置識別表無疑地將佔用愈來愈大的記憶體空 間,因此必須使驗大的儲存裝置來儲存固定的裝置識別表。在 習知方法中,該固定的裝置識別表係儲存於開機碼(Β〇〇τ⑺⑹ 或晶片上之唯讀碼(on-chipR0Mcode)中,而將該固定的裝置識 別表存於開機碼或晶片上〈唯讀碼中原已灰耗費高成本的作法, 鲁而若該固定裝置識別表的資料量又愈來愈大,則問題將更加嚴重。 由前述之識別反及型快閃記憶體所產生的問題來看,真的很 需要-種不需讀取或存取上述習知固定裝置識別表之新且有效率 的反及型快閃記憶體識別方法與裝置。 • · .· 【發明内容】 有鑑於此’本發明的目的之一在於提供一種低成本的反及型快 #閃义憶體之識別方法與系統’其不需讀取或存取一固定裝置識別 表而仍能識別反及型快閃記憶體的類型,以解決上述問題。 本發明提供一種反及型快閃記憶體之識別方法,其包含:將具 有一預設資料型樣之一標頭儲存至一反及型快閃記憶體之一記憶 體分頁;使用至少一測試屬性來讀取儲存於該反及型快閃記憶體 之内容以輸出一結果;確認該結果是否符合該預設資料型樣與該 -測試屬性;以及若該結果符合該預設資料型樣與該測試屬性,則 使用該測試屬性以識別該反及型快閃記憶艟。 1322943 預没;貝料型樣之—標頭,且該標頭係儲存於該反及型快閃記憶體 之一記憶體分頁中。該控制器係耦接於該反及型快閃記憶體,且 該控制器包含:一存取單元,用來使用至少一測試屬性以讀取該 反及型快閃記憶體之内容並據以輸出一結果;以及一確認單元, 搞接於該存取單元’用來確認縣果是否符合該預設雜型樣與 該測試屬性;其巾若該結果符合該預設龍型樣與該測試屬性, 則該確認單元使用該測試屬性來識別該反及型快閃記憶體。 本發明另提供-種可識別反及型_記憶體之系統,其包含: -反及型_記憶體與—測器。該反及型快閃記憶體具有填滿 該反及型快_憶體之識職訊之—記憶體分頁。_制器係輕 接於4反及型快閃記憶體,且該控制器包含:__存取單元,用來 由該德體分頁巾—測試記憶體分頁細外,讀取至少—資料段; =及-確認單元’麵接於該存取單元,用來輕該#料段是否包 3該反及频閃記龍之識別資訊;其巾若該資料段包含該反及 型快閃記憶體之酬資訊,_相單元根據賴試記憶體分頁 範圍权該反及型_記‘_之—記憶體分頁大小。 本發明另提供-種可用來執行反及型快閃記憶體之識別的系 統’其包含: 憶體具有殖克 .一反及型快閃記憶體與一控制器 憶體具有填滿反及型教酬資訊之♦ 別資訊包含一預設態樣\
體’且該控制器包含:— 〜該控制器係耦接於於該反及型快閃記憶 —存取單元’用來使用包括輸入/輪出介面
II 1322943 位元數目與位址位元組數目之設定在内的複數侧試屬性,以讀 取該反及雜閃战體之内容㈣輸出—結果,及從該頁面中一 測試頁面範圍外讀取至少-資料段;以及一確認單元耗接於該 存取單元’絲確認該結果是否符合該第—預設態樣與該測試屬 性,以及確認該資料段是否包含該反及型快閃記憶體之識別資 訊;其中若該破認單元發現該結果符合該預設之態樣與該測試屬 籲性’且該資料段包含該反及型㈣記憶體之識別資訊則該確認 單元根據該測試頁面範圍決定該反及型快閃記憶體之—頁面大 小’以及使用該測試屬性與該頁面大小來_該狀型快閃記憶體。 【實施方式】 冑注意’本發明係能侧用於開機之反及型㈣記憶體或用 .於資料赫之反及_閃記賴。而域本發财法射、統應用 於-開機系統’反及触閃記‘隨需嵌人雜接至綱機系統中 • -開機唯讀記憶體(boot R0M)或一共同合作.的儲存媒體以協助 儲存所需的-些開機碼:舉例來說,由於反及型快閃記憶體並非 可在内部直接執行資料的XIP (executi()n ―丨咖)裝置,相反地, 匕需要共同合作的齡媒體’例如像是同步祕隨機存取記憶體 (synchronous dynamic radom access memory,SDRAM),以幫助執 行所儲存的資料。在儲存媒體由反及型快閃記憶體载人或讀取資 料以進-步執行之前,首先便需要識別所使用之反及型記憶體的 種類。以下所示之例子係用來說明本發明之各種不需讀取反及型 快閃記憶體之裝置朗表即可卿反及型糾記憶體的不同實施 丄322943 測組合,並使用該被選取之重測組合所提供之反及型 快閃§己憶體的存取資sfl來讀取該反及型快閃記憶體中 該記憶體分頁的内容。 步驟206:由該記憶體分頁内容中擷取出預先存好的識別標頭。 步驟216 .確認在所擷取之識別標頭中所記錄柄識別碼是否符合 該預設資料型,樣。若否,執行步騾218,若符合,則執 行步驟220。 步驟218 :以權重N0來增加一錯誤計數值。 步驟220:進-步檢查所擷取的識別標頭以確認位址位元數目、 介面位元組數目與記憶體分頁大小是否符合所選擇之 重測組合;若否’則執行步驟222,其餘情況則執行步 驟 224 〇 步驟222 :以權重N1來增加該錯誤計叙值,其令m不必一定要 等於N0,與N1㈣_助_是神在裝置缺陷 (devicedefect)或錯誤的測試屬性(testattribute)。 步驟224 :確認識別標頭的所有複製標頭(replicati〇n)是否皆檢 查過。若否’則以下一個識別標頭來繼續執行步驟 206,若為其他情況則執行步驟226。 步驟226 :確認錯誤計數值是否未達一預設臨界值。若是,則執行 步驟232 ;若為其他情況則執行步驟2烈。 步驟228 :檢妓倾有的重顺合皆麟過。若是,則執行步驟 230,若否,則執行步驟204 » 步驟230 :反及型快閃記憶體的識職測操作未成功,接著執 :943 步驟 234。.,. 步驟232 .反及型快閃記憶體的識別偵測操作成功。 步驟234 :結束。 以下將舉—例以進—步說明上述本發明第-實施例之不需讀 取裝置識職來識別反及型快閃記憶體的方法。反及型快閃記憶 體之識別需要將具有預設資料麵之-或多個標戦人至反及型 快問記憶體102 (步驟2〇2)<>請了解,這些重複的標頭係為了減 少有缺陷之資料位柄增加。舉例來說,在製造過程巾,標頭皆 預先記錄在反及型㈣記紐1G2巾以使得安裝了反及型快閃記 憶體102 H統1〇〇可以進行後續步驟來識%出反及型快閃記憶 體102。請參閱第3圖’第3圖係為儲存於反及型快閃記憶體1〇2 中之識別資訊的示意圖。在此實施例中,各標頭係填入第一區塊 (ΒΚ〇)之第一記憶體分頁(Ρ{)),假設反及型快閃記憶體1〇2係 為一小容量反及型快閃記憶體,其資料區有512位元組Β()〜β5η , 而各標頭邱…邱6則有32位元組,各自包含反及型快閃記憶體 的識別資訊。請注意,填在記憶體分頁ρ〇中之各標頭ΙΗι ΙΗι6 包含了相同之反及型快閃記憶體的識別資訊,其具有以美國資訊 父換標準碼(American Standard Code for Information Interchange, ASCII)所編碼之預設資料型樣識別碼以判斷回讀(read_back)資 料的正確度。在最佳的操作狀況下,會使用兩組不同的預設資料 型樣識別碼,例如一主要識別碼’’IDENTITY”以及一次要識別 碼”NADNINFO” 〇 1322943 接下來,控制器104之存取單元106由可供選取之重測組合 t選取一尚未測試過之重測組合,並利用該重測組合所提供之反 及型快閃記憶體之存取資訊以讀取記憶體分頁p〇的内容,亦即該 預設資料型樣識別碼。請參閱第4圖,第4.圖係為第!圖所示之 存取單元106所使H雜合表之第—實補的示賴。每一 重測組合皆包含兩個測試屬性:介面位元數目與位址位元組數 目,其中介面位元數目定義了在反及型快閃記憶體1〇2與控制器 • 104間,每個週期哺輸的位元數目;而位址位元組數目則定義了 用來記載行位址(columnaddress)與列位址(rowaddress)之位 元組的個數。在此第一實施例中,記憶體分頁大小之資訊係預先 記錄於標頭IH!中,其可於反及型快閃記憶體1〇2之介面位元數目 與位址位元組數目辨識出來後而被正確獲知。存取單元1〇6利用 反及型快閃s己憶體之測試屬性來存取反及型快閃記憶體,舉例 來說,存取單元106可存取第一區塊BK〇之第一記憶體分頁p〇以 #及在其上進行資料讀取的動作從而產生巧結果。例如該結果可為 所讀取的内容。因此,存取單元1〇6從記憶體分頁内容令擷取出 識別標頭,每個識別標頭都包含一識別碼(步驟2〇6)。根據第4 圖中之表格所定義的測試優先順位,存取單元使用設定值為 16的介面位元數目輿設疋值為3的彳立址位元組數目,從標頭 中之預設資料型樣識別碼開始存取’當從反及型快閃記憶體1〇2 中棟取出内谷後,確單元108開始確認所掘取的内容是否具有 •有效的預設資料型樣識別碼(步驟216),並確認介面位元數目、 - 記憶體分頁大小與位址位元組數目是否符合存取單元106所應用 之測試組合’也就是說’確認單元⑽會確認是否正4地操取了 ASCII 碼“IDENTITY”。 在某些實施例中’多個複製標頭最初會先填滿一記憶體分 頁’在這種情形下’確認程序將持續執行,直到所有的複製標頭 皆被確麵為止(轉224)。在某些實侧+,錯料數值也用 於協助評估確認程序的準確度,如第2騎示,若細碼不符合 該預说^料型樣’則確《單元1〇8會將錯誤計數值增加⑽(步驟 218)。若屬性不符合尚未測試之重測組合,則確認單元ι〇8會將 錯誤计數值增加N1 (步驟222),此外,表步驟226中,確認單元 1〇8會進-步確認最後的錯誤計數值⑽+N1)是否低於一預設臨 界值來決定確認程序之結果是否為可接受的。 如果所操取的内容包括了有效相設資料型樣識別碼,並且 ;ι面位元數目、s己憶體分面大小與位址位元組數目皆符合存取單 元1〇6所採用之測試組合,則輕單元1〇8即視所操取的内容相 符於預設資料型樣酬碼(也就是說,彼此相_),織再利用 測試屬性來設定存取單元1〇6用來存取儲存於反及型快閃記憶體 ⑽=資料所需的實際屬性(倾則。另τ方面,如果所操取 的内容不包含有效的資料型樣識別碼,則確認單it 108即會 通知存取單元⑽,而存取單元1〇6會由第4圖之表格中所列之 可供選擇且尚未測試過之重測組合中,再另選擇—重測組合,並 使用其選出之重測組合以再次操取預設資料型樣識別碼(步驟 1322943 204)。請注意,如果第4圖中所有重測組合均已測試過了而仍未 心現任何有效的預設資料型樣識別碼,那麼反及型,㈣記憶體之 識別操作即宣告失敗(步驟230)。例如,當預先記錄於反及型快 閃記憶體102 +之標頭含有控制器1〇4所不支援且錯誤的資料格 式或是反及型快閃記憶體102本身内部具有缺陷,將會使得反及 型快閃記憶體之標頭具有不正確的預設資料型樣識別碼。 春 如上所述’在所操取到的内容相符於包含於預先記錄之標頭 中的預設資料型樣識別碼前’存取單元1〇6會依序採用各個重 測組合以不斷測試反及型快閃記憶體1〇2之組態,因此,本發明 反及型快閃記憶體之識別方法便不需如習知,技術一般地依靠讀取 快閃記憶體之裝置識別表,便能夠辨識出用來存取反及型快閃記 憶體102所需之屬性。請注意’反及型快閃記憶體之任何屬性均 可用來作為測試屬性,且測試屬性可以用任意組合方式形成所要 •的重測組合,而上述所舉例之特定測試屬性僅為說明之用,並非 用來作為本發明之限制。 請參閱第5圖,第5圖係為第1圖所示之存取單元1〇6所使 用之重測組合表之第二實施例的示意圖。每一重測組合均包含三 個測試屬性:介面位元數目.、記憶體分頁大小以及位址位元組數 目,其中介面位元數目定義了在反及型快閃記憶體1〇2與控制器 -104間之每個週期所傳輸的位元數目;記憶體分頁大小定義了每個 .區塊的位疋數目,一般而言,小容量的反及型快閃記憶體的記憶 1322943 艘分頁大小為512位元,而大容量的反及型快閃記憶體的記憔艘 分頁大小則為2048位元;而位址位元組數目則定義了用來記載行 位址與列位址之位元組數目。在此第二實施例中,記憶體分頁大 小之資訊並非預先記錄於標頭IH,中,因此,記憶體分頁大小之 屬性必須與其他屬性(亦即介面位元數目與位址位元組數目)一 起進行確認。 請參閱第6a圖與第6b圖,第6a圖與第6b圖係為本發明第 二實施例之不需讀取裝置識別表之反及型快閃記憶體識別方法的 流程圖。第二實施例的操作具有下列步驟: 步驟300 :開始。 步驟302 :將一個或複數個識別標頭存入一反及型快閃記憶體中 之一記憶體分頁,該複數個識別標頭可能包含一識別 標頭之竣數痼複製標頭,而每一識別標頭包括至少具 有一預設資料型樣。 步驟304 :由可供選擇之重測組合中選取一尚未測試過之重測組 ♦,以及使用所選取之_組合所提供之反及型快閃 記憶體的存取資訊來讀取該反及型快閃記憶體之該記 憶體分頁的内容。 步驟如6 :由記憶體分頁内容中操取_先存好的識別標頭。 -步驟322 ··確認在所摘取之識別標頭中記錄的識別碼是否符人該 - 職购樣。終職行烟24;若符合職;: 1322943 步驟326。 步驟324 :以權重NO來增加一錯誤計數值。 步驟326:進一步檢查所操取的識別標頭以確認位址位元纟且數 目、介面位元數目與記憶體分頁大小是否符合所選取 之重測組合。若否,則執行步驟328 ;其餘情況則執行 步驟330。
步驟328 :以權重N1來增加該錯誤計數值,其中N1 不一定要等 於Μ0〇N0與Ml皆用於輔助識別是^否存在裝置 錯誤的測試屬性。 缺陷或 步驟330 :確認是否全部的複製標頭都檢查過。若否,則以下—個 識別標頭來繼續執行步驟306;若為其他情況則執行步 驟 332。 步驟332 :確認錯誤計數值是否未達一預設臨界值。若是,則執行 步驟338,若為其他情況則執行步驟。 步驟334 :檢查是否所有重測組合皆測試過。若是,則執行步驟 336 ;若否則執行步驟304。· 步驟336 :反及型快閃記憶體的識職測操作未成功,接著執行 步驟348。 步驟338:由-測試記憶體分頁範圍圖树)外操取 一資料段(data segment)。 步驟34G 於測試魏體分頁翻外所娜之資料段是否包 ,有效的反及赌閃記㈣之識別資訊 。若是,則執 订步驟342 ;否則,執行步驟344。 20 1322943 步驟342 :判斷記憶體分頁大小超出測試記憶體分頁範圍,接著 執行步驟346。 步驟344 :判斷記憶體分頁大小未超出測試記億體分頁範圍,接 著執行步驟346。 步驟346 :反及型快閃記憶體之識別偵測操作成功。 步驟348 :結束。 第二實施例的流程絕大部份與第一實施例相同,而此二實施 例在操作程序中之相異處在於判斷反及型快閃記憶體102之記憶 體分頁大小的步驟(步驟338、340、.342與344)。在這些相異處 以外的其他步驟,則由於皆已於前描述中詳加說明,故贼不再費述。
在6己憶體分頁p〇,非由位元組〜b511 通常在1始時必須先將複數個標頭填進—記憶體分頁。對 於記憶體分頁面大小之偵測而言,控制器1〇4的存取單元ι〇6首 先由-測試記憶體分頁範圍外榻取一資料段(步驟338),例如, 假設-小容量反及频閃記憶體且其標駄小為%位元組,則測 512位元組b511 ;也 35丨丨所讀取之資料將 斗。根撼油丨Mt?.,險蹲 被視為由戦記麵分頁細外所嫌的資料。
3’因此,確認單元108將接著檢查步驟338 所操取之資料段以物其是利目_包含核反及赌閃記憶體 識別資關標頭(步驟34〇)。如第3圖所示,記憶體分頁p〇結 東於第512位元組β5Π,很明顯地,由記憶體分頁ρ。不存在的位 几組(例如第513至544位元組)所摘取出之資料段包含未知資 料,而其絕不可能與標頭的内容相同,蛾,確認單元1〇8便決 定出反及型快閃記憶體i()2之記憶體分頁大小係為512位元組 (小容量反及型快閃記憶體)而非綱位元組(大容量反及型 快隊憶體)(步驟344)。接著,反及型快閃記憶體之識別操作 成功完成轉知反及錄閃記憶體⑽之實際組·祕為小容量反 及型快閃記憶體之組態。 欠再以大容量反及型快閃記憶體為例,其通常具有·位元組 之貝料區。如上所述,第—區塊之第—記憶體分頁填滿了複數個 標頭’其中每-標頭都具有相_反及賴閃記憶體識別資訊, 因此’畲執行步驟338以由大容量反及型快閃記憶體得到上述之 測試記憶體分頁範圍外的麟段,確認單元⑽也就確^會由所 擷取之資料段中偵剩—有效標頭,接著,確認單元⑽便決定 反及型快閃記憶體102之記憶體分頁大小為屬位元組而非 512 ^元組(步驟342)。然後,反及型快閃記憶體之識別操作即 成功完成而得知反及型制記賴】〇2之實·態料大容量反 及型快閃記憶體之組態。 反及型快閃記憶體1〇2也有可能具有内部缺陷而無法正確地 1322943 儲存資料,因此,為了能較準確地偵測到記憶體分頁大小,由測 .試記憶體分頁範圍外擷取之資料段的資料長度有可能包含不只一 個標頭;換句話說,在步驟338中,存取單元1〇6試圖要從測試 δ己憶體分頁範圍外操取出複數個標頭,如果確認單元發現在 :貝料共有Μ個標頭具有有效的反及型快閃記憶體識別資料, 其中Μ大於一預定臨界值,則確認單元1〇8繼續在步驟3料中指 定一較小之數值(例如512位元組)給記憶體分頁大小屬性;否 則’確認單S108接續在倾342中指定一較大之數值(例如2〇48 位元組)給記憶體分頁大小屬性。 與習知技術相出,本發明所提出之反及型快閃記憶體之識別 方法齡統不需獅贿傳統师置翻糾可朗—反及型快 閃記憶體。存取單元利用複數組反及型快閃記憶體的重測組合以 檢查反及型快閃記憶體之組態,如果以某一組重測組合檢查^ 籲成反及型快閃記憶體之識別操作失敗,則再選擇另一組未經測試 之重測組合。確認單元將於採用某組重測組合而使得反及型快閃 記憶體之識別成功時’發現其為正確的重測組合;或是於試盡各 、組重測組合而仍無法成功識別時,宣告反及型快閃記憶體之識別 操作失敗。由於在習知技術中,反及型快閃記憶體所採用之裝置 識別表很容㈣時而無效,所以本發明所提出之反及型快閃紀憶 體之識別方法與祕便可使縣統砰需钱存與轉大資^ •的裝置酬表於祕發性記憶體(例如用來儲存開機碼之唯讀記 憶體)。本發明所提出之反及型快閃記憶體識別方案报易於實^, 23 1322943 並且可大幅降低製造成本。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範 圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖係為本發明可識別反及型快閃記憶體之系統的示意圖。 第2圖係為本發明第一實施例之不需讀取裝置識別表之反及型快 閃記憶體識別方法的流程圖。 第3圖係為儲存於反及型快閃記憶體中之識別資訊的示意圖。 第4圖係為第1圖所示之存取單元所使用之重測組合表之第一實 施例的示意圖。 第5圖係為第丨圖所示之存取單元所使用之重測組合表之第二實 施例的示意圖。 第如圖與第此K係為本發明第二實施例之不需讀取裝置識別表 之反及型快閃記憶體識別方法的流程圖。 【主要元件符號說明】 100 系統 102 反及型快閃記憶體 104 控制器 106 存取單元 108 .. · / 確認單元

Claims (1)

  1. 十、申請專利範圍: h種反及型快閃記憶體(NAND-Flash)之識別方法,包含: (a) 將具有一預設資料型樣(pattern)之一標頭(header)儲 存至一反及型快閃記憶體之一記憶體分頁; (b) 使用至少一測試屬性來讀取儲存於該反及型快閃記憶體 之内容以輸出一結果; (c) 確認該結果是否符合該預設資料型樣與該測試屬性;以及 (d) 若該結果符合該預設資料型樣與該測試屬性,則使用該 測試屬性以識別該反及型快閃記憶體。 2·如申請專利範圍第1項所述之方法,其中該記憶體分頁係為該 反及型快閃記憶體之一特定區塊中第一個頁面。 3. 如申請專利範圍第2項所述之方法,.其中該特定區塊係為該反 及型快閃記憶體中第一個區塊。 4. 如申請專利範圍第1項所述之方法,其中該預設資料型樣係以 美國資訊交換標準碼(American Standard Code for Information Interchange,ASCII)表示之。 5·如申請專利範圍第1項所述之方法,其中該測試屬性包括輸入/ 輸出介面位元數目與位址位元組數目之設定值;以及步驟(d) 另包含: 25 若該結果符合廳設資料型樣_測試魏,用該測 試屬性來設定複數個實際屬性以存取触於該反及製快 閃記憶體之資料。 7請專利範圍第i項所述之方法’其中該測試屬性包括輸入/ 輪出介面位元數目、位祕元組數目與記憶體分狀小之設定 值;以及步驟(d)另包含: 若該結果符合該麟資料賴與_試胁,舰用該測 試屬性來設賴義實際屬細麵财賊反及型快 閃記憶體之資料。 如申请專利範圍第5項所述之方 人沾主。。^ 女再另楗供一可供選擇之組 。的表早,其中步驟(b)另包含: 由可供選擇之組合中,選擇一組輸入/輪出介面位元數目與 位址位元_目之奴值來奴該測試屬性。 一可供選擇之組 如申請專利範圍第6項所述之方法,其另提供 合的表單,其中步驟⑻另包含: 由Γ共選擇之組合中,選擇-組輪〜輸出介面位元數 ‘之設定值來設定該測 位址位元組數目與記憶體分頁大小 a 試屬性 另包含: 如申請專機_ 1項所述之方法, 9知1()月1修正替齡| 4算步驟(e)確認該結果並不符合·設㈣型樣與該測試 屬性之次數以得到一個錯誤計數值 ;以及 判斷該錯料触衫低於-賊臨界值。 10. 如申請專利範圍第1項所述之方法,另包含: 啟動(booting)輕接於該反及型快閃記憶體之一系統。 11. 如申凊專利範圍第!項所述之方法,其中該反及型快閃記憶體 係嵌入(embed)或_於一開機系統(b〇〇tingsystem)。 12. 如申請專利範圍第i項所述之方法,其中該反及型快閃記憶體 係嵌入或耦接於一開機唯讀記憶體(b〇〇tR〇M)。 13. —種反及型快閃記憶體之識別方法,包含: (a )將-反及型快閃記憶體之_記髓分㈣滿該反及型快 閃記憶體之識別資訊(identiflcati〇n inf〇rmati〇n); (b)從該記憶體分頁中一測試記憶體分頁範圍(仿贫page boundary)外讀取至少一資料段(datasegment); (c )確認該資料段是否包含該反及型快閃記憶體之識別資 訊;及 (d)若該資料段包含該反及型快閃記憶體之識別資訊,則根 據該測試記憶體分頁範圍來決定該反及型快閃記憶體之 一記憶體分頁大小。 27 op、 14. 如申請專利範圍第 從該測試記憶體 為1 ; 13項所述之方法,其中步驟(b)另包含: 分頁範圍外讀取N筆資料段,其中N至少 步驟(c)另包含: 確w該N筆資料段中每一筆資料段是$皆包含該反及型快 Μ記憶體之識別資訊;以及 步驟(d)另包含: 右·包3 $反及型快閃記憶體之識別資訊之資料段的數量達 至!預攻臨界值,則根據該測試記憶體分頁範圍決定該 反及型快閃記憶體之該記憶體分頁大小。 15. -種反及型快閃記憶體之識別方法,包含: (a )將一反及型快閃記憶體之一記憶體分頁填滿該反及逛 快閃記憶體之識別資訊,其中該識別資訊包括一預設資 料型樣; (b) 使用包括輸入/輸出介面位元數目與位址位元組數目之 設定值在内的複數個測試屬性來以讀取該反及型快閃 記憶體之内容,從而輸出一結果,以及從該記憶體分頁 中一測試記憶體分頁範圍外讀取至少一資料段; (c) 確認該結果是否符合該預設資料型樣與該複數個測試 屬性,以及確認該資料段是否包含該反及型快閃記憶體 之識別資訊;及 (d) 若該結果符合該預設資料型樣與該複數個測試屬性, 28 5亥貝科段包含概及型_記鐘之識職訊,則根摅 _成記._分頁範圍來蚊觀及独閃記憶體之 一心隐體分頁大小,以及使_複數侧試屬性與該記 隐體分頁大小來識綱反及型㈣記憶體。 16. 一種可識別反及雜閃記㈣之系統,包含: . &及型’_記憶體,具有包含—職資料型樣之-標頭 • 該標頭係儲存於該反及型快閃記憶體之-記憶體分頁, 中;以及 β 一㈣器’ _於該反及型'_記龍,該㈣器包含: -存取單元,时使肢少—測試屬性㈣取該反 快閃記憶體之内容並據以輸出一結果;以及 一確認單元,输於該存取單元,用來確認該結果 符合該預設資料型樣與該测試屬性;其中若該 ,合該預設資料型樣與該測試屬性,則該確認單元使: 該測試屬性來識別該反及型快閃記憶體。 17:=r^=_- 其中該特定區塊係為該 如申請專利範圍第17項所述之系統 反及型快閃記憶體中第一個區塊。 29 18. 如申吻專利範圍第16項所述之系統,其中該預設資料型樣係 以美國資訊交換標準碼(ASCII)表示之。 20.如申請專利範_ 16項所述之系統,其中該測試屬性包括輸 入/輸出介面位元數目與位址位元組數目之設定值;以及若該 結果符合該預設資料魏’職確認單元使用制試屬性以 設定該存取單元用來存取儲存於該反及型快閃記憶體之資料 的複數個實際屬性。 如中請專利範㈣16項所述之系統,其中該測試屬性包括輸 入/輸出介面位元數目、紐位元組數目與記憶齡頁大小之 叹疋值,以及若該絲符合姉設:祕雜,麟確認單元 使用該測試屬性崎定鱗取單元时存取儲存於該反及型 决閃δ己憶體之資料的複數個實際屬性。 过如申請專利範圍第20項所述之系統,其係具有一提供可供選 擇之組合的表單,其中該存取單元另由可供選擇之輸入/輸出 介面位元數目與倾位元組數目之設定值敝合巾,選擇一 組輸入/輸出介面位元數目與位址位元組數目之設定值的組合 來設定該測試屬性。 口 23.如申請專利範圍第21項所述之系統,其係具有一提供可供選 擇之組合的表單,其中該存取單元另由可供選擇之輸入/輸出 1322943 介面位元數目、位址位元組數目與記憶體分頁大小之設定值 的組合中,選擇一組輸入/輸出介面位元數目、位址位元組數 目與S己憶體分頁大小之設定值的組合來以設定該測試屬性。 24. 如申請專利範圍第16項所述之系統,另包含: -什數裝置’用以計算該確認單元確認該結果並不符合該預 . 貝料型樣與該測試屬性的次數以得到一錯誤計數值; • 其中該確認單元另確認該錯誤計數值是否低於-預設臨界值。 25. 如申請專利範圍第16項所述之系統,其中該反及型快閃記憶 體係嵌入於或耦接於一開機系統。 26. 如申請專利範圍第16項所述之系統,其中該反及型快閃記憶 體係嵌入於或耦接於一開機唯讀記憶體。 籲27,-種可朗反及麵閃記憶體之纽,包含: 反及型快閃城、體,具有填滿飯及魏閃記憶體之識別 資訊之一記憶體分頁;以及 控制益’辆接於該反及型快閃記憶體,該控制器包含: 存取單元’用來由該記憶體分頁中一測試記憶體分頁 範圍外讀取至少一資料段;以及 確<單元,耦接於該存取單元,用來確認該資料段是 否包含該反及錢閃記舰之翻資訊;其中若該資 31 料段包含鉉反及型快閃記憶體之識別資訊,則該確認 單元根據該測試記憶體分頁範圍決定該反及型快閃 記憶體之一記憶體分頁大小。 如申請專利範圍第27項所述之系統,其中該存取單元從該測 試記憶體分頁範圍外讀取N筆資料段,其中N至少為1 ;該 確認單元確認該N筆資料段之每一筆資料段是否皆包含該反 及型快閃記憶體之識別資訊;以及若該確認單元發現包含該 反及歪陕閃5己憶體之識別資訊之儲存於該測試記憶體分頁範 圍外之資料段的數量達到—預設臨界值,觸確認單元根據 該測試記憶體分頁範圍決定該反及独閃記憶體之一記憶體 分頁大小。 一種可用來執行反及频閃記‘隨之酬的纟統,包含: 反及型快閃s己憶體,具有填滿反及型快閃記憶體之識別資 一訊之-頁面’其中該識別資訊包含_預設態樣;及 控制器’輕接於於該反及型快閃記憶體,該控制器包含: —存取單元,用來使耽括輸人_介面位元數目與位 址位疋組數目之設定值在内的複數個測試屬性,以讀 取-玄反及㈣閃記憶體之内容從而輸出—結果,及從 該頁面中一測試頁面範圍外讀取至少一資料段;及 -確認單元,輪於該存取單元,用來確認該結果是否 符合該第1設態樣與該測試驗,以及確認該資料 1322943 1 [TV日修正替f 段是否包含該反及型快閃記其中若 該確認單元發現該結果符合該預設之態樣與該測試 屬性,且該資料段包含該反及型快閃記憶體之識別資 訊,則該確認單元根據該測試頁面範圍決定該反及型 快閃記憶體之一頁面大小,以及使用該測試屬性與該 頁面大小來識別該反及型快閃記憶體。 % 十一、囷式·· 鲁 33
TW095124478A 2005-09-12 2006-07-05 Method and system for nand-flash identification without reading device id table TWI322943B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/162,465 US8429326B2 (en) 2005-09-12 2005-09-12 Method and system for NAND-flash identification without reading device ID table

Publications (2)

Publication Number Publication Date
TW200710652A TW200710652A (en) 2007-03-16
TWI322943B true TWI322943B (en) 2010-04-01

Family

ID=37776009

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095124478A TWI322943B (en) 2005-09-12 2006-07-05 Method and system for nand-flash identification without reading device id table

Country Status (4)

Country Link
US (1) US8429326B2 (zh)
CN (1) CN1933027B (zh)
DE (1) DE102006042004A1 (zh)
TW (1) TWI322943B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10146433B2 (en) 2011-05-05 2018-12-04 Novatek Microelectronics Corp. Method for initializing NAND flash serving as a booting device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100349108C (zh) * 2005-11-21 2007-11-14 北京中星微电子有限公司 与非门快闪存储器的物理接口、接口方法和管理设备
US9125092B2 (en) * 2005-12-22 2015-09-01 Qualcomm Incorporated Methods and apparatus for reporting and/or using control information
US20080301355A1 (en) * 2007-05-30 2008-12-04 Phison Electronics Corp. Flash memory information reading/writing method and storage device using the same
DE102007048162A1 (de) * 2007-10-08 2009-04-09 Infineon Technologies Ag Verfahren und Vorrichtung zum Durchsuchen eines Speichers
DE102007055654A1 (de) * 2007-11-21 2009-05-28 Giesecke & Devrient Gmbh Tragbarer Datenträger
US8171277B2 (en) * 2008-07-02 2012-05-01 Apple Inc. Method and apparatus for booting from a flash memory without prior knowledge of flash parameter information
CN101419843A (zh) * 2008-12-04 2009-04-29 北京中星微电子有限公司 快闪存储器识别方法、识别装置、芯片控制器
DE102008061094A1 (de) * 2008-12-08 2010-06-10 Robert Bosch Gmbh Verfahren zur Ermittlung eines Speicherbereichs
CN101498990B (zh) * 2008-12-25 2012-06-06 四川和芯微电子股份有限公司 一种nand闪存自适应启动方法
US8370718B2 (en) * 2009-04-08 2013-02-05 Stmicroelectronics S.R.L. Method for identifying a flash memory device and related hosting device
CN102103892B (zh) * 2009-12-18 2015-06-03 无锡中星微电子有限公司 一种芯片参数的识别方法及系统
US8458402B1 (en) * 2010-08-16 2013-06-04 Symantec Corporation Decision-making system and method for improving operating system level 2 cache performance
CN102779049B (zh) * 2011-05-09 2016-04-20 联咏科技股份有限公司 主芯片开机方法
US8797799B2 (en) * 2012-01-05 2014-08-05 Conversant Intellectual Property Management Inc. Device selection schemes in multi chip package NAND flash memory system
US20130332644A1 (en) * 2012-06-07 2013-12-12 Skymedi Corporation Method of initializing a non-volatile memory system
US9547441B1 (en) 2015-06-23 2017-01-17 Pure Storage, Inc. Exposing a geometry of a storage device
US11385797B2 (en) 2015-10-05 2022-07-12 Micron Technology, Inc. Solid state storage device with variable logical capacity based on memory lifecycle
CN109684137A (zh) * 2017-10-19 2019-04-26 航天信息股份有限公司 一种用于对目标设备进行检测的方法及系统
CN109817273B (zh) * 2019-02-12 2020-12-29 记忆科技(深圳)有限公司 一种nand性能测试方法及其系统
CN113641595B (zh) * 2021-07-30 2023-08-11 珠海一微半导体股份有限公司 独立块保护模式的spi flash在brom阶段的类型识别方法及系统
CN115588460B (zh) * 2022-12-06 2023-03-14 仲联半导体(上海)有限公司 一种自动识别测试模式和产品模式的方法及芯片

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3421378B2 (ja) * 1993-03-23 2003-06-30 株式会社東芝 伝送制御方式
US5511180A (en) * 1993-04-06 1996-04-23 Dell Usa, L.P. Method and circuit for determining the size of a cache memory
US5594882A (en) * 1995-01-04 1997-01-14 Intel Corporation PCI split transactions utilizing dual address cycle
JPH1027484A (ja) * 1996-07-11 1998-01-27 Toshiba Corp 半導体不揮発性記憶装置
JP4079506B2 (ja) * 1997-08-08 2008-04-23 株式会社東芝 不揮発性半導体メモリシステムの制御方法
JPH1166838A (ja) * 1997-08-25 1999-03-09 Nec Corp 半導体記憶装置
TW484064B (en) 1999-07-12 2002-04-21 Feiya Technology Corp Flash memory management, data linking architecture and algorithm
US6175523B1 (en) * 1999-10-25 2001-01-16 Advanced Micro Devices, Inc Precharging mechanism and method for NAND-based flash memory devices
US6763424B2 (en) 2001-01-19 2004-07-13 Sandisk Corporation Partial block data programming and reading operations in a non-volatile memory
JP3574078B2 (ja) 2001-03-16 2004-10-06 東京エレクトロンデバイス株式会社 記憶装置と記憶装置制御方法
JP2003044798A (ja) 2001-07-26 2003-02-14 Sony Corp 電子機器、電子機器作動システム、認証システム、情報記録媒体、および認証方法
US6704852B2 (en) * 2001-11-16 2004-03-09 Key Technology Corporation Control device applicable to flash memory card and method for building partial lookup table
US7533214B2 (en) * 2002-02-27 2009-05-12 Microsoft Corporation Open architecture flash driver
US7234052B2 (en) * 2002-03-08 2007-06-19 Samsung Electronics Co., Ltd System boot using NAND flash memory and method thereof
KR100448905B1 (ko) * 2002-07-29 2004-09-16 삼성전자주식회사 낸드플래쉬메모리를 시스템구동 및 저장용으로 사용하는장치
JP2004095001A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 不揮発性半導体記憶装置、不揮発性半導体記憶装置組込システムおよび不良ブロック検出方法
JP2004133677A (ja) * 2002-10-10 2004-04-30 Renesas Technology Corp 記憶装置
US7340566B2 (en) * 2002-10-21 2008-03-04 Microsoft Corporation System and method for initializing a memory device from block oriented NAND flash
US20040088474A1 (en) * 2002-10-30 2004-05-06 Lin Jin Shin NAND type flash memory disk device and method for detecting the logical address
US7480760B2 (en) * 2003-12-17 2009-01-20 Wegener Communications, Inc. Rotational use of memory to minimize write cycles
WO2005076143A1 (en) * 2004-02-05 2005-08-18 Research In Motion Limited System and method for detecting the width of a data bus
DE102004013493B4 (de) * 2004-03-18 2009-11-05 Infineon Technologies Ag Zugriffs-Verfahren für einen NAND-Flash-Speicherbaustein und ein entsprechender NAND-Flash-Speicherbaustein
US7657696B2 (en) * 2005-02-25 2010-02-02 Lsi Corporation Method to detect NAND-flash parameters by hardware automatically
US7290185B2 (en) * 2005-04-28 2007-10-30 International Business Machines Corporation Methods and apparatus for reducing memory errors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10146433B2 (en) 2011-05-05 2018-12-04 Novatek Microelectronics Corp. Method for initializing NAND flash serving as a booting device

Also Published As

Publication number Publication date
US8429326B2 (en) 2013-04-23
CN1933027B (zh) 2010-04-14
CN1933027A (zh) 2007-03-21
TW200710652A (en) 2007-03-16
DE102006042004A1 (de) 2007-03-22
US20070061498A1 (en) 2007-03-15

Similar Documents

Publication Publication Date Title
TWI322943B (en) Method and system for nand-flash identification without reading device id table
TWI375151B (en) A controller for one type of nand flash memory for emulating another type of nand flash memory and methods for the same
US9971647B2 (en) Apparatus and method for programming ECC-enabled NAND flash memory
US8732519B2 (en) Method for using bad blocks of flash memory
US7861138B2 (en) Error correction in memory devices
KR102396448B1 (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
CN103377140B (zh) 存储控制设备、存储设备、信息处理系统和处理方法
TW200910088A (en) Block addressing for parallel memory arrays
US9740561B2 (en) One-time programmable memory device and method for verifying data for such memory device
US20160005454A1 (en) Methods for manufacturing and operating a memory device and a method for operating a system having the same
TW201017670A (en) Method for accessing a flash memory, and associated memory device and controller thereof
TW201115341A (en) Method for protecting redundant data
CN103279406A (zh) 一种内存的隔离方法和装置
TW201013682A (en) One-time-programmable memory emulation
US20110145484A1 (en) Exhaustive Parameter Search Algorithm for Interface with Nand Flash Memory
US7334170B2 (en) Method for resolving parameters of DRAM
TW201019334A (en) Method for testing storage apparatus and system thereof
TWI537826B (zh) 主晶片開機方法
TW200935230A (en) Redundant bit patterns for column defects coding
CN104572365B (zh) 一种内存自适配方法及装置
US20080215799A1 (en) Control Chip of Adapter Interconnecting Pc and Flash Memory Medium and Method of Enabling the Control Chip to Program the Flash Memory Medium to be Accessible by the Pc
TW201115337A (en) Data storage device, controller, and method for data access of a downgrade memory
US8953393B2 (en) Semiconductor device and operating method thereof
CN109273031B (zh) 一种flash译码电路和flash译码方法
TWI306259B (en) Memory test method