CN113641595B - 独立块保护模式的spi flash在brom阶段的类型识别方法及系统 - Google Patents

独立块保护模式的spi flash在brom阶段的类型识别方法及系统 Download PDF

Info

Publication number
CN113641595B
CN113641595B CN202110867815.XA CN202110867815A CN113641595B CN 113641595 B CN113641595 B CN 113641595B CN 202110867815 A CN202110867815 A CN 202110867815A CN 113641595 B CN113641595 B CN 113641595B
Authority
CN
China
Prior art keywords
spi
flash
spi flash
values
brom
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110867815.XA
Other languages
English (en)
Other versions
CN113641595A (zh
Inventor
陈派林
肖刚军
林立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Amicro Semiconductor Co Ltd
Original Assignee
Zhuhai Amicro Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Amicro Semiconductor Co Ltd filed Critical Zhuhai Amicro Semiconductor Co Ltd
Priority to CN202110867815.XA priority Critical patent/CN113641595B/zh
Publication of CN113641595A publication Critical patent/CN113641595A/zh
Application granted granted Critical
Publication of CN113641595B publication Critical patent/CN113641595B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0002—Serial port, e.g. RS232C
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明公开一种独立块保护模式的SPI FLASH在BROM阶段的类型识别方法及系统，仅通过对独立块保护模式FLASH内置寄存器的只读操作，就可以实现SPI FLASH在BROM阶段的类型识别，识别过程简单、快速且通用性强，无任何断电或者电压不稳造成的擦除或者写入数据出错风险，不仅适用于开启独立块保护模式的SPI FLASH，也可以适用于其他不采用块保护模式的SPI FLASH，无新增ID或者SFDP表的软件更新风险，适用于BROM系统。

Description

独立块保护模式的SPI FLASH在BROM阶段的类型识别方法及 系统
技术领域
本发明涉及智能芯片技术领域，具体涉及一种独立块保护模式的SPI FLASH在BROM阶段的类型识别方法及系统。
背景技术
SPI(Serial Peripheral Interface串行外设接口)接口的NOR(Not Or)或者NAND(Not And) FLASH(闪存)作为性价比较高的存储介质，越来越多地应用于大多数中小型嵌入式系统。对于一些封装引脚比较少的嵌入式系统主控芯片，且其BROM（Boot Read OnlyMemory引导只读内存）必须同时兼容SPI NOR和SPI NAND，BROM是指芯片上电后启动的一个必经过程，BROM启动后，才会真正跑linux系统，但因为引脚有限，芯片无法单独预留引脚用于实现硬件方法的NOR / NAND类型识别，此种情况BROM只能采用软件方法实现NOR / NAND类型识别。对于没有电池的嵌入式设备，很容易发生随机掉电；或者对于一些经常跑重负载的系统，电源电压波动会比较大。在电源掉电时刻，或者电压不稳的情况下，如果此时FLASH收到一条擦除A地址的数据的命令，实际可能把表示A地址的波形解析成B地址，然后就把B地址的数据擦了。或者收到写A地址的命令，却写到了B地址，以上情况都可能会造成SPIFLASH内部存储区数据出错。对于以上出错风险的规避，一般有以下几种方法。
第一种是硬件解法，增加硬件电源电压检测器件，在电源电压跌落到某个最小阈值时，就把主控芯片断电或者把SPI的硬件通信阻断掉，这样FLASH就不会收到波形，也就不会解析错了，此种解法需要增加硬件成本，对于追求可靠性的产品来说，可靠稳定最重要，增加点成本问题不大。但对于价格敏感竞争激烈的产品来说，增加了生产成本，是个大问题。
第二种是配置内置寄存器BP（block protect块保护）位的保护模式，FLASH支持使用BP位来配置写保护，这种保护的特点是其保护的数据是成片的，一般是从FLASH头部开始的一片数据，或者从FLASH尾部开始的一片数据。对于BP保护来说，为了解开A块的写保护，必须解开一片区域。假如A处于FLASH的中间位置，那么解保护的范围会接近1/2 FLASH的范围。此时发生解析错误，把A块解析成B块，那么B块落在这片未保护的区域的概率还是比较高的。
第三种是一些FLASH特有的独立块保护方法，主控可以针对每个块（64KByte）进行独立的解锁和上锁。此种方法是相比而言最安全的数据出错风险规避机制，比如为了解开A块的写保护，需要解开的区域仅为1个块，那么出错后的B块刚好落在这个范围的概率自然就大大降低了。
一些对FLASH数据容错较严格的产品软件系统，一般会采用第三种的独立块保护模式。FLASH一般包含以下几个部分：内置寄存器，包含状态寄存器和配置寄存器；数据存储区；以及ID（Identity Document身份标识）值、或者SFDP表(Serial Flash DiscoverableParameter串行闪存预设参数表)存储区。现有技术一般是通过以上三个部分进行操作从而获得对NOR或者NAND的类型识别。
现有技术通过写入和读出内置寄存器的值作类型识别。但对于个别采用独立块保护模式的FLASH，原先状态或者配置寄存器的某些位，比如BP块保护位会从可读写变为可读但不可写，因此对于这类FLASH，则无法通过该方法做类型识别。
在独立块保护模式下，所有的数据存储区上电后将会被锁住无法擦除或者写入操作。如果现有技术想通过对数据存储区进行读写，从而实现类型识别，就需要先对数据存储区发送解锁命令，再擦除或者写入数据，读取数据则不需要解锁，从解锁到擦写数据的过程存在上文提到的断电或者电压不稳的擦除或者写入操作命令识别错误的风险。假如仅通过只读取而不擦除或者写入数据存储区的预存数据来进行识别也存在一个风险，就是FLASH出厂后为空白片，即存储数据区数据全为1的情况，则无法识别NOR或者NAND。
现有技术还可以通过读ID或者SFDP表来作类型识别，对于有些原厂不对FLASH内置SFDP表则无法应用，而且ID每款FLASH唯一，且不同的FLASH ID值没有通用的类型命令规律，对于已经固化在芯片内部的BROM代码，假如方案硬件后期增加新的FLASH，则无法兼容；或者通过芯片改版修改BROM代码，但这种方式成本代价高昂。
发明内容
为解决上述问题，本发明公开一种独立块保护模式的SPI FLASH在BROM阶段的类型识别方法及系统，仅通过对独立块保护模式FLASH内置寄存器的只读操作，就可以实现NOR / NAND类型识别，识别过程简单、快速且通用性强，无任何断电或者电压不稳造成的擦除或者写入数据出错风险，不仅适用于开启独立块保护模式的SPI FLASH，也可以适用于其他不采用块保护模式的SPI FLASH，无新增ID或者SFDP表的软件更新风险，适用于BROM系统。具体技术方案如下：
一种独立块保护模式的SPI FLASH在BROM阶段的类型识别方法，该方法包括以下步骤：S1：主控芯片对SPI控制器进行特定操作，使SPI控制器进入标准访问模式；S2：主控芯片使SPI控制器发送读取指令来读取SPI FLASH ID值，并根据读取到的数值来决定结束工作或进入步骤S3；S3：主控芯片使SPI控制器进入第一模式，然后使SPI控制器再次发送读取指令来读取3个不同地址的SPI FLASH内置寄存器的值，并根据读取到的数值来决定得出识别结果或进入步骤S4；S4：主控芯片使SPI控制器进入第二模式，然后使SPI控制器再次发送读取指令来读取2个不同地址的SPI FLASH内置寄存器的值，并根据读取到的数值来决定结束工作或得出识别结果。与现有技术相比，仅通过对独立块保护模式FLASH内置寄存器的只读操作，就可以实现SPI FLASH在BROM阶段的类型识别，识别过程简单、快速且通用性强，无任何断电或者电压不稳造成的擦除或者写入数据出错风险，不仅适用于开启独立块保护模式的SPI FLASH，也可以适用于其他不采用块保护模式的SPI FLASH，无新增ID或者SFDP表的软件更新风险，适用于BROM系统。
进一步地，步骤S1中，主控芯片对SPI控制器进行初始化操作，来使SPI控制器进入标准访问模式。
进一步地，步骤S2 中，SPI控制器将读取到的SPI FLASH ID值与设定的数值进行判定，判定读取到的SPI FLASH ID值是否为设定的数值，若是，则主控芯片决定结束工作；若不是，则主控芯片使SPI控制器进入第一模式。只是利用读SPI FLASH ID值命令，并不需要将读取后的值与实际的SPI FLASH ID值进行比对，使用方便。
进一步地，所述第一模式为NAND模式，得出的识别结果为SPI FLASH为NANDFLASH。
进一步地，步骤S3中，SPI控制器读取3个不同地址的SPI FLASH内置寄存器的值，并对读取的数值分别按对应的比特位进行与操作，得到识别数值，若识别数值不是设定数值，则进入步骤S4；若识别数值为设定的数值，则得出识别结果。
进一步地，所述第二模式为NOR模式，得出的识别结果为SPI FLASH为NOR FLASH。
进一步地，步骤S3中，SPI控制器读取2个不同地址的SPI FLASH内置寄存器的值，并对读取的数值分别按对应的比特位进行与操作，得到识别数值，若识别数值不是设定数值，则结束工作；若识别数值为设定的数值，则得出识别结果；若识别数值为设定的数值，则得出识别结果。
进一步地，主控芯片决定结束工作时，确定外部SPI FLASH不可用或者没有连接外部SPI FLASH芯片。
一种独立块保护模式的SPI FLASH在BROM阶段的类型识别系统，该识别系统用于执行上述的独立块保护模式的SPI FLASH在BROM阶段的类型识别方法，所述识别系统包括主控芯片，所述主控芯片包括SPI控制器。
进一步地，所述SPI控制器处于标准访问模式时，通过MOSI和MISO信号线与SPIFLASH相连，MOSI信号线用于发送命令和地址，MISO信号线用于获取SPI FLASH返回的数值。
附图说明
图1为本发明一种实施例中所述的独立块保护模式的SPI FLASH在BROM阶段的类型识别方法的流程图；
图2为本发明一种实施例中所述的主控芯片与FLASH连接示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行描述和说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本申请。基于本申请提供的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
参照图1可知，一种独立块保护模式的SPI FLASH在BROM阶段的类型识别方法，该方法包括以下步骤：S1：主控芯片对SPI控制器进行特定操作，使SPI控制器进入标准访问模式；S2：主控芯片使SPI控制器发送读取指令来读取SPI FLASH ID值，并根据读取到的数值来决定结束工作或进入步骤S3；S3：主控芯片使SPI控制器进入第一模式，然后使SPI控制器再次发送读取指令来读取3个不同地址的SPI FLASH内置寄存器的值，并根据读取到的数值来决定得出识别结果或进入步骤S4；S4：主控芯片使SPI控制器进入第二模式，然后使SPI控制器再次发送读取指令来读取2个不同地址的SPI FLASH内置寄存器的值，并根据读取到的数值来决定结束工作或得出识别结果。与现有技术相比，仅通过对独立块保护模式FLASH内置寄存器的只读操作，就可以实现SPI FLASH在BROM阶段的类型识别，识别过程简单、快速且通用性强，无任何断电或者电压不稳造成的擦除或者写入数据出错风险，不仅适用于开启独立块保护模式的SPI FLASH，也可以适用于其他不采用块保护模式的SPI FLASH，无新增ID或者SFDP表的软件更新风险，适用于BROM系统。
作为其中一种实施例，步骤S1中，主控芯片对SPI控制器进行初始化操作，来使SPI控制器进入标准访问模式。步骤S2 中，SPI控制器将读取到的SPI FLASH ID值与设定的数值进行判定，判定读取到的SPI FLASH ID值是否为设定的数值，若是，则主控芯片决定结束工作；若不是，则主控芯片使SPI控制器进入第一模式。只是利用读SPI FLASH ID值命令，并不需要将读取后的值与实际的SPI FLASH ID值进行比对，使用方便。所述第一模式为NAND模式，得出的识别结果为SPI FLASH为NAND FLASH。步骤S3中，SPI控制器读取3个不同地址的SPI FLASH内置寄存器的值，并对读取的数值分别按对应的比特位进行与操作，得到识别数值，若识别数值不是设定数值，则进入步骤S4；若识别数值为设定的数值，则得出识别结果。所述第二模式为NOR模式，得出的识别结果为SPI FLASH为NOR FLASH。步骤S3中，SPI控制器读取2个不同地址的SPI FLASH内置寄存器的值，并对读取的数值分别按对应的比特位进行与操作，得到识别数值，若识别数值不是设定数值，则结束工作；若识别数值为设定的数值，则得出识别结果；若识别数值为设定的数值，则得出识别结果。主控芯片决定结束工作时，确定外部SPI FLASH不可用或者没有连接外部SPI FLASH芯片。
一种独立块保护模式的SPI FLASH在BROM阶段的类型识别系统，该识别系统用于执行上述的独立块保护模式的SPI FLASH在BROM阶段的类型识别方法，所述识别系统包括主控芯片和SPI控制器。所述SPI控制器处于标准访问模式时，通过MOSI和MISO信号线与SPIFLASH相连，MOSI信号线用于发送命令和地址，MISO信号线用于获取SPI FLASH返回的数值。
作为其中一种实施例，SPI(Serial Peripheral Interface串行外设接口)接口的NOR(Not Or)或者NAND(Not And) FLASH(闪存)作为性价比较高的存储介质，越来越多地应用于大多数中小型嵌入式系统。对于一些封装引脚比较少的嵌入式系统主控芯片，且其BROM（Boot Read Only Memory引导只读内存）必须同时兼容SPI NOR和SPI NAND，但因为引脚有限，芯片无法单独预留引脚用于实现硬件方法的NOR / NAND类型识别，此种情况BROM只能采用软件方法实现NOR / NAND类型识别。有一些FLASH不支持Dual（双线） / Quad（四线）模式，考虑到兼容性，因此本提案采用标准通用的Single访问模式，也就是上述所说的标准访问模式，涉及的硬件连接示意图如图2所示，SPI标准4线接口包括CS(chip select片选)，CLK(clock时钟)，MOSI(master output slave input主机输出从机输入)和MISO(master input slave output主机输入从机输出)。SPI FLASH内置寄存器包括状态寄存器和配置寄存器，本提案识别算法主要原理是读取内置寄存器的上电后存储数值，利用FLASH的reserved位、OIP（Operation In Progress）/ WIP（Write In Progress）/ Busy位（不同FLASH厂家命名可能有差异）、WEL（Write Enable Latch）位在默认上电后的值为0这个特性进行识别。如图1所述，具体流程包括以下几个步骤：
步骤一：主控芯片初始化SPI控制器，配置为标准访问模式，即：SPI控制器访问FLASH只采用MOSI和MISO两根信号线，且发送命令和地址仅使用MOSI信号线，MISO线获取FLASH返回的数值。标准访问模式是所有的FLASH都支持，而Dual模式（发送命令/地址可以以MOSI和MISO并行传输，提高通讯效率）和Quad模式（发送命令/地址可以以MOSI和MISO以及WP和HOLD线并行传输，提高通讯效率）不是所有的FLASH都支持。
步骤二：SPI控制器发送0x9F命令读取FLASH ID值。这里只是利用读ID命令，并不需要将读取后的值与实际的FLASH ID值进行比对。实际的FLASH ID值并非全1或者全0，这里对读取的ID值与0xFFFFFFFF和0进行判定，同时也对以下几种异常情况进行检查：
1）外部没有接任何FLASH，而MISO线在芯片外部或者内部有提供电阻上拉到高电平， 则读取的ID值为0xFFFFFFFF
2）外部没有接任何FLASH，而MISO线在芯片外部或者内部被异常下拉到低电平，则读取的ID值为0
3）外部连接非SPI FLASH器件，则0x9F命令无法被正确识别，MISO线电平状态不变，读取的ID值为0xFFFFFFFF或者0
若步骤二读取返回的ID值为0xFFFFFFFF或者0，则判定为以上三种情况之一；若读取返回的ID值不为0xFFFFFFFF也不为0，表明外部连接的是SPI NOR或者NAND，继续步骤三。
步骤三：主控芯片使SPI控制器配置为NAND访问模式，依次发送3次0x0F命令获取3个不同地址的NAND内置寄存器的值，依次为：
1）发送0x0F命令加上0xA0地址访问0xA0内置寄存器，得到8位存储值，记为value1
2）发送0x0F命令加上0xB0地址访问0xB0内置寄存器，得到8位存储值，记为value2
3）发送0x0F命令加上0xC0地址访问0xC0内置寄存器，得到8位存储值，记为value3
4）将value1和value2以及value3分别按对应的比特位进行与操作（与操作具体为：比特位值0和0与操作，结果为0；特位值0和1与操作，结果为0；特位值1和0与操作，结果为0；特位值1和1与操作，结果为1，为公知常识），得到1个8位的识别数值。
5）若识别数值不为0xFF，则得出识别结果识别到的FLASH为NAND，流程结束；否则，若识别数值为0xFF，则识别结果非NAND，继续进行步骤四。
步骤四：主控芯片使SPI控制器配置为NOR访问模式，依次发送2次不同的读状态寄存器命令获取2个不同地址的NOR内置寄存器的值，依次为：
1）发送0x05命令访问内置寄存器0，得到8位存储值，记为value1
2）发送0x15命令访问内置寄存器1，得到8位存储值，记为value2
3）类似地，将value1和value2分别按对应的比特位进行与操作，得到1个8位的识别数值。
4）若识别数值不为0xFF，则得出识别结果识别到的FLASH为NOR，流程结束；否则，若识别数值为0xFF，则表明外部SPI FLASH芯片不可用或者没有连接SPI FLASH芯片。
其中，主控芯片使SPI控制器处于 NAND访问模式和NOR访问模式的先后不进行限制，可以先处于NAND访问模式，进行NAND FLASH识别后，再进入NOR访问模式来进行NORFLASH识别。或者先处于NOR访问模式来进行NOR FLASH识别，然后再进入NAND访问模式来进行NAND FLASH识别。
上述算法利用FLASH内置寄存器的reserved位，以及通用的OIP（Operation InProgress）/ WIP（Write In Progress）/ Busy位（不同FLASH厂家命名可能有差异）、WEL（Write Enable Latch）位在默认上电后的值进行识别操作。内置寄存器的reserved位通常上电后值为0，即使有个别FLASH上电后值为1也对算法不影响；因为算法也会同时识别OIP/ WIP / Busy位和WEL位，这两个位在FLASH上电后处于空闲状态时，是固定为0的。并且，在上文提到的步骤二中，已经排除了MISO信号线固定为0的异常状态，因此在前面的与操作中，如果是识别到可用的NAND或者NOR，则识别结果必定非0xFF。因此，通过上述读操作，就可以完成识别流程。通常的，上述OIP / WIP / Busy位和WEL位，绝大多数FLASH都会在同一个地址内置寄存器的同个比特位置，假如对于出现极个别FLASH将上述比特位挪到内置寄存器的其他比特位置，算法识别也不受影响。
特别地，FLASH配置独立块保护模式后，个别FLASH的内置寄存器的BP位会由可读可写变为可读，上述算法由于从头到尾都是读操作，因此不受这个模式限制。上述算法过程都是只读操作，没有涉及到任何擦除或者写入操作，因此即使识别过程出现异常断电或者电源电压波动过大的情况，也不会影响FLASH存储区已存数据。对于不配置独立块保护模式的FLASH，算法也可以采用。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上各实施例仅表达了本发明的几种实施例，其描述较为具体和详细，但并不能因此而理解为发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。

Claims (10)

1.一种独立块保护模式的SPI FLASH在BROM阶段的类型识别方法，其特征在于，该方法包括以下步骤：
S1：主控芯片对SPI控制器进行特定操作，使SPI控制器进入标准访问模式；
S2：主控芯片使SPI控制器发送读取指令来读取SPI FLASH ID值，并根据读取到的数值来决定结束工作或进入步骤S3；
S3：主控芯片使SPI控制器进入第一模式，然后使SPI控制器再次发送读取指令来读取3个不同地址的SPI FLASH内置寄存器的值，并根据读取到的数值来决定得出识别结果或进入步骤S4；
S4：主控芯片使SPI控制器进入第二模式，然后使SPI控制器再次发送读取指令来读取2个不同地址的SPI FLASH内置寄存器的值，并根据读取到的数值来决定结束工作或得出识别结果。
2.根据权利要求1所述的独立块保护模式的SPI FLASH在BROM阶段的类型识别方法，其特征在于，步骤S1中，主控芯片对SPI控制器进行初始化操作，来使SPI控制器进入标准访问模式。
3.根据权利要求1所述的独立块保护模式的SPI FLASH在BROM阶段的类型识别方法，其特征在于，步骤S2 中，SPI控制器将读取到的SPI FLASH ID值与设定的数值进行判定，判定读取到的SPI FLASH ID值是否为设定的数值，若是，则主控芯片决定结束工作；若不是，则主控芯片使SPI控制器进入第一模式。
4.根据权利要求1所述的独立块保护模式的SPI FLASH在BROM阶段的类型识别方法，其特征在于，所述第一模式为NAND模式，得出的识别结果为SPI FLASH为NAND FLASH。
5.根据权利要求4所述的独立块保护模式的SPI FLASH在BROM阶段的类型识别方法，其特征在于，步骤S3中，SPI控制器读取3个不同地址的SPI FLASH内置寄存器的值，并对读取的数值分别按对应的比特位进行与操作，得到识别数值，若识别数值不是设定数值，则进入步骤S4；若识别数值为设定的数值，则得出识别结果。
6.根据权利要求1所述的独立块保护模式的SPI FLASH在BROM阶段的类型识别方法，其特征在于，所述第二模式为NOR模式，得出的识别结果为SPI FLASH为NOR FLASH。
7.根据权利要求6所述的独立块保护模式的SPI FLASH在BROM阶段的类型识别方法，其特征在于，步骤S3中，SPI控制器读取2个不同地址的SPI FLASH内置寄存器的值，并对读取的数值分别按对应的比特位进行与操作，得到识别数值，若识别数值不是设定数值，则结束工作；若识别数值为设定的数值，则得出识别结果。
8.根据权利要求1、3或7所述的独立块保护模式的SPI FLASH在BROM阶段的类型识别方法，其特征在于，主控芯片决定结束工作时，确定外部SPI FLASH不可用或者没有连接外部SPI FLASH芯片。
9.一种独立块保护模式的SPI FLASH在BROM阶段的类型识别系统，其特征在于，该识别系统用于执行权利要求1至8任一项所述的独立块保护模式的SPI FLASH在BROM阶段的类型识别方法，所述识别系统包括主控芯片和SPI控制器。
10.根据权利要求9所述的独立块保护模式的SPI FLASH在BROM阶段的类型识别系统，其特征在于，所述SPI控制器处于标准访问模式时，通过MOSI信号线和MISO信号线与SPIFLASH相连，MOSI信号线用于发送命令和地址，MISO信号线用于获取SPI FLASH返回的数值。
CN202110867815.XA 2021-07-30 2021-07-30 独立块保护模式的spi flash在brom阶段的类型识别方法及系统 Active CN113641595B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110867815.XA CN113641595B (zh) 2021-07-30 2021-07-30 独立块保护模式的spi flash在brom阶段的类型识别方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110867815.XA CN113641595B (zh) 2021-07-30 2021-07-30 独立块保护模式的spi flash在brom阶段的类型识别方法及系统

Publications (2)

Publication Number Publication Date
CN113641595A CN113641595A (zh) 2021-11-12
CN113641595B true CN113641595B (zh) 2023-08-11

Family

ID=78419093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110867815.XA Active CN113641595B (zh) 2021-07-30 2021-07-30 独立块保护模式的spi flash在brom阶段的类型识别方法及系统

Country Status (1)

Country Link
CN (1) CN113641595B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008067658A1 (en) * 2006-12-06 2008-06-12 Mosaid Technologies Incorporated System and method of operating memory devices of mixed type
CN104461959A (zh) * 2014-11-05 2015-03-25 福州瑞芯微电子有限公司 区分NOR Flash与NAND Flash的方法和装置
CN107766171A (zh) * 2016-08-18 2018-03-06 华邦电子股份有限公司 与非型快闪存储器及其读出方法
CN110413331A (zh) * 2019-09-25 2019-11-05 珠海亿智电子科技有限公司 基于rom的spi nor flash识别方法、装置、系统及存储介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8429326B2 (en) * 2005-09-12 2013-04-23 Mediatek Inc. Method and system for NAND-flash identification without reading device ID table
US8433874B2 (en) * 2006-12-06 2013-04-30 Mosaid Technologies Incorporated Address assignment and type recognition of serially interconnected memory devices of mixed type

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008067658A1 (en) * 2006-12-06 2008-06-12 Mosaid Technologies Incorporated System and method of operating memory devices of mixed type
CN104461959A (zh) * 2014-11-05 2015-03-25 福州瑞芯微电子有限公司 区分NOR Flash与NAND Flash的方法和装置
CN107766171A (zh) * 2016-08-18 2018-03-06 华邦电子股份有限公司 与非型快闪存储器及其读出方法
CN110413331A (zh) * 2019-09-25 2019-11-05 珠海亿智电子科技有限公司 基于rom的spi nor flash识别方法、装置、系统及存储介质

Also Published As

Publication number Publication date
CN113641595A (zh) 2021-11-12

Similar Documents

Publication Publication Date Title
US11169594B2 (en) Card and host apparatus
US5613130A (en) Card voltage switching and protection
US7388782B2 (en) Semiconductor integrated circuit device
US7616493B2 (en) Non-volatile semiconductor memory device
US20030188091A1 (en) Exchanging operation parameters between a data storage device and a controller
US10860247B2 (en) Data writing method and storage controller
CN101699402B (zh) 一种多模式启动的嵌入式系统
US10956087B2 (en) Memory controller having temperature dependent data program scheme and related method
CN114860279A (zh) 一种快速空片升级方法
CN113641595B (zh) 独立块保护模式的spi flash在brom阶段的类型识别方法及系统
CN102915209A (zh) 一种存储控制芯片、存储设备及其系统数据写入方法
CN110673894B (zh) 一种家庭网关bob模块ed自动加载方法
JP2008251154A (ja) 不揮発性半導体記憶装置
CN107301024B (zh) 成像盒芯片、成像盒及数据处理方法
US20110296086A1 (en) Flash memory having test mode function and connection test method for flash memory
JP3959966B2 (ja) 半導体集積回路
CN115588460B (zh) 一种自动识别测试模式和产品模式的方法及芯片
JP2002049536A (ja) メモリ制御装置およびメモリ制御方法
CN113326215B (zh) 一种spi nor及nand闪存传输模式识别方法
CN114647461A (zh) 一种嵌入式系统的启动方法和系统
CN114443070A (zh) 一种空调器和空调器微控制器内部存储空间烧录方法
JP2021165995A (ja) メモリ制御装置およびメモリ制御装置の制御方法
CN117194314A (zh) 控制芯片及其工作方法、多设备系统及其工作方法
CN112185452A (zh) 一种eeprom芯片上的高效自检测电路
CN115756548A (zh) 一种cpld固件在线升级装置及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant