TWI321362B - Semiconductor structures and fabrication method thereof - Google Patents
Semiconductor structures and fabrication method thereof Download PDFInfo
- Publication number
- TWI321362B TWI321362B TW096106093A TW96106093A TWI321362B TW I321362 B TWI321362 B TW I321362B TW 096106093 A TW096106093 A TW 096106093A TW 96106093 A TW96106093 A TW 96106093A TW I321362 B TWI321362 B TW I321362B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal line
- substrate
- semiconductor structure
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 91
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000010410 layer Substances 0.000 claims abstract description 219
- 239000000758 substrate Substances 0.000 claims abstract description 72
- 239000011241 protective layer Substances 0.000 claims abstract description 68
- 229910052751 metal Inorganic materials 0.000 claims description 102
- 239000002184 metal Substances 0.000 claims description 102
- 229920002120 photoresistant polymer Polymers 0.000 claims description 71
- 239000003990 capacitor Substances 0.000 claims description 21
- 229910052736 halogen Inorganic materials 0.000 claims description 13
- 150000002367 halogens Chemical class 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 3
- 239000004020 conductor Substances 0.000 claims 2
- 230000005684 electric field Effects 0.000 claims 1
- 230000033764 rhythmic process Effects 0.000 claims 1
- 239000002344 surface layer Substances 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- RGCKGOZRHPZPFP-UHFFFAOYSA-N alizarin Chemical compound C1=CC=C2C(=O)C3=C(O)C(O)=CC=C3C(=O)C2=C1 RGCKGOZRHPZPFP-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 210000003298 dental enamel Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- SKRWFPLZQAAQSU-UHFFFAOYSA-N stibanylidynetin;hydrate Chemical compound O.[Sn].[Sb] SKRWFPLZQAAQSU-UHFFFAOYSA-N 0.000 description 1
- 235000018553 tannin Nutrition 0.000 description 1
- 229920001864 tannin Polymers 0.000 description 1
- 239000001648 tannin Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Description
rjJlJOZ 九、發明說明：
f發明所屬之技街領域J 可避關於一種半導體結構，特別是有關於-種 了避免旦素電極斷線之半導體結構及其製造方法。 【先前技術】 第1圖為習知半導體結構的上視圖。第2Α圖 圖沿Α-Α，剖面線所得的剖面示意圖。而 知半導體結構的製造方法。 圓為習 1參㈣工及2八圖，首先’提供—基板卜 成屬線2於基板1JL。第一金屬線2可為閘極开線 (ga e lne)或共用線(__㈣。接著形成一絕緣芦3 於土板1上，並覆蓋第一金屬線2。之後，形成 曰 層4於絕緣層3上。接荽 ^ ^ 吁骚 声4上。^，Λ 成-第—金屬線5於半導體 曰、 後形成一保護層6於第二金屬線5上。接菩， 形成一光阻層7於保護層6上，覆蓋第-金屬線2，露出 部分絕緣層3、半導體層4、第二金屬線5及保護層6露出 接耆，請參閱第2Β圖，以光阻層7為一罩幕， 濩層6、第二金屬線5 '半導體層4及絕緣層3， = 由於絕緣層3與第二金屬線5及半導體層4 的材質不同’致在進行齡丨定義時，有不同的_速率， 率相對較快的絕緣層3與#刻速率相對較慢的 + -曰4之間的介面處產生不連續現象，即所
(under cut)8。 _ J 如第2C圖移除部分光阻層7後，沈積一 S'光D阻層7、保護層^第二金屬線^半導體久2 TT^ Docket ί〇： 〇6i2-A?S8S?w/final/david 5 1321362 板1表面，如第2D圖所示。值得注意的是，由於絕緣層3 與半導體層4介面處產生的底切(under cut)，使沈積在基板 .1上的銦錫氧化電極9與沈積在其他層別上的錮錫氧化電 極9無法形成連續態樣，而造成斷線10。 【發明内容】 本發明挺供一種半導體結構，包括：一基板；一閘極， 設置於該基板上；一絕緣層，設置於該基板上並覆蓋該閘 極；一圖案化半導體層，設置於該絕緣層上；—源極與一 鲁 /及極，设置於該圖案化半導體層上；一保護層，覆蓋該絕 緣層、該源極與與覆蓋於該汲極之部分邊界，露出部分該 沒極；以及-晝素電極，設置於該基板上並覆蓋該沒極邊 界之該保護層，且與露出之該汲極電性連接。 本發明另提供一種半導體結構之製造方法，包括：提 供一基板，形成一包含一汲極之主動元件於該基板上丨形 成一保護層於該基板上，並覆蓋該主動元件；形成一光阻 層於該保護層上，該光阻層具有一第一厚度與一第二厚 度，且該第-厚度大於該第二厚度，其中具有該第二^度 之該光阻層係覆蓋該汲極之部分邊界；以該光阻層為一^ 幕’定義該保護層，以露出該基板及部分該没極；減少該 光阻層之厚度，以移除具有該第二厚度之該光阻層，使^ 分該保護層覆蓋該汲極之部分邊界；沈積一透明導電層於 該基板並覆蓋該;及極邊界之該保護層，且盘露 該 電性連接；以及移除剩餘之該光阻層與其上之該透^導 層’以形成一晝素電極。 電 為讓本發明之上述目的、特徵及優點能更明顯易懂，
Clients Docket No.：AU0606091 TT^ Docket No: 0632-A50803TW/final/david 1321362 下文特舉一較佳實施例，並配合所附圖式，作詳細說明如 下： 【實施方式】 第3圖係依據本發明半導體結構之一實施例的剖面示 意圖。請參閱第3圖，半導體結構10包括一基板12、一 閘極14、一絕緣層16、一圖案化半導體層18、一源極20、 一汲極22、一保護層24以及一晝素電極26。基板12可為 一玻璃基板。絕緣層16與保護層24可包括氧化矽、氮化 矽或氮氧化矽。 閘極14設置於基板12上。絕緣層16設置於基板12 上並覆蓋閘極14。圖案化半導體層18設置於絕緣層16上。 源極20與汲極22設置於圖案化半導體層18上。保護層（24, 24’）覆蓋絕緣層16、源極20與覆蓋於汲極22的部分邊界， 露出部分汲極22。晝素電極26設置於基板12上並覆蓋汲 極邊界的保護層24’，且與露出的汲極22電性連接。 圖案化半導體層18包括一通道層（未圖示）與一歐姆接 觸層（未圖示），而以歐姆接觸層與源極20與汲極22接觸。 半導體結構10更包括一電容28，設置於基板12上。電容 28可由一第一金屬線30、絕緣層16、一第二金屬線32與 晝素電極26所構成。第一金屬線30可包括閘極線(gate line) 或共用線(common line)。圖中可看出，圖案化半導體層18 更設置於絕緣層16與第二金屬線32之間。保護層24”更 覆蓋第二金屬線32的部分邊界，露出部分第二金屬線32。 晝素電極26更覆蓋第二金屬線32邊界的保護層24’’，並 與露出的第二金屬線32電性連接。
Client's Docket No.:AU0606091 TTfs Docket No: 0632-A50803TW/final/david 7 1321362 第4圖係為依據本發明半導體結構之另一實施例的剖 面示意圖。請參閱第4圖，半導體結構1〇〇包括一基板120、 • 一閘極140、一絕緣層160、一圖案化半導體層180、一源 極200、一汲極220、一保護層240以及一晝素電極260。 基板120可為一玻璃基板。絕緣層16〇與保護層240可包 括氧化矽、氮化矽或氮氧化矽。 閘極140設置於基板120上。絕緣層160設置於基板 120上並覆蓋閘極140。圖案化半導體層180設置於絕緣層 160上。源極200與汲極220設置於圖案化半導體層180 _ 上。保護層（240, 240，）覆蓋絕緣層160、源極200與覆蓋於 汲極220的部分邊界，露出部分汲極220。畫素電極260 設置於基板120上並覆蓋汲極邊界的保護層240,，且與露 出的汲極220電性連接。 圖案化半導體層180包括一通道層（未圖示）與一歐姆 接觸層（未圖示）’而以歐姆接觸層與源極200與汲極220 接觸。半導體結構100更包括一電容280，設置於基板120 上。電容280可由一第一金屬線300、絕緣層160與晝素 φ 電極260所構成。第一金屬線300可包括閘極線(gate line) 或共用線(common line)。圖中可看出，保護層240更形成 於電容280的絕緣層160與畫素電極260之間。 第5A〜5E圖係說明本發明半導體結構的製造方法。請 參閱第5A圖’首先，提供一基板12。之後，形成一包含 一沒極22的主動元件34於基板12上。接著’形成一保護 層24於基板12上’並覆蓋主動元件34。之後，形成一光 阻層36於保護層24上。光阻層36具有一第一厚度hi與 一第二厚度h2 ’且第一厚度hi大於第二厚度h2。其中具
Client’s Docket No.:AU0606091 TT，s Docket No: 0632-A50803TW/final/david 8 1321362 有第二厚度h2的光阻層36”覆蓋汲極22的部分邊界。接 ' 著，以光阻層36為一罩幕，定義保護層24，以露出基板 • 12及部分汲極22,如第5B圖所示。同時，請對照第6圖， 說明5B圖右半邊主動元件區的上視結構（第5B圖右半邊主 動元件區為第6圖沿A-A’剖面線所得的剖面示意圖）。由 第6圖可更清楚看出，具有第二厚度h2的光阻層36’’其覆 蓋的位置位於汲極22的邊界處。 待移除具有第二厚度h2的光阻層36”後，部分保護層 24’即覆蓋汲極22的部分邊界，如第5C圖所示。 • 請參閱第5D圖，沈積一透明導電層25於基板12並覆 蓋汲極22邊界的保護層24’，且與露出的汲極22電性連接。 請參閱第5E圖，移除剩餘的光阻層36’與其上的透明 導電層25，以形成一晝素電極26。 以下針對上述各製程步驟作更詳細之說明。請參閱第 5A圖，說明上述形成主動元件34的步驟。首先，形成一 閘極14於基板12上。接著，形成一絕緣層16於基板12 上，並覆蓋閘極14。之後，形成一圖案化半導體層18於 春 絕緣層16上。接著，形成一源極20與一汲極22於閘極 14兩側的圖案化半導體層18上。其中形成閘極14的步驟 更包括形成一第一金屬層（未圖示）於基板12上，以及圖案 化第一金屬層，以形成閘極14。 此外，形成圖案化半導體層18、源極20與汲極22的 步驟更包括形成一半導體層（未圖示）於絕緣層16上。接 著，形成一第二金屬層（未圖示）於半導體層上。之後，形 成一光阻層（未圖示）於第二金屬層上。光阻層具有兩不同 厚度。其中具有較大厚度的光阻層覆蓋第二金屬層預定形
Clients Docket No. :AU0606091 TTf s Docket No: 0632-A50803TW/final/david 9 1321362 成源極20與汲極22的位置。接著，以光阻層為一罩幕， * 同時定義半導體層與第二金屬層。待移除光阻層後，即形 - 成圖案化半導體層18、源極20與汲極22。 本發明半導體結構的製造方法更包括形成一電容於基 板上。第5A、5C及5E圖係說明形成電容於基板上的步驟。 請參閱第5A圖，首先，形成一第一金屬線30於基板12 上。接著，覆蓋絕緣層16於第一金屬線30。之後，形成 一第二金屬線32於絕緣層16上。接著，形成保護層24於 第二金屬線32上。之後，以一半調型（half-tone)或灰調型 • (gray-tone)光罩製程定義第二金屬線32上的保護層24,以 使保護層24’’覆蓋第二金屬線32的部分邊界，並露出部分 第二金屬線32，如第5C圖所示。 請參閱第5E圖，覆蓋畫素電極26於第二金屬線32邊 界的保護層24’’，並與露出的第二金屬線32電性連接。 上述以半調型（half-tone)或灰調型（gray-tone)光罩製程 定義第二金屬線上的保護層的步驟可相同藉由第5A〜5E圖 作說明。請參閱第5A圖，首先，形成一光阻層38於第二 φ 金屬線32上的保護層24上。光阻層38具有一第三厚度 h3與一第四厚度h4，且第三厚度h3大於第四厚度h4。其 中具有第四厚度h4的光阻層38”覆蓋第二金屬線32的部 分邊界。接著，以光阻層38為一罩幕，定義保護層24， 以露出部分第二金屬線32，如第5B圖所示。同時，請對 照第6圖，說明5B圖左半邊電容區的上視結構（第5B圖左 半邊電容區為第6圖沿B-B’剖面線所得的剖面示意圖）。由 第6圖可更清楚看出，具有第四厚度h4的光阻層38”其覆 蓋的位置，確實位於第二金屬線32的邊界處。比較本發明
Client/s Docket No.:AU0606091 TT# s Docket No: 0632-A50803TW/final/david 10 1321362 第6圖與習知第1圖的半導體結構後發現，兩者明顯不同， 其差異點在於，本發明第6圖的光阻層38具有兩不同厚 度，且較小厚度的光阻層位於第二金屬線32的邊界處。然 習知第1圖的光阻層7僅具有單一厚度，且在第二金屬線 5的邊界上，並無設置任何光阻層。此外，第6圖的光阻 層38’’位於第二金屬線32中心位置的邊界，然本發明並不 限於此，具有較小厚度的光阻層38”亦可設置於第二金屬 線32例如右半邊或左半邊邊界的位置。 待移除具有第四厚度h4的光阻層38”後，保護層24’’ 即覆蓋第二金屬線32的部分邊界，如第5C圖所示。 請參閱第5D圖，沈積透明導電層25於剩餘的光阻層 38’上並覆蓋第二金屬線32邊界的保護層24’’，且與露出 的第二金屬線32電性連接。 請參閱第5E圖，移除剩餘的光阻層38’與其上的透明 導電層25。 第一金屬線30，例如為閘極線或共用線，的可與閘極 14同時形成。第二金屬線32可與源極20與汲極22同時形 成。 上述形成電容28於基板12上的步驟更包括形成圖案 化半導體層18於絕緣層16與第二金屬線32之間。 第7A〜7E圖係說明本發明半導體結構的製造方法。請 參閱第7A圖，首先，提供一基板120。之後，形成一包含 一汲極220的主動元件340於基板120上。接著，形成一 保護層240於基板120上，並覆蓋主動元件340。之後， 形成一光阻層360於保護層240上。光阻層360具有一第 一厚度hi與一第二厚度h2，且第一厚度hi大於第二厚度
Client^s Docket No.:AU0606091 TT〃s Docket No: 0632-A50803TW/final/david 11 丄321362 .h2。其中具有第二厚度h2的光阻層360’，覆蓋汲極22〇的 部分邊界。接著，以光阻層36〇為一罩幕，定義保護層24〇, * 以露出基板120及部分汲極220，如第7B圖所示。同時， 請對照第8圖’說明7B圖右半邊主動元件區的上視結構（第 7B圖右半邊主動元件區為第8圖沿A_A，剖面線所得的剖 面示意圖）。由第8圖可更清楚看出，具有第二厚度h2的 光阻層360’’其覆蓋的位置位於汲極22〇的邊界處。然本發 明具有較小厚度的光阻層360，’的設置亦可包括如第9A、 9B圖所示橫跨汲極22〇邊界的不同態樣。 ® 待移除具有第二厚度h2的光阻層360’’後，部分保護 層240’即覆蓋汲極220的部分邊界，如第7C圖所示。 請參閱第7D圖’沈積一透明導電層250於基板120 並覆蓋没極220邊界的保護層240，，且與露出的汲極220 電性連接。 請參閱第7E圖，移除剩餘的光阻層360,與其上的透明 導電層250，以形成一晝素電極26〇。 以下針對上述各製程步驟作更詳細之說明。請參閱第 φ 7A圖’說明上述形成主動元件340的步驟。首先，形成一 閘極140於基板120上。接著，形成一絕緣層16〇於基板 120上，並覆蓋閘極14〇。之後，形成一圖案化半導體層 180於絕緣層160上。接著，形成一源極2〇〇與一汲極22〇 於閘極140兩側的圖案化半導體層ι8〇上。其中形成閘極 140的步驟更包括形成一第一金屬層（未圖示）於基板12〇 上’以及圖案化第一金屬層’以形成閘極14〇。 此外’形成圖案化半導體層180、源極200與汲極220 的步驟更包括形成一半導體層（未圖示）於絕緣層16〇上。
Clients Docket No. ：au〇6〇6〇91 TT^ Docket No： 〇632-A5〇803TW/final/david 12 □z =’形成-第二金屬層(未圖示)於半導體層上。之後， 光阻層(未圖示)於第二金屬層上。光阻層具有兩不 :成=其中具有較大厚度的光1'層覆蓋第二金屬層預定 ^源極200與汲極22〇的位L接著，以光阻層為一罩 ^時&義半導體層與第二金屬層。待移除光阻層後， (7 >成圖案化半導體層180、源極2〇〇與沒極22〇。 本，明半導體結構的製造方法更包括形成—電容於基 7A、7C及7E圖係說_成電容於基板上的步驟。 ^閱5 5A圖’首先，形成一第一金屬線3〇〇於基板-士。接者’覆蓋絕緣層160於第—金屬線3〇〇。之後，形 =護層24G於絕緣層上，並利用半調型（haif_t〇ne) 或=型(graytGn攸罩製程使保護層·延伸覆蓋至第 一金屬線300的部分邊界，如第7C圖所示。 «月參閱第7E圖’沈積晝素電極26()於保護層24〇上。 上述利用半調型（half-tone)或灰調型（gray_t〇ne)光罩製 程使保護層延伸覆蓋至第-金屬線的部分邊界的步驟可藉 由第7A、7C與7D圖作說明。請參閱第7A圖，首先，形 成一光阻層380於絕緣層160上的保護層24〇上。光阻層 380僅具有一與第二厚度h2相同的厚度h。光阻層38〇延 伸覆蓋至第一金屬線300的部分邊界。同時，請對照第8 圖，說明7A圖左半邊電容區的上視結構（第7A圖左半邊 電容區為第8圖沿B-B’剖面線所得的剖面示意圖）。由第8 圖可更清楚看出，具有厚度h的光阻層380其覆蓋的位置， 確實延伸至第一金屬線300的邊界處。 待移除光阻層380後’保護層240即延伸覆蓋至第一 金屬線300的部分邊界，如第7C圖所示。
Clients Docket No. :AU〇606091 TT，s Docket No: 0632-A50803TW/final/david 13 1321362 請參閱第7D圖，沈積透明導電層250於保護層240 第一金屬線300可例如為閘極線或共用線。 本發明半導體結構的製造方法，由於利用不同光阻層 厚度的設計，使原本須四至五次的黃光步驟減少至僅須=
次’有利產率提升及成本的降低。且該製程與金屬_絕緣芦 -金屬（metal-insulator-metal，MIM)電容及金屬-絕緣層-鋼锡 氧化(metal_insulator-ITO, MII)電容可相容製作。更重要 是，習知銦錫氧化電極斷線的問題，可輕易地藉由調整、 同光阻層厚度及將光阻層設置在汲極或金屬線邊界^、不 護層而加以解決。此外，本發明僅須提供小範圍的半調= (half-tone)或灰調型（gray-tone)光罩即可達到上述效果° 雖然本發明已以較佳實施例揭露如上，然其並# 、 限定本發明’任何熟習此項技藝者’在不脫離本發明之^ 神和範圍内，當可作更動與潤飾，因此本發明之保+蒦^;胃 當視後附之申請專利範圍所界定者為準。 °
Clientfs Docket No.:AU0606091 TT，s Docket No: 0632-A50803TW/final/david 1321362 【圖式簡單說明】 第1圖為習知半導體結構之上視圖。 第2A〜2D圖為習知半導體結構之製造方法。 第3圖為本發明半導體結構之剖面示意圖。 第4圖為本發明半導體結構之剖面示意圖。 第5A〜5E圖為本發明半導體結構之製造方法。 第6圖為第5B圖結構之上視圖。 第7A〜7E圖為本發明半導體結構之製造方法。 第8圖為第7A及7B圖結構之上視圖。 第9A及9B圖為本發明光阻層設置之態樣。 【主要元件符號說明】 習知第1及2A〜2D圖 1〜基板； 3〜絕緣層； 5〜第二金屬線； 7~光阻層；
2〜第一金屬線； 4〜半導體層； 6〜保護層； 8〜底切； 10〜斷線。 9〜銦錫氧化電極 本發明第3、4、5A〜5E、6、7A〜7E、8、9A及9B圖 10、100〜半導體結構； 12、120〜基板； 14、140〜閘極； 16、160~絕緣層； 18、180〜圖案化半導體層；20、200〜源極； 22、220〜汲極； 24、 24,、24”、240、240’〜保護層； 25、 250~透明導電層； 26、260〜晝素電極；
Client's Docket No.:AU0606091 TT^ s Docket No: 0632-A50803TW/final/david 1321362 28、280〜電容； 30、300〜第一金屬線； 32〜第二金屬線； 34、340〜主動元件； 36、36,、36”、38、38’、38”、360、360’、360”、380〜光阻 層； h、hi、h2、h3、h4〜光阻層厚度。
Clients Docket No. :Αϋ0606091 TTr s Docket No: 0632-A50803TW/final/david 16
Claims (1)
1321362 十、申請專利範圍： • 1.一種半導體結構，包括： . 一基板； 一閘極，設置於該基板上； 一絕緣層，設置於該基板上並覆蓋該閘極； 一圖案化半導體層，設置於該絕緣層上； 一源極與一汲極，設置於該圖案化半導體層上； 一保護層，覆蓋該絕緣層、覆蓋該源極與覆蓋該汲極 之部分邊界，露出部分該汲極；以及 鲁 一晝素電極，設置於該基板上並覆蓋該汲極邊界之該 保護層，且與露出之該汲極電性連接。 2. 如申請專利範圍第1項所述之半導體結構，其中該 圖案化半導體層包括一通道層與一歐姆接觸層。 3. 如申請專利範圍第2項所述之半導體結構，其中該 歐姆接觸層係與該源極與該汲極接觸。 4. 如申請專利範圍第1項所述之半導體結構，更包括 一電容，設置於該基板上。 I 5.如申請專利範圍第4項所述之半導體結構，其中該 電容係由一第一金屬線、該絕緣層、一第二金屬線與該晝 素電極所構成。 6. 如申請專利範圍第5項所述之半導體結構，其中該 第一金屬線係包括閘極線（gate line)或共用線（common line)。 7. 如申請專利範圍第5項所述之半導體結構，其中該 畫素電極係電性連接於該第二金屬線。 8. 如申請專利範圍第5項所述之半導體結構，其中該 Client's Docket No.:AU0606091 TTf s Docket No: 0632-A50803TW/final/david 17 圖案體層找置於該絕緣層與該第二金屬線之間。 俘ilt請專利範圍第5項所述之半導體結構，其㈣ ::更覆蓋該第二金屬線之部分邊界，露出部分該;: 10•如申請專利範圍第9項所述之半導體結構， 出3極金屬線邊界之該保護層，並與露 <通第—金屬線電性連接。 該電1 二申請4項所述之半導體結構，其中 成。由一第一金屬線、該絕緣層與該晝素電極所構 12.如巾請專利範圍第Μ所述之半導體結構， Μ第一金屬線係包括閘極線或共用線。 /、 該請專利範圍第11項所述之半導體結構，其中 Μ保A層更形成於料容之魏緣層與該畫素電極之間。 14.一種半導體結構之製造方法，包括： 提供一基板； 形成一包含一汲極之主動元件於該基板上，· 形成一保護層於該基板上，並覆蓋該主動元件. 度鱼：層於該保護層上’該光阻層具有-第-厚 ^ 第一厚度，且該第一厚度大於該第二屋许，甘由目 有該第二厚度之該光阻層係覆蓋該錄之部分^界' 八 及部層為—罩幕’定義該保護層，以露出該基板 減少絲阻層之厚度，以移除具有該第二厚度之該光 阻層，使部分該保護層^蓋該沒極之部分邊界； 沈積-透明導電層於該基板並覆蓋該沒極邊界之嗜 ^^en=’s Docket No.:AU0606091 18 Docket No： 〇632-A50803TW/final/david 保護層，B & + , 且與露出之該汲極電性連接；以及 〜查^除剩餘之該光阻層與其上之該透明導電層，以形成 患常電極。 方15·如中請專利範圍第14項所述之半導體結構之製造 4 Y其中形成該主動元件之步驟包括： 形成一閘極於該基板上； 升二成絕緣層於該基板上，並覆蓋該閘極； 升:成圖案化半導體層於該絕緣層上；以及 體屉_^成源極與一汲極於該閘極兩側之該圖案化半導 16‘如申請翻範圍第15項所述之半導體結構之製造 '’其中形成該閘極之步驟包括： 形成一第一金屬層於該基板上；以及 圖案化該第一金屬層，以形成該閘極。 方法專㈣㈣15項料之半導體結構之製造 驟包括i '成案化半導體層、該源極與該汲極之步 形成一半導體層於該絕緣層上； 形成一第二金屬層於該半導體層上；以及 定義C Ϊ mhalf_U>n啦灰調型_·_)光罩製程 噌、該源極與該汲極。 节儿干导體 方法專職㈣15韻狀半物結構之製造 去’更包括形成一電容於該基板上。 19·如申請專職圍第18項所述 方法’其中形成該電容於該基板上之步驟構之製^ 〇〇Cket N〇* ：AU0606091 s Docket No； 0632-A50803TW/final/david 1321302 形成一第一金屬線於該基板上； 覆蓋該絕緣層於該第一金屬線； 形成一第二金屬線於該絕緣層上； 形成該保護層於該第二金屬線上； ^ 以半調型（half-tone)或灰調型（gray-tone)光罩製程 =義該第二金屬線上之該保護層，以使該保護層覆蓋該第 金屬線之部分邊界，並露出部分該第二金屬線；以及
覆蓋該畫素電極於該第二金屬線邊界之該保護層，並 與露出之該第二金屬線電性連接。 、20.如申請專利範圍第19項所述之半導體結構之製造 =t L其中以一半調型（half-tone)或灰調型（gray_t〇ne)光罩 私疋義該第二金屬線上之該保護層之步驟包括： 形成一另一光阻層於該第二金屬線上之該保護層 - 71 ^另光阻層具有—第二厚度與—第四厚度，且該第 二厚度大於該第四厚度，其中具有該第 係覆蓋該第二金屬線之料邊界；光阻層 兮第光阻層為—罩幕，定義該保護層以露出部分 茲弟一金屬線； =該另一光阻層之厚度’以移除具有該第四厚度之 ^另一光阻層，使該保護層覆蓋該第二金屬線之部分邊 ，第沈電層於剩餘之該另-光阻層上並覆蓋 電界之該保護廣’且與露出之該第二金屬線 Client’s Docket No.:Αϋ0606091 TT，S D〇CkSt N〇: 0632-A50803TW/final/david 移除剩餘之該另-光阻層與其上之 21·如申請專卿心項所㈣=構之層製造 20 方法’其中該第一金屬線係與該閘 方法^^料韻圍第19項魏構之製 /、中該第一金屬線係包括間極線或丘用線。 方法，-如中申二專利么圍二Τ斤述之半導體結構之製造 方法，圍第销述之半導體結構之製造 圖宰化半導二ΐ該電谷於該基板上之步驟’更包括形成該 ⑽匕+導體層於祕緣層與該第二金屬線之間。 25.如申請專利範圍第18項 方法，其中形成該電容於該基板上之步冓之製造 形成一第一金屬線於該基板上； 覆盖該絕緣層於該第一金屬線上； 形成該保護層於該絕緣層上，並使 至該第一金屬線之部分邊界；以及吏該保漠層延伸覆盡 沈積該晝素電極於該保護層上。 2 6.如申請專利範圍第2 5項所述之半導體結 方法’其中該第一金屬線包括閘極線或共用線。 ^ Client，s Docket No.:AU0606091 TT^s Docket No: 0632-A50803TW/final/david 21
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096106093A TWI321362B (en) | 2007-02-16 | 2007-02-16 | Semiconductor structures and fabrication method thereof |
| US11/949,081 US7651876B2 (en) | 2007-02-16 | 2007-12-03 | Semiconductor structures and method for fabricating the same |
| US12/633,975 US8431929B2 (en) | 2007-02-16 | 2009-12-09 | Semiconductor structures |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096106093A TWI321362B (en) | 2007-02-16 | 2007-02-16 | Semiconductor structures and fabrication method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200836344A TW200836344A (en) | 2008-09-01 |
| TWI321362B true TWI321362B (en) | 2010-03-01 |
Family
ID=39705876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096106093A TWI321362B (en) | 2007-02-16 | 2007-02-16 | Semiconductor structures and fabrication method thereof |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7651876B2 (zh) |
| TW (1) | TWI321362B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9178042B2 (en) * | 2013-01-08 | 2015-11-03 | Globalfoundries Inc | Crystalline thin-film transistor |
| CN107910375A (zh) * | 2017-11-02 | 2018-04-13 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6157430A (en) * | 1997-03-24 | 2000-12-05 | Mitsubishi Denki Kabushiki Kaisha | Active matrix liquid crystal device including brush-clearable multiple layer electrodes and a method of manufacturing the same |
| US6678017B1 (en) * | 1998-06-08 | 2004-01-13 | Casio Computer Co., Ltd. | Display panel and method of fabricating the same |
| US6448579B1 (en) * | 2000-12-06 | 2002-09-10 | L.G.Philips Lcd Co., Ltd. | Thin film transistor array substrate for liquid crystal display and a method for fabricating the same |
| KR100653467B1 (ko) * | 1999-12-24 | 2006-12-04 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터-액정표시소자의 제조방법 |
| KR100500684B1 (ko) * | 1999-12-29 | 2005-07-12 | 비오이 하이디스 테크놀로지 주식회사 | ４-마스크 공정을 이용한 액정 디스플레이의 제조 방법 |
| JP4570278B2 (ja) * | 2000-08-28 | 2010-10-27 | シャープ株式会社 | アクティブマトリクス基板 |
| KR100652052B1 (ko) * | 2003-05-23 | 2006-11-30 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이 기판의 제조방법 |
| TWI221340B (en) * | 2003-05-30 | 2004-09-21 | Ind Tech Res Inst | Thin film transistor and method for fabricating thereof |
| KR101036723B1 (ko) * | 2003-12-30 | 2011-05-24 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
| KR101066303B1 (ko) | 2004-09-09 | 2011-09-20 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조 방법 |
| TWI254457B (en) * | 2005-03-09 | 2006-05-01 | Au Optronics Corp | Method for fabricating metal oxide semiconductor with lightly doped drain |
| KR101246024B1 (ko) * | 2006-07-21 | 2013-03-26 | 삼성디스플레이 주식회사 | 어레이 기판의 제조방법, 어레이 기판 및 이를 갖는표시장치 |
-
2007
- 2007-02-16 TW TW096106093A patent/TWI321362B/zh active
- 2007-12-03 US US11/949,081 patent/US7651876B2/en active Active
-
2009
- 2009-12-09 US US12/633,975 patent/US8431929B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20080197372A1 (en) | 2008-08-21 |
| US8431929B2 (en) | 2013-04-30 |
| TW200836344A (en) | 2008-09-01 |
| US20100084660A1 (en) | 2010-04-08 |
| US7651876B2 (en) | 2010-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101182403B1 (ko) | 투명 트랜지스터 및 그의 제조 방법 | |
| TW536777B (en) | Semiconductor device and method for fabricating the same | |
| TWI297548B (en) | Pixel structure for flat panel display and method for fabricating the same | |
| TWI334630B (en) | Semiconductor device and method for fabricating the same | |
| JP2005311299A5 (zh) | ||
| TWI323946B (en) | Thin film transistor, pixel structure and fabricating method thereof | |
| TWI352235B (en) | Method for manufacturing pixel structure | |
| TWI321362B (en) | Semiconductor structures and fabrication method thereof | |
| TWI399835B (zh) | 記憶體元件的製造方法 | |
| JP2005502999A (ja) | 金属間アンチヒューズ構造体及びその製造方法 | |
| TWI253685B (en) | A method to form a metal silicide gate device | |
| TWI309089B (en) | Fabrication method of active device array substrate | |
| TW201250919A (en) | Semiconductor process | |
| TW412764B (en) | Manufacturing method of the double layer metal capacitor | |
| TWI574369B (zh) | 半導體裝置與其製造方法 | |
| JP2000252422A (ja) | 半導体装置及びその製造方法 | |
| CN1992183A (zh) | 使用绝缘体上硅晶片制造晶体管的方法 | |
| JPH11163265A (ja) | 半導体装置及びその製造方法 | |
| JP2001298154A (ja) | 半導体装置およびその製造方法 | |
| KR100268914B1 (ko) | 반도체소자의배선구조및그의형성방법 | |
| JP4284748B2 (ja) | 半導体装置とその製造方法 | |
| JP2004253481A (ja) | 半導体装置およびその製造方法 | |
| JPH04123458A (ja) | 半導体装置の製造方法 | |
| TWI255540B (en) | Semiconductor interconnection structure and nor type flash and method of forming thereof | |
| TW200913271A (en) | Method for manufacturing pixel structure |