TWI320240B - Method for forming a phase change memory device - Google Patents
Method for forming a phase change memory device Download PDFInfo
- Publication number
- TWI320240B TWI320240B TW95145126A TW95145126A TWI320240B TW I320240 B TWI320240 B TW I320240B TW 95145126 A TW95145126 A TW 95145126A TW 95145126 A TW95145126 A TW 95145126A TW I320240 B TWI320240 B TW I320240B
- Authority
- TW
- Taiwan
- Prior art keywords
- phase change
- layer
- manufacturing
- change layer
- memory device
- Prior art date
Links
Landscapes
- Semiconductor Memories (AREA)
Description
1320240 .九、發明說明: 【發明所;I之赫領域】 本^明係有關於一種記憶體元件之製造方法,且特別 疋有關於一種相變化記憶體元件之製造方法。 【先前技#j] 鲁效八相變化記憶體具有速度、功率、容量、可靠度、製程 :s度以及成本等具競爭力的特性,為一適合用來作為較 回饴度的獨立式或嵌入式的記憶體應用。由於相變化記憶 .版技術的獨特優勢,也使得其被認為非常有可能取代目前 商業化極具競爭性的靜態記憶體sram與動態隨機記憶體 DRAM揮务性圮憶體與快閃記憶體j7iash非揮發性記憶體 技術I^成為未來極有潛力的新世代半導體記憶體。 相又化5己憶體元件係利用相變化記憶體材料在結晶態 _和非晶態之電阻值的差異,進行寫入、讀取或是抹除,例 1 一田要進行寫入蚪,可提供一短時間(例如5〇nS)且相對 較高之電流(例如lmA),使相變化層轉換成非晶態,因為 非晶態相變化層具有較高的電阻(例如1〇5歐姆),其在讀 取時,當提供-電壓時,得到之電流相對較小。當要進行 抹除時,可提供-較長時間(例如丨Q()n社相對較低之電;气 (例如〇.2mA),使相變化層轉換成結晶態,因為結晶態相 =層具有較低的電阻(例如1〇3〜刚歐姆),其在讀取^ 田提i、 ,才于至,J之電流相對較大,據此,可進行相變 0949-A21834TWF(N2):P5l950H2TW;wayne 6 1320240 化記憶體元件之操作。 、第1A圖〜第1E圖繪示習知相變化記憶體元件之 方法。請參照帛1A圖’首先,提供-基底102,接著^ 基底脱上依序形成下電極1〇4、下阻障I 1〇6和化 層⑽。接著,請參照第⑺圖,進行一黃光微影步驟,步 成一圖形化光阻110於相變化層1〇8上。其後,請表昭第 1C圖’以圖形化光阻110為罩幕钱刻相變化層⑽和
障層⑽,⑽成柱軸變化結構112。後續,請參昭第 1D圖,移除圖形化光阻110,並毯覆性的沉積-介電層114 =電極H34和柱形相變化結構112上。接下來,料昭 =圖’研磨介電層114,至暴露出检形相變化結構^ 後、.、買,形成-上阻障層116於柱形相變化結構ιΐ2和 層114上,並形成一上電極118於上阻障岸116上 =_之電流係由相變化層u;和電極;04之 接觸面積決疋,然而,習知相變化記憶體元件之 使用黃光微影製程進行相變化層112之圖形化,2種逆 技術所形成相變化層112和電極刚之 微影製程之極限決定,因此,無法有效的縮小=3 t電極104之接觸面積,使得相變化記憶體元件之^益 法進-步的縮小。此外,黃光微影製程較複雜制^ 較高,又另外,在進行第lc圖之f 衣k成本 阻U0和柱形相變化結構112之堆疊;圖形化光 _〇)太大,進行製程時,此堆疊 :^比㈣ect 率的損失。 構了此會倒塌,造成良 0949-A2l834TWF(N2);P51950112TW:wayne 7 1320240 【發明内容】 根據上述問題,本發明之 憶體元件之製造方法,可縮小相變二==記 另外,本發明之另1的為 目的。 需之操作電流,減少元件尺寸,進二記憶體所 集度之目的。又另外,本發明之另一目 ==憶體積 變化:之-黃光微影步驟,以降低製造成=:^目 下列步驟:首先,提供一基底,並形成一=,括 著,形成一結晶態之相變化層於下電 此里束照射結晶態之相變化層,使相變 其餘部份為結晶態區域。其後,選二; 二曰域之部份相變化層,保留非晶態區域 二 =籌成-柱形相變化結構。後續,形成一上電極,; ( 生連接柱形相變化結構。 % 【實施方式】 以下將以實施例詳細說明做為本發明之參 :伴隨著圖式說明之。在圖式或描述中,相似或相同:二 ”糸使用相同之圖號。在圖式中,實施例之形狀或是厚度 ’ Μ化或是方便標示。圖式中元件之部分將以描 。兄之。可了解的是,未繪示或描述之元件,可以具 各種熟習此技藝之人所知的形式。此外,當敘述—層係位 9 A21834TWF(N2):P51950Π 2TW:wayne 8 '1320240 於一基底或是另一層上時,此層可直接位於基底或是另一 層上,或是其間亦可以有中介層。 首先,請參照第2A圖,提供一基底202,基底202上 方可以形成任何所需的半導體元件,例如MOS電晶體、電 阻和/或邏輯元件等,此處為簡化圖式,僅以平整的基底表 示之。在本發明的敘述中,”基底”一詞係包括半導體曰曰曰 圓上已形成的元件與覆蓋在晶圓上的各種塗層;” m 面” 一詞係包括半導體晶圓的所露出的最上層,例如石夕曰曰曰 φ 圓表面、絕緣層、金屬導線等。 以例如物理氣相沉積法(physical vapor dep〇Siti〇n ,以 下可簡稱PVD)沉積一下電極204於基底202上,下電極 • 2〇4可以為TiN、TaN或TiW,在本發明較佳貧施例中, • 下電極204為TiW。接下來,以例如物理氣相砣積法沉積 一下阻障層206於下電極204上,其中下阻障層2〇6可以 為TiN所組成。後續,以例如物理氣相沉積法砣積一相鐵 化層208於下阻障層206上,相變化層208可以由Ag、In、 • 丁卜处之組合或Ge、Te、Sb之組合所構成,在本發明較 佳實施例中,相變化層為GhTejb5且摻雜氮、氣和/或碳 之合金。 接下來,請參照第2B圖,一般來說,沉積形成之相織 化層208為非晶態’本實施例係對非晶態相變化層2〇8進 行結晶化處理步驟210,舉例來說,可將形成有相變化層 208之基底202放置在一製程室中,將製程室中通入鈍氣 (例如氮氣)’製程室的溫度約為150oC〜400〇C,進行制ρ 0949-A21834TWF(N2):P51950i12TW;wayne 9 .1320240 時,至少為5分鐘以上,將非晶態相變化層208轉換成結 ,態。另外,以下提供本發明實施例更佳之製程條件:將 製耘至中通入鈍氣(例如氮氣),製程室的溫度約為 2Q〇°C〜3〇〇〇C,製程時間約為10〜20分鐘,將非晶態相變 化層208轉換成結晶態。如此,經由上述結晶化處理步驟 210,使原本為非晶態之相變層208轉換為結晶態。 接下來,請參照第2C圖,提供一能量源212,發出一 能$束214照射結晶態之相變化層208,使相變化層208 在能量束214照射處產生一高溫,並進而快速冷卻(qUench) 成一非晶態區域216,而其餘部份之相變化層218仍維持 結晶態。在本發明之一實施範例中,能量源212為一電子 源,而發出之能量束214為電子束,其可藉由磁場控制裝 置215控制電子束214路徑,使其照射在相變化層2〇8預 定形成非晶態之區域216,電子束214之光點大小(sp〇t size) 可大體上為5〜15nm。在本發明之另一實施範例中,能量源 212為一光源,而發出能量束214為雷射,其可照射在相 變化層208預定形成非晶態之區域216,雷射214之波長 可大體為385〜425nm,數值孔徑(NA)大體為0.75〜0.95,雷 射214之光點大小(spot size)可大體上為30〜40nm。本發明 不限於此,能量束214亦可以為其它光線,例如深紫外光 (deep UV)。 接下來,請參照第2D圖,將包括結晶態區域218和非 晶態區域216之相變化層208進行一選擇性姓刻製程,選 擇性的移除結晶態區域之部份相變化層,而保留非晶態區 1320240 域之相變化層,如,^ 昭 匕’構成一柱形相變化結構216,。請參 …第3圖’其繪不結晶態和非晶態相變化層之蝕刻速率和 ™值之曲線圖,如圖所示,高PH值之驗性溶㈣
感相是化層之㈣速率較非晶態相變化層之㈣速率高, 據此在本發明之—實施範例中,選擇性㈣製程可採用 “刻lUit ’其餘刻液為例如氨水之驗性液體由於驗 性钱刻液對結晶態相變化層21§的_速率較對非晶離區 域之部份相變化層叫的_速率高,因此,可選擇^ 移除結晶態區域之部份相變化層218。 、後Μ ’睛參照第2E圖’以例如化學氣相沉積法毯覆性 的沉積-介電層22〇 ’覆蓋柱形相變化結構叫,和下阻障 層206’介電層220可以為氧化石夕、氣化石夕、氣氧化石夕或 是低介電材料。接著’請參照第,關如化學機械研 磨法研磨介電層22Q,至暴露出柱形相變化結構216,。後 繽,以例如物理氣相沉積法沉積一上阻障層222於柱形相 變化結構21(5’和介電層220上,其中上阻障層222可以為 ΤιΝ所組成。其後,以例如物理氣相沉積法沉積一上電極 224於上阻障層222上,上電極224可以為TiN、TaN或 TiW,在本發明較佳實施例中,上電極224為TiW。 根據上述實施例’相變化層208之圖形化係使用選擇 性蝕刻遠成’可減少圖形化相變化層之一黃光微影步驟, 以降低製造成本和製程複雜度,另外,本發明柱形相變化 結構.216’和電極204之接觸面積之尺寸可由能量束214之 光點Λ小(sPot size)決定,以電子束為例其光點大小約為 1320240 5〜15nm,所形成之柱形相變化結構216’之水平截面直徑可 約小於30nm,以雷射為例,其光點大小為30〜4〇nm,所形 成之柱形相變化結構216’之水平截面直徑可約小於 50nm,遠小於習知技術以黃光微影製程所形成之柱形相變 化結構之尺寸,因此,可降低讀寫相變化記憶體所需之操 作電流,而減少相變化記憶元件尺寸。 雖然本發明已以較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 • 和範圍内,當可作些許之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。
12 1320240 【圖式簡單說明】 第1A圖〜第1E圖揭示習知相變化記憶體元件之製造 方法。 第2A圖〜第2G圖揭示本發明一實施例相變化記憶體 元件之製造方法。 第3圖繪示結晶態和非晶態相變化層之4虫刻速率和PH 值之曲線圖。 【主要元件符號說明】 102〜基底; 104〜下電極; 106〜下阻障層; 108〜相變化層; 110〜圖形化光阻; 112〜柱形相變化結構; 114〜介電層; 116〜上阻障層; 118〜上電極, 202〜基底; 204〜下電極; 206〜下阻障層; 208〜相變化層; 210〜結晶化處理步驟; 212〜能量源; 0949-A21834TWF(N2);P51950112TW;wayne 13 1320240 214〜能量束; 215〜磁場控制裝置; 216〜相變化層之非晶態區域; 218〜相變化層之結晶態區域; 216’〜柱形相變化結構; 220〜介電層; 222〜上阻障層; 224〜上電極。
14
Claims (1)
1320240 修正日期:98.11.20 修正本 第 95145126 號 十、申請專利範圍: 1.一種相變化記憶體元件之製造方法,包括: 提供一基底; 形成一下電極於該基底上或是上方; 形成一結晶態之相變化層於該下電極上; 以-能量束照射該結晶態之相變化層,使該結晶態之 相變化層形成-非晶態區域,其餘部份為結晶態區域; t擇性的移除該結晶態區域之部份相變化層,保留該 非晶態區域之部份相變化層,構成一柱形相變化結構;及 形成-上電極’電性連接該柱形相變化結構。 製造=申請/二=第 之步驟包括 相變化層於該下電極上 沉積一相變化層於該下電極上;及 結晶ΐ該相變化層進行—結晶化處理,,使該相變化層成為 t二申相變化記件之 製造3 _如變化_元件之 5〜l5nm。 電子束之光點大小(哪㈣大體上為 製造5方如法申^利範㈣1項所述之相變化記龍元件之 /、肀該能量束為一雷射。 •如申請專利範圍第5項所述之相變化記憶體元件之 15 1320240 . 製造方法,其中該雷射之波長大體為385〜425nm,數值孔 徑(NA)大體上為0.75〜0.95。 7. 如申請專利範圍第1項所述之相變化記憶體元件之 製造方法,其中該選擇性的移除該非晶態區域外之部份相 變化層之步驟係採用一濕蝕刻製程,其中該濕蝕刻製程之 蝕刻液對結晶態之相變化層的蝕刻速率較對非晶態之相變 化層的姓刻速率高。 8. 如申請專利範圍第7項所述之相變化記憶體元件之 # 製造方法,其中該蝕刻液為一鹼性溶液。 9. 如申請專利範圍第8項所述之相變化記憶體元件之 製造方法,其中該蝕刻液為氨水。 , 10.—種相變化記憶體元件之製造方法,包括: - 提供一基底; 形成一下電極於該基底上或是上方; 形成一下阻障層於該下電極上; 形成一相變化層於該下阻障層上; ® 對該相變化層進行一結晶化處理,使該相變化層成為 結晶態, 以一能量束照射該結晶化處理後之相變化層,使該相 變化層在該能量束照射區域形成一非晶態區域,而非晶態 區域以外之部份為結晶態區域; 以一#刻液對該相變化層進行餘刻,其中該餘刻液對 於該相變化層之非晶態區域之蝕刻速率較對該相變化層之 結晶態區域低,因此,該蝕刻步驟選擇性的移除該結晶態 16 1320240 區域之部份相變化層,而保留該非晶態區域之部份相變化 層,構成一柱形相變化結構; 形成一介電層,覆蓋該柱形相變化結構和該下阻障層; 研磨该介電層,暴露出該柱形相變化結構; 形成一上阻障層於該柱形相變化結構和該介電層上; 及 s f 形成一上電極於該上阻障層上。 11·如申請專利範圍帛!0項所述之相變化記憶體元件 之製造方法,其中該能量束為一電子束。 12. 如申4專利㈣第u項所述之相變化記憶體元件 之製造方法,其中該電子束之光點大小㈣㈣大體上為 5〜15nm。 13. 如申請專職圍第1Q項所述之相變化記憶體元件 之製造方法,其中該能量束為一雷射。 ,14.如申凊專利範圍帛13賴述之相變化記憶體元件 之製造方法,其巾該雷射之波長讀為385〜425麵,數值 孔徑(NA)大體為0.7.5〜0.95。 ,15.如申δ月專利範圍帛13項所述之相變化記憶體元件 之製造方法’其中該雷射之光點大小(spot size)大體上為 30〜50nm 。 16. 如申明專利_帛1〇項所述之相變化記憶體元件 之製造方b其巾祕_為—祕溶液。 17. 如中#專利㈣帛^項所述之相變化記憶體元件 之製造枝,其中該_液為氨水。 1320240 18.如申請專利範圍第1〇項所述之相變化記憶體元件 之製造方法,其中朗該相變化層進行—結晶化處理之步 驟包括: 將該包括相變化層之基底放置於一製程室中;及 通入一鈍氣於該製程室中,且使該製程室維持 150°C〜超過5分鐘。 ,19·如申請專利範圍第1〇項所述之相變化記憶體元件 之製造方法,其中該對該相變化層進行一結晶化處理之步 驟包括: 將該包括相變化層之基底放置於一製程室中;及 通入一鈍氣於該製程室中’且使該製程室維持 200°C〜300°C大體10〜20分鐘。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW95145126A TWI320240B (en) | 2006-12-05 | 2006-12-05 | Method for forming a phase change memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW95145126A TWI320240B (en) | 2006-12-05 | 2006-12-05 | Method for forming a phase change memory device |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200826328A TW200826328A (en) | 2008-06-16 |
TWI320240B true TWI320240B (en) | 2010-02-01 |
Family
ID=44772358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW95145126A TWI320240B (en) | 2006-12-05 | 2006-12-05 | Method for forming a phase change memory device |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI320240B (zh) |
-
2006
- 2006-12-05 TW TW95145126A patent/TWI320240B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200826328A (en) | 2008-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5032797B2 (ja) | 相変化記憶素子及びその製造方法 | |
KR100824761B1 (ko) | 나노와이어 전극을 갖는 상 변화 메모리 셀 | |
TWI232581B (en) | Semiconductor device, system, and manufacture method for memory and access device | |
USRE45356E1 (en) | Phase-change memory device using Sb-Se metal alloy and method of fabricating the same | |
JP4724550B2 (ja) | AlN熱放出層及びTiN下部電極が適用された相変化メモリ | |
US7884347B2 (en) | Phase-change memory device and method of fabricating the same | |
KR100650761B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
KR100713936B1 (ko) | 상변환 기억 소자 및 그의 제조방법 | |
US9136469B2 (en) | Phase change memories | |
KR20070094023A (ko) | 필러 상 변화 메모리 셀 | |
TW201005936A (en) | Fully self-aligned pore-type memory cell having diode access device | |
JP2006190941A (ja) | 相変化メモリおよびその製造方法 | |
JP2010258249A (ja) | 相変化メモリ装置 | |
TW201208159A (en) | One-mask phase change memory process integration | |
JP2009246085A (ja) | 半導体装置およびその製造方法 | |
JP2006313912A (ja) | 相変化メモリ素子及びその製造方法 | |
JP2006229238A (ja) | 相変化メモリ素子及びその製造方法 | |
US7915096B2 (en) | Semiconductor device and method for fabricating the same | |
JP2004127935A (ja) | ナノホール開口部を有するトンネル放出器 | |
KR100687755B1 (ko) | 절연체 나노 도트를 포함하는 상변화 메모리 소자 및 그제조 방법 | |
TWI320240B (en) | Method for forming a phase change memory device | |
CN110797458B (zh) | 一种忆阻器及其制备方法 | |
KR100640002B1 (ko) | 상변화 재료 박막 패터닝 방법 및 이를 이용한 상변화메모리 소자의 제조 방법 | |
US7985693B2 (en) | Method of producing phase change memory device | |
JP2009065159A (ja) | 半導体素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |