TWI315068B - Reverse coupling effect with timing information - Google Patents

Description

1315068 九、發明說明： 【發明所屬之技術領域】 本文描述之技術係關於非揮發性記憶體。 【先前技術】 半導體記憶體已變成愈來愈普遍運用在各種電子裝置 中舉例而s，行動電話、數位攝影機、個人數位助理、 行動運算裝置、非行動運算裝置及其他裝置中皆使用非揮 發性半導體記憶體。電可抹除可程式化唯讀記憶體 (Electrical Erasable Programmable Read Only Memory ; EEPROM)及快閃記憶體係最普遍的非揮發性半導體記慢 體。 EEPROM及快閃記憶體二者均利用半導體基板中定位在 通道區上方且絕緣於通道區的浮動閘極。該浮動閘極係定 位在源極區與汲極區之間。控制閘極係提供在浮動閘極上 方且絕緣於浮動間極。電晶體的臨限電壓受控於浮動開極 馨所保留的電荷量。即’在開啟電晶體之前以允許在其源極 與汲極之間的傳導而必須施加至控制閘極的最小電壓量係 受控於浮動閘極上的電荷位準。 當程式化EEPROM或快閃記憶體裝置（諸如nand型快閃 記憶體裝置）時，典型地，—程式化電壓被施加至控制間 極且位元線被接地。來自通道的電子被注入至浮動閘極。 當電子累積於浮動閘極中時，浮動閘極變成荷載負電荷択 態’並且記憶體單元的臨限電磨上升，使得記憶體單元傣 處於已程式化狀態。如需關於程式化之詳細資訊，請參闼 116212.doc 1315068 美國專利案第6,859,397號及2003年7月29曰申請之美 利申請案第1〇/629,〇68號標題為"Detecting 〇馈 Programmed Memory"，該等案整份内容以引用方式併入本 文中。 -些EEPRQM及快閃記憶體裝置具有用於儲存兩種範圍 電荷的浮動閘極，並且因此可在兩種狀態（經抹除狀態與 經程式化狀態）之間程式化/抹除記憶體單元。此類快閃記 憶體裝置有時候柄·為二元（binary)快閃記憶體裝置 -種多狀態式快閃記憶體裝置係藉由識別以禁用範圍相 隔離的多重相異允許/有效程式化臨限電壓範圍予以實 施。每一相異臨限電壓範圍對應於一用於記憶體裳置中編 碼之各組資料位元的預先決定值。 浮動閘極上儲存之表觀電荷的偏移可起因於基於相鄰或 附近浮動間極中儲存之電荷的f場搞合而發生。美國專利 第5,867,429號中描述此浮動閘極至浮動閘極輕合現象，該 案整份内容以引用方式併人本文中。可引起輕合至目標= 動閘極的浮動閉極可包括：位於相同位元線上的浮動閘 極；位於相同字線上的浮動閘極；或從目標浮動閑極跨越 的洋動閘極，原、因彼等浮動閘極係位於另-位元線與另一 字線兩者上。 汙動閘極至洋動閘極耦合現象最顯著發生於在不同時間 已程式化之若干組記憶體單元之間。舉例而言，—第一記 憶體單元經程式化以將—電荷位準加至其浮動閘極，盆對 應於-組資料。其後’一或多個鄰近記憶體單元經程式 116212.doc 1315068 化’以將一電荷位準加至盆浮動 /、子動閘極，其對應於一第二組 貝料。該等鄰近記憶體單元中之_ - 4夕個S己憶體早兀經程 式化之後，因為該等鄰近印愔體 - 寸神迎《•己隐體早π上的電荷耦合至該第 —記憶體單元之效應，所以讀取自 砑Μ碩取自該第一記憶體單元的電 荷位準似乎不同於所程式化的電荷位準。㈣鄰近記憶體 …耦合可使讀取中之表觀電荷位準偏移，其偏移量足 以導致錯誤讀取所儲存之資料。

外因為在多狀置中的受允許之臨限電壓範圍與禁用 圍較*於—7C裝置’所以對於多狀態裝置較關切浮動閉 極至浮動閘極耦合之效應。 &著。己憶體單7L尺寸持續縮小，預期自然臨限電壓程式 :與抹除分佈歸因於短通道效應、較大之氧化物厚度/搞 合比率變化及更大之通道摻雜物波動而增大，因而減小介 於相鄰狀態之間的可用分隔。與僅使用兩種狀態之記憶體 (二元記憶體）相比，多狀態式記憶體之此效應更加顯著。 另外，介於字線之間的空間及介於位元線之間的空間之減 小亦將亦增大介於相鄰浮動閘極之間的耦合。 【發明内容】 為了補償介於相鄰浮動閘極之間的耦合，如果一鄰近記 隐體單元係繼一既定記憶體單元之後予以程式化，則對於 該既定記憶體單元的讀取過程將考量該鄰近記憶體單元之 經程式化狀態。揭示用於判定該鄰近記憶體單元係在該既 定圯憶體單元之前或之後予以程式化之技術。 項具體實施例包括：存取針對一組資料所自訂的經儲 116212.doc 1315068 存之時序資訊’該組資料被儲存 元件中；及自# 4·、β 次多個非揮發性儲存 料。讀取揮發性儲存元件讀取該組資 料中的：二包括依據該時序資訊來選擇性補償該組資 十甲的或多個電位錯誤。 :不範性實施方案包括：複數個非揮發性儲 :=，其連接至該等非揮發性館存元件； I理電路’其與該等非揮發性儲存元件通訊。該-或多個 g理電路以一非預定義之宰錄丨描广 心義之子線順序，將資料程式化至該等 非揮發性館存元件中。該程式化包括料該資料的時序資 訊。該一或多個管理電路自非揮發性儲存系統讀取該資料 包括·如果該經儲存之時序資訊指示出鄰近非揮發性健存 元件之程式化時間可能晚於健存該資料之非揮發性儲存元 件，則補償介於非揮發性儲存元件之間的耦合。 【實施方式】 適合實施本發明之一種快閃記憶體系統之一項實例使用 Φ NAND型快閃s己憶體結構，其包括介於兩個選擇閘極之間 串聯排列的多個電晶體。串聯的該等電晶體與該等選擇閘 極被稱為一 NAND串。圖1繪示一 NAND串的俯視圖。圖2 繪示其同等電路。圖1及2所示之該NAND串包括夾在一第 一選擇閘極120與一第二選擇閘極122之間串聯的四個電晶 體100、102、104和106。選擇閘極12〇連接該NAND串至位 元線觸點126。選擇閘極122連接該NAND串至源極線觸點 128。藉由將適當電壓施加至控制閘極120CG來控制選擇 閘極120。藉由將適當電壓施加至控制閘極122CG來控制 116212.doc 1315068 選擇閘極122。電晶體100、l〇2、l〇4和i〇6各具有一控制 問極及一浮動閘極。電晶體1〇〇具有控制閘極1〇〇CG及浮 動閘極100FG。電晶體102包括控制閘極1〇2CG及浮動閘極 102FG。電晶體1〇4包括控制閘極1〇4CG及浮動閘極 104FG。電晶體106包括控制閘極106CG及浮動閘極 106FG。控制閘極l〇〇CG係連接至字線WL3，控制閘極 102CG係連接至字線WL2，控制閘極104(：^係連接至字線 籲 WL1 ,及控制閘極106CG係連接至字線WL(^在一具體實 施例中’電晶體1〇〇、1〇2、1〇4和1〇6皆係記憶體單元。在 其他具體實施例中，記憶體單元可包括多個電晶體，或可 能不同於圖1及2所繪示之記憶體單元。選擇閘極12〇連接 至選擇線SGD。選擇閘極122連接至選擇線SGS。 圖3繪示上文所述之NAND串的剖面圖。如圖3所示， NAND串的電晶體係形成在p井區14〇中。每一電晶體包括 一種堆疊式閘極結構’其係由一控制閘極（1〇〇CG、 • 102CG、l〇4CG和 l〇6CG)與一浮動閘極（1〇〇Fg、1〇2Fg、 104FG和106FG)所組成。浮動閘極係形成在氧化物或其他 介電膜頂部上的Ρ井表面上。控制閘極係在浮動閘極上 方，有一複晶矽間介電層使控制閘極與浮動閘極相分隔。 記憶體單元（100、102、104和1〇6)的控制閘極形成字線。 鄰近記憶體單元之間共用Ν+擴散層130、132、134、136和 138，藉此使記憶體單元互相串聯連接而形成一 nand串。 彼等N擴政區形成該等記憶體單元中之每一記憶體的源極 及汲極。舉例而言’ N+擴散層130充當電晶體122的汲極及 116212.doc 1315068 電晶體106的源極；N+擴散層132充當電晶體106的汲極及 電晶體104的源極；N+擴散層134充當電晶體104的汲極及 電晶體102的源極；N+擴散層13 6充當電晶體102的汲極及 電晶體100的源極；及N+擴散層138充當電晶體1〇〇的汲極 及電晶體120的源極。N+擴散層126連接至該NAND串的位 元線’而N+擴散層128連接至多個NAND串的共同源極 線。

請注意，雖然圖1至3繪示出在該NAND串中有四個記憶 體單元，但是使用四個記憶體單元僅係作為一項實例予以 k供。連同本文描述之技術一起使用之一 NAND串可具有 少於四個記憶體單元或多於四個記憶體單元。舉例而言， -些NAND串將包括8個記憶體單元、16個記憶體單元、32 個記憶體單元、64個記憶體單元等等。本文中之論述未限 定一 NAND串中的任何特定記憶體單元數量。 每-記憶體單元可儲存以類比或數位形式表示之資料。 當儲存-位元之數位資料時’記憶體單元之可能的臨限電 歷範圍可被劃分成經指派為邏輯資料"i，，及"〇”的兩段範 圍。在NAND型㈣記憶體之—項實射，記憶體單元被 抹除之後的臨限電壓為負且被定義為丫。程式化操作之 後的臨限電壓為正且被定義 概疋義為0，。當臨限電壓為負且 試施加0伏至控制閘極來進行 水退仃謂取時，記憶體單元將開通 以指示出正在儲存邏輯"丨”。當臨 /N 5 ^ pa . 電壓為正且嘗試施加〇 伏至控制閘極來進行讀取操作時， _ 指示出儲存邏辑"0"。 。·兀未開啟，其 116212.doc -10- 1315068 圮憶體單元亦可以儲存多重狀態，藉此儲存多位元數位 貝料。假使儲存多重狀態資料，則臨限電壓窗被劃分成若 干狀態。舉例而言，如果使用四種狀態，則將有四個臨限 電壓範圍指派給資料值”u”、"1〇"、”〇1 ”及”〇〇"。在NAnd 里°己憶體之一項實例中，抹除操作之後的臨限電壓為負且 被定義為"11" ^正臨限電壓係用於狀態"1〇"、"〇1"及 "〇〇”。在—些實施方案中，使用一種格雷碼（Gray code)指 φ 派，將資料值（例如，邏輯狀態）指派給該等臨限範圍，使 侍如果一浮動閘極的臨限電壓錯誤地偏移至其鄰近物理狀 態，則僅一個位元將受到影響。介於程式化於記憶體單元 中之資料與記憶體單元之臨限電壓範圍之間的特定關係取 決於記憶體單元所採用的資料編碼方案。舉例而言，美國 專利案第6,222,762號及2003年6月13曰申請之美國專利申 請案第 10/461,244號"Tracking Cells For A Mem〇ry System" (該等案整份内容以引用方式併入本文中）描述用於多狀態 _ 式快閃記憶體單元的各種資料編碼方案。 以下美國專利案7專利申請案中提供NAND型快閃記憶體 及其運作的相關實例，所有該等案整份内容均以引用方式 併入本文中：美國專利案第5,570,3 15號；美國專利案第 5,774,397號；纟國專利案第6,〇46,935號；美國專利案第 5,386,422號；美國專利案第M56,528號及美國專利申請案 序號第 09/893,277 號（公告第 US2〇〇3/〇〇〇2348 號）。除。 NAND型快閃記憶體以外的其他類型非揮發性記憶體亦可 配合本發明一起使用σ 116212.doc • 11 · 1315068 一、ί決閃EEPR〇]v^統很有用的另__類型記憶體單元利用 -非傳導介電材料來取代—傳導浮動閘極，用以用非揮發 性方式來錯存電荷。1987年3月咖則⑽繼^心 Μα3第EDL_8卷第3號第93-9S頁Chan等人的"A 丁⑽ Smgle-Transistor Oxide-Nitride-Oxide EEPROM Device"^ 章^描述此種記憶體單元。一由氧化石夕、氮化石夕、氮氧化 (〇)所形成之二層式介電被夾在一傳導控制閘極與 鲁在記憶體單元通道上方之一半導性基板之一表面之間。可 藉由將電子自記憶體單元通道注入至氮化物（此處電子被 截獲且儲存在受限區域中）中，來程式化記憶體單元。接 著，此儲存之電荷以可偵測方式變更記憶體單元之通道之 一部分的臨限電壓。藉由將熱電洞注入至氮化物中來抹除 記憶體單元。亦請參閱1991年4月IEEE Journal 〇f s〇lid_ StateCircuhs，第 26 卷，第 4 號第 497 5〇lf N〇zaki 等人 的"A 1-Mb EEPROM with MONOS Memory Cell for φ Semic〇nductor Disk APPlicati〇n”，其描述一種分割閘極 (split-gate)組態之類似記憶體單元，其中一經摻雜之複晶 石夕閘極延伸於記憶體單元通道之一部分上，以形成一分開 的選擇電晶體。前文提及之兩篇文章整份内容均以引用方 式併入本文中。1998 年 IEEE Press 由 William D. Brown 與 Joe E. Brewer主編之’Nonvolatile Semiconductor Memory Technology”第1.2節中提出程式化技術（其以引用方式併入 本文中），該章節中的描述亦適用於介電電荷截獲裝置。 此段落中描述之記憶體單元亦可經歷鄰近記憶體單元之間 116212.doc •12· 1315068 的輕合。因此，本文描述之技術亦適用於不同記憶體單元 之介電區域之間的搞合。 2000年 11 月 IEEE Electron Device Letters,第 21 卷第 11’ 號第 543-545 頁。Eitan 等人的"NR〇m: a Novel Localized Trapping，2-Bit Nonvolatile Memory Cell"已描述 另種在母一 5己憶體卓元中儲存兩個立元的做法β όνο介 電層延伸跨越源極及汲極擴散之間的通道。一個資料位元 的電何會被局部化在相鄰於没極的介電層中，而另一個資 籲 料位元的電荷被局部化在相鄰於源極的介電層中。藉由分 開讀取介電質内空間上分開之電荷儲存區的二元狀態 (binary state)而獲得多重狀態資料儲存。此段落中描述之 記憶體單元亦可配合本發明一起使用。 圖4繪示快閃記憶體系統之一具體實施例的方塊圖。記 憶體單元陣列202受控於行控制電路204、列控制電路 206、共同源極線控制電路21〇及p井控制電路2〇8。行控制 φ 電路204被連接至記憶體單元陣列202的位元線，用於：讀 取記憶體單元中儲存的資料；在一程式化操作期間判定記 憶體單元之狀態；及控制位元線之電位位準，以促進程式 化或禁止程式化。列控制電路206被連接至字線，用以. 選擇其中一個字線；施加讀取電壓；施加程式化電壓；及 施加抹除電壓。舉例而言，EPR〇M與快閃記憶體電路中 使用的程式化電壓位準高於記憶體電路正常使用的電壓。 其經常高於供應至電路的電壓。彼等較高電壓較佳係藉由 列控制電路206 (或在其他處）中的電荷幫浦予以產生，在 116212.doc -13· 1315068 一實例中’電荷幫浦實質上將電荷灌注於電容式字線中， 以將子線充電至較高電壓。電荷幫浦接收一輸入電壓 vln’並且藉由在一連串電壓倍增器級中使輸入電壓漸進 地升壓而輪出一較高電壓Vcm。該電壓輸出被供應至一負 載舉例而言，EPROM記憶體電路的字線。在一些實施 方案中有一自該負載至電荷幫浦的回饋訊號。習知先前 技術幫浦回應一指示出該負載已到達一預先決定電壓的訊 號而關閉。替代做法為，使用一分流器以防止一旦該負載 已到達該預先決定電壓後發生過度充電。但是，此做法更 耗電且非屬低電力應用所要。有關電荷幫浦之詳細資訊請 參閱美國專利案第6,734,718號，該案整份内容以引用方式 併入本文中。 共同源極線控制電路210控制一連接至記憶體單元的共 同源極線（圖5中標示為"共同源極線"）。p井控制電路2〇8控 制P井電壓。 "己憶體單元中儲存的資料係由行控制電路2〇4予以讀出 且係經由資料輸入/輸出缓衝器212而輸出至外部1/〇線。待 儲存於記憶體單元中的資料係經由該等外部1/〇線而輸入 至該資料輸入/輸出緩衝器212，並且傳送至該行控制電路 204。該等I/O線被連接至控制器21 8。 用於控制快閃記憶體裝置的命令資料被輸入至控制器 218。該命令資料將所要求的操作告知快閃記憶體。輸入 之命令被傳送至狀態機216 ’其控制行控制電路2〇4、列控 制電路206、共同源極線控制電路210、p井控制電路2〇8及 116212.doc •14· 1315068 資料輸入/輸出緩衝器2 i 2。狀態機2 i 6亦可輸出快閃記憶 體的狀態資料，諸如，，就緒/忙碌，，(READY/BUSY)或"通過/ 失敗’’(PASS/FAIL)。在一些具體實施例中’狀態機216負 責管理程式化過程、驗證過程及讀取過程，包括下文描述 之流程圖中描繚的過程。 控制器218被連接至或可連接於一主機系統，諸如個人 電腦、數位攝影機、個人數位助理等等。控制器218與主 φ 機通訊，以接收來自主機命令、接收來自主機資料、提供 資料至主機及提供狀態資訊至主機。控制器218將來自主 機的命令轉換成可藉由命令電路214 (其與狀態機216通信） 解譯及執行的命令訊號。控制器218典型包括緩衝器記憶 體，用於寫入至或讀取自記憶體陣列的使用者資料。在一 些具體實施例中，可藉由控制器來管理程式化過程。 一項示範性記憶體系統包括一個積體電路（其包括控制 器218)及一或多個積體電路晶片（每一積體電路晶片包含— φ 記憶體陣列及相關聯之控制、輸入/輸出及狀態機電路）。 趨勢係將一系統的記憶體陣列及控制器電路一起整合在— 或多個積體電路晶片上。記憶體系統可被嵌入為主機系統 的部件’或可被包括於一以可卸除方式插入至主機系統中 的記憶卡（或其他封裝）中。此一可卸除式記憶卡可包括敕 個記憶體系統（例如，包括控制器），或僅包括記憶體陣列 與相關聯之周邊電路（控制器被嵌入於主機中）。因此，抑 制器（或控制能力）可被嵌入於主機中或被包括於可卸除气 δ己憶體系統内。 116212.doc -15- 1315068 在-些實施方案中，可組合圖4的一些組件。在各種設 什中，圖4之除記憶體單元陣列a?外的—或多個組件（單 獨式或組合式）可視為—管理電路。舉例而言，―或多個 管理電路可包括如下中任—項或其組合：―命令電路、一 狀釔機、一列控制電路、一行控制電路、一井控制電 路、一源極線控制電路或一資料1/〇電路。 請參閱圖5，圖中繪示記憶體單元陣列2〇2之示範性結 構作為一項實例，描述一種被分割成1，〇24個區塊的 NAND快閃EEPROM。每一區塊中儲存之資料被同時抹 除。在一具體實施例中，區塊係被同時抹除之記憶體單元 的最小單位。在此實例中，在每一區塊中有8,512行，其 被劃分成偶數行及奇數行。位元線亦被劃分成偶數位元線 (BLe)及奇數位元線（BL〇)。圖5繪示串聯連接以形成一 NAND串的四個記憶體單元。雖然圖中緣示每一 nand串 中包括四個記憶體單元’但是可以使用多於或少於四個記 憶體單元。NAND串的一終端係經由一選擇電晶體sgd而 連接至相對應之位元線，並且另一終端係經由一第二選擇 電晶體SGS而連接至共同源極線。 於讀取及程式化操作之一具體實施例期間，同時選擇 4,256個記憶體單元。該等所選記憶體單元具有相同的字 線及同一種位元線（例如，偶數位元線或奇數位元線）。因 此’可同時讀取或程式化532個位元組資料。該等同時讀 取或程式化的532個位元組資料形成一邏輯頁。因此，一 個區塊可儲存至少八個邏輯頁（四個字線，每一字線具有 116212.doc -16 - 1315068 奇數頁及偶數頁）。當每—記憶體單元儲存兩個位元的資 碑時（例如，夕狀態式5己憶體單元）’其中該兩個位元之每 一者破儲存在一不同頁中，一個區塊儲存16個邏輯頁。其 他大小之區塊及頁亦可配合本發明一起使用。另外，亦可 使用除圖4及5之架構以外的架構來實施本發明。舉例而 言’在-具體實施例中，位元線未被劃分成偶數及奇數位 凡線，使得同時（或非同時）程式化及讀取所有位元線。

抹除記憶體單元之方式為：使卩井上升至一抹除電壓（例 如，20伏），並且使一所選區塊的字線接地。源極線及位 元線係處於浮動狀態。可對整個記憶體陣列、分開的區塊 或其他記憶體單元單位來執行抹^。電子從浮動閘極轉移 至Ρ井區，並且臨限電壓變成負（在一具體實施例中）。 在讀取與驗證操作中，使選擇閘極（SGD及SGS)及非所 選字線（例如，WL0、WL2*WL3)上升至—讀取傳送電壓 (例如，4.5伏）’以使電晶體運作為傳送閘極。所選字線 (例如，WL1)被連接至—電壓，對於每—讀取與驗證操作 來指定該電壓的位準’以判定所涉及的記憶體單元的臨限 電麼是否高於或低於該位準。舉例而言，在對於_種兩位 準式記憶體單元的讀取操作中，所選字線冒^被接地，使 得偵測其臨P艮電壓{否高於〇伏。㈣於一種兩位準式纪 憶體單元的驗證操作中，所選字線wu被連接至（例如） 〇.8伏，使得驗證其臨限電壓是否已到達至少以伏。源極 及P井係在0伏。所選位元線（BLe)被預充電至（例如）〇 7伏 之位準。如果字線上的臨限電壓高於讀取或驗證位準，則 116212.doc •17- !315068 關聯於涉及之記憶體單元的位元線（BLe)之電位位準 =狀態記憶體單元而維持高位準。另—方面， 電壓低於讀取或驗證位準，則涉及之位元線的電位 位準減小域位準㈣，小祀伏），原因係非傳導狀離 之記憶體單元使位元線放電。藉此，藉由連接至位元線： 電壓比較器感測放大器來偵測記憶體單元之狀態。 上文所述之抹除、讀取與驗證操作係根據此項技術中熟 去的技術予以實行。因&，熟悉此項技術者可改變所解說 的許多細節。亦可使用此項技術熟知的其他抹除、讀取與 驗證技術。 如上文所述，每一區塊可被劃分成若干頁。在一具體實 施例中，-頁係-程式化軍位。在一些實施方案中，個別 頁可被劃分成若干節段（segment)，並且節段可包含作為一 基本程式化操作而一次寫入的最少數量之記憶體單元。一 或多頁資料典型被儲存於一列記憶體單元中。一頁可儲存 φ 一或多個區段（sect〇0。一區段包括使用者資料及附加項 (overhead)資料。附加項資料典型包括一已從該區段之使 用者資料所計算的錯誤修正碼資料（ECC)。控制器之一部 分在將資料程式化至陣列中時計算該ECC，並且當自陣列 讀取資料時亦檢查該ECC。替代做法為，將ECC及/或附加 項資料儲存在不同於使用者資料所屬的頁（或甚至不同區 塊中）中。在其他具體實施例中，記憶體裝置的其他部件 (例如，狀態機）可計算ECC。 一區段之使用者資料典型係512個位元組，其相對應於 1162l2.doc !315068 附加項資料典型係額外 區塊’舉例而言，其為 磁碟機中之一磁區（sect〇r)的大小β 的16-20個位元組。大量頁形成— 從8頁至最多32、64或更多頁。 b纟會示當每一記 -^ ，'—丨儿儿之育料時記憶 體早兀陣列的臨限電壓分佈。圖6繪 -认咕 M糌不經抹除之記憶體單 兀的第一臨限電壓分佈E。亦描纷出 w 115經程式化之穿情體罝

元的三種臨限電塵分佈A、。在-具體實施^中，E

分佈中的臨限電壓係負值，A、Βίσ Γ八仗心 β和C分佈中的臨限電壓係 正值。 ，之每-相異臨限電壓範圍對應於一用於各組資料位 兀的預先決定值。介於程式化於記憶體單元中之資料與記 憶體單it之臨限電壓位準之間的特定關係取決於記憶體單 ，所採用的資料編碼方案。—項實例指派”u"給臨限電壓 範圍E (狀態E);指派"10”給臨限電壓範圍八（狀態a”指 派"〇〇"給臨限錢範圍B (狀態…及指派"Μ"給臨限電遷 範圍C (狀態C)。然而，在其他具體實施例中，使用其他 方案》 ^ 圖6亦繪示用於從記憶單元讀取資料的三個讀取參考電 壓Vra、Vrb和Vrc。藉由測試一既定記憶體單元的臨限電 壓是否高於或低於Vra、Vrb和Vrc，系統可判定該記憶體 單元所處之狀態。圖6亦繪示三個驗證參考電壓Vva、Vvb 和Vvc。當將記憶體單元程式化至狀態a時，系統將測試 記憶體單元是否具有大於或等於Vva之臨限電壓。當將記 憶體單元程式化至狀態B時，系統將測試記憶體單元是否 116212.doc •19· 1315068 具有大於或等於Vvb之臨限錢。#將記憶體單元程式化 至狀態c時，系統將判定記憶體單元是否具有大於或等於 Vvc之臨限電壓。

在一具體實施例中，名為全序列程式化，可將記憶體單 兀從經抹除狀態£直接程式化為該等經程式化狀態A、B或 C中之任一狀態（如曲線箭頭所示）。舉例而言，待程式化 的群體記憶體單元可先予以抹除，使得該群體中的所有 記憶體單元皆處詩抹除狀態E。當—些記憶體單元正被 從狀態E程式化為狀態A時，其他記憶體單元正被從狀態e 程式化為狀態B及/或從狀態E程式化為狀態c ^ 圖7繪示一種程式化多狀態式記憶體單元之兩次進程 ㈣-卿）技術之實例，其儲存兩個不同1(一下部頁與一 上部頁）的資料。圖中顯示四種狀態：狀態E⑴）、狀態A (1〇)、狀態B (00)及狀態C (〇1)β對於狀態£，彼兩頁儲存 1 。對於狀態A ’下部頁儲存，，〇"且上部頁儲存"丨"。對於 狀態B’彼兩頁儲存"〇"。對於狀態c，下部頁儲存^，且上 部頁儲存T。請注意’雖'然料位元型樣⑽州叫已 被指派給每一狀態，但是可指派不同的位元型樣。在第一 次程式化進程中，按照待程式化至下部邏㈣中的位元來 設定記憶體單元的臨限電壓位準。如果該位元係一邏輯 "1" ’則由於已在早先予以抹除而處於適當狀態，所以未 使臨限電壓變更。但是，如果待程式化之位元係一邏輯 則記憶體單元之臨限電壓位準增加至狀態a，如圖箭 頭230所示。這使第一程式化進程終止。 116212.doc -20 - 1315068 在第二次程式化進程中，按照正被程式化至上部邏輯頁 中的位元來設定記憶體單元的臨限電歷位準。如果該上部 邏輯頁位元係健存一邏輯”丄"，則由於該記憶體單元係處 於狀態E或A (取決於該下部頁位元之程式化），彼兩種狀 態皆載有上部頁位元”1"，所以未發生程式化。如果該上 部頁位元係邏輯"〇"，則使臨限電壓偏移。如果第—進程 導致該記憶體單元維持在經抹除狀態E，則在第二階段 中，邊5己憶體單7C被程式化，使得臨限電壓增加至狀態C 鲁範圍内，如圖箭頭234所示。如果第一程式化進程導致該 記憶體單元已被程式化為狀態A，則在第二進程中進一步 程式化該記憶體單元’使得臨限電壓增加至狀態B範圍 内，如圖箭頭232所示。第二進程的結果係將記憶體單元 程式化為經指定用以使上部頁儲存邏輯"0"之狀態，而且 未變更下部頁之資料。 在一具體實施例中，如果足夠的資料被寫入而填滿一整 瞻胃’則可設定-系統以實行全序列寫人。如果資料不足以 寫入一全頁，則程式化過程可用所接收之資料來程式化下 部頁。當接收後續資料時，系統將接著程式化上部頁。在 另一項具體實施例中，系統可在程式化下部頁之模式中開 始進打寫入，並且如果後續接收到足夠的資料，則轉換至 全f列程式化模式，以填滿一整個（或大多數）字線的記憶 體單疋。如需此具體實施例之詳細資訊，請參閱發明人

Sergy Anatolievich Gorobets及 Yan Li於 2QQ4 年 12 月 14 日申 請之美國專利申請案第11/〇13，125號標題為 116212.doc -21 - 1315068

Programming of Non-Volatile Memories Using Early Data”，該案整份内容以引用方式併入本文中。 圖8A-C揭示另-種用於程式化非揮發性記憶體之過程， 其藉由下列方式減小浮動閘極至浮動閘軸合：對於任何 特定記憶體單元，繼寫人至相鄰記憶體單元㈣前頁之 後，對於寫入至該特定記憶體單元的一特定頁。在藉由圖 8A-C溝授之實施方案的—實例中，非揮發性記憶體單元使 用四種資料狀態，儲存每記憶體單元兩位元資料。舉例而 言，假設狀態E係經抹除狀態，及狀態A、B*c係經程式 化^態。狀態E儲存資mi。狀態A儲存資料〇1。狀態⑽ 存資料1〇 °狀態C儲存資料〇〇。這是—項非格雷碼之實 例，原因係該兩個位元係在相鄰狀態A & b之間變更。亦 可使用其他的資料至物理資料狀態編 元储存兩頁資料。為了參照用途，彼等頁資料將 部頁及下部頁；但是，亦可給定其他稱號。關於圖8之過 程的狀態A ’上部頁儲存位元〇且下部頁儲存位元}。關於 狀態B’上部頁儲存位“且下部頁儲存位元〇。關於狀態 C ’彼兩頁皆儲存位元資料〇。 圖8A-C之程式化過程係一種兩步驟式過程。在第一步驟 十’下部頁被程式化。如果下部頁係維持資料i，則記憶 體單兀狀態維持在狀態E。如果資料待被程式化為0,則使 記憶體單元的臨限《上升，使得該記憶體單元被程式化 至狀態B’。因此’圖8A繪示將記憶體單元從狀態e程式化 至狀態B，。圖8A中描、％之狀態㈣過渡狀態B;因此，驗 116212.doc -22· 1315068 證點被描緣為Vvb' ’其低於vvb。

在一具體實施例中，將記憶體單元從狀態E程式化為狀 態B’之後，接著，在相鄰字線上的鄰近記憶體單元之下部 頁將被程式化。在程式化鄰近記憶體單元之後，浮動閘極 至洋動閘極耦合效應將使考量中的記憶體單元之表觀臨限 電壓上升，這係處於狀態B，。這將具有使狀態B，之臨限電 壓分佈加寬至如圖8B描繪之臨限電壓分佈25〇的效應。當 程式化上部頁時，將補救臨限電壓分佈之表觀加寬。 圖8C描繪程式化上部頁之過程。如果記憶體單元係處於 經抹除狀態E且上部頁係維持在i，則記憶體單元將維持在 狀態E°如果記憶體單元係處於狀態E且上部頁待被程式化 至〇 ’則記憶體單元的臨限電壓將上升，使得記憶體單元 處於狀態A °如果記憶體單元係處於中間臨限電壓分佈250 且上部頁係維持在1，則記憶體單元將被被程式化至最終 狀態B。如果錢體單元係處於中間臨限電壓分佈且上 部頁待變成資料〇 ’則記憶體單元的臨限電壓將上升，使 得記憶體單元處於狀態C。 圖8A-C所騎之過程減小浮動開極至浮動閉極輕合效 應’原因係僅鄰近記憶體單元之上部頁程式化將影響既定 :It體單7G的表觀臨限電壓。_項替代狀態編碼之實例 二：當上部1資料係1時’則從分佈250移動至狀態C;及 备上部頁資料係G時，則移動至狀態B。雖然圖8A_C提供 一項關於四種資料壯能 、狀&及兩頁資料之實例，但是藉由圖 8A-C講授之觀念可適用於制多於或少於四種資料狀態及 116212.doc -23· 1315068 不同於兩頁之實施方案。如需關於各種程式化方案及浮動 閘極至浮動閘極耦合之詳細資訊，請參閱2〇〇5年4月$曰申 請之美國專利申請案第11/〇99，133號標題為"c〇mpensating For Coupling During Read Operations Of Non-Volatile Memory"及2003年l2月2日頒予給Shibata等人之美國專利 案第6,657,891號，該等案整份内容以引用方式併入本文 中。

如上文所述，鄰近記憶體單元可引起耦合，這可影響記 憶體單元的表觀臨限電壓。鄰近記憶體單元可能係在一相 鄰字線上、在-相鄰位元線上、在—可能非相鄰且在附近 的位元線上或一可能非相鄰且在附近的字線上。系統藉由 在鄰近兄憶體單元（或浮動閘極）被程式化之前，先判定是 否因為正被讀取的記憶體單元（或浮動閘極）被程式化而有 耦合電位，來選擇性補償介於鄰近記憶體單元之間的耦 合。如果正被讀取的記憶體單元在鄰近記憶體單元之前被 程式化’則可使用-過程以依據鄰近記憶體單元之程式化 位準來補償耦合。 圖9繪示用以描述利用時序資訊之高階程式化過程之具 體實施例的流程圖。圖1_示用以描述讀取過程之具體實 施例的流程圖’其制經程式化之時序資訊，以判定是否 有麵合電位’並且接著據此進行選擇性補償。 在圖9之步驟300中，接收— 禺入貢枓之要求。可在控制 器、狀態機或另一裝置處接收 ^ 、 莰收此要求。在步驟302，回應 该要求，將資料寫入至快閃 隐體陣列。此外，在步驟 116212.doc •24· 1315068 3 0 4中健存時疼咨 資料予以卜 時序資訊係針對步驟3。2中寫入的 驟302 φ/了。在—具體實施例中，該時序資訊係連同步 驟3〇2中儲存的資料_ ν 中，時序資…、 儲存。在其他具體實施例 序)計牛 予刀開儲存。可同時或分開(依任-順 序）執仃步驟302及3〇4。喑#咅, 流程圖中，流㈣Φ Μ 文件中包含的所有 ^ ρ . 田I之步驟順序非必定係一項需求， 、’在許夕情況中，亦可執行其他適合之順序。 亦有許多可使用之時序 使用時間戳記。此時間在一具體實施例中’ 戳可此係一自主機裝置之系統時 統；勺括絕Γ時間戳記。在另一具體實施例中，記憶體系 由I Θ部電池且儲存自己的時鐘。在另一具體實施例 使用相對時間戳記。舉例而言，-系統可維護一循 2數^該循料數值將計數每—程式化由狀 ·' 1制15或另一裝置來維護該循環計數值。在步驟 3〇4中’可將該循環計數值儲存為時序資訊。如果第一袓 資料的循環計數值大於第二組資料的循環計數值，則第一 組資料係在第二組資料之後予以程式化。另—時序資訊具 體實施例可包括資料是否係在鄰近記憶體單元之前 或之後予以程式化的指示。 圖騎示用以描述讀取資料之過程的流程圖。在㈣ 34〇中，#由控制器、狀態機或另—裝置處接收—讀取資 料之要求。在步驟342 ’存取該資料的時序資訊。這是在 步驟304中儲存的時序資訊。在步驟⑷，依據該經存取之 時序資訊來判定是否有耦合電位。在—具體實施例中，系 116212.doc •25- 1315068 統判定該時序資㈣否指示出正儲存相關聯於該讀取要求 之資料的記憶體單元係在鄰近記憶體單元之前予以程式 化。若是，則有介於記憶體單元之間的柄合電位。正儲存 相關聯於該讀取要求之資料的記憶體單元係在程式化鄰近 記憶體單元之後予以程式化，則很可能沒有耦合電位。如 果步驛344判定有輕合電位’但是如果鄰近記憶體單元之 程式化位準不足以形成所必需㈣合，則仍然可能無任何 實際輕合。如果沒有任何麵合電位（步驟346)，則在步驟 348中’在不考量耦合情況下執行讀取過程。請注意，讀 取過程包括判定非揮發性記憶體中儲存的f訊及報告該資 訊。如果判定有輕合電位（步驟346)，則在步驟35〇中，在 考量電位輕合情況下執行讀取過程。在-具體實施例中， 若需要，步驟350包括補償輕合。有許多用於補償介於記 憶體單元之_合的不同方案。任何適合方案皆可配合本 文描述之技術一起運用。 圖11繪V胃-貝料之一具體實施例的方塊圖。該頁資料 匕括払頭380 B夺序資訊382、使用者資料及錯誤修正 I資料（ECC) 386。標頭資訊彻包括此項技術所熟知運用 在私頭的任何組資料。—些標頭資訊實例包括位址資訊、 :το及/或區&映射相關資訊、寫入至區段的數量計數等 等。亦可在標頭中儲左甘 r储存其他資訊。時序資訊382係在步驟 304中儲存的時序資訊。使用者資料384包括在步驟谓中 寫入之資料。ECr ， ^ 6包括此項技術已知的錯誤修正碼。 3月注意，一咏驾入| 4ί —馬要未可需要寫入至多頁。在此情況中， 116212.doc -26 - 1315068 可使用一組或一組以上時序資訊。 圖12繪示用以描述寫入資料過程之具體實施例的流程

圖。圖12之過程係用於執行圖9之步驟302及304之一具體 實施例。在圖12之步驟402中，系統將回應接收一寫入資 料之要求’而選擇記憶體中待程式化之適當部分。這可包 括選擇一待寫入的區塊及/或頁及/或區段。在一具體實施 例中，圖12之過程將資料寫入至一頁，其包括將資料寫入 至經連接至一共同字線的記憶體單元。在步驟4〇4中，記 憶體之所選部分被預程式化，其係為更加磨損的快閃記憶 體裝置作準備。所選區段或頁中的所有記憶體單元被程式 化至相同的臨限電壓範圍。步驟4〇4係選用步驟。在步驟 4〇6中，接著抹除待程式化的記憶體單元。舉例而言，步 驟406可包括將舊記憶體單元移至狀態e (請參閱圖6_8)。 在一些具體實施例中，步驟4〇6亦包括執行一軟式程式化 過程。在#除過程期Μ ’有彳能一些記憶體單元的臨限電 壓降低至—低於分佈Ε (請參閱圖6-8)之值。軟式程式化過 程將施加程式化電壓脈衝至記„單元，使得其臨限電壓 將增加至臨限電壓分佈Ε。 在步驟4G8中，系統將獲得時間截記。時間戳記可係絕 對時間。舉例而言，記憶體系統可經由控制器要求來自主 ^ d /時間。替代做法為，記憶體系統可包括電池及 :P時鐘使侍記憶體系統可提供自己的時間戳記。在另 一具體實施例中，守椅辦条 系統程式化一頁時維護一循環計數值。每次 頁日夺將累加循環計數值。在步驟408中獲 116212.doc -27- 1315068 得的時間 供紹料* 行循環計數值。雖然循環計數值不提 Z、 、間，但是提供相對時間。運用循環計數值，有可 能判，程式化的兩個或兩個以上頁。 驟10中，待程式化之資料被儲存在適當的鎖存器/ 暫存器中。/ ° 在—具體實施例中，將使用圖12之過程來程式

化f貝料。正被程式化的所有記憶體單元皆係在相同字 、’友每。己憶體單元將具有自己的位元線及相關聯於該位 兀線的-組鎖存器。彼等鎖存器將儲存關於相關聯之記憶 體單=的待程4化之資料的指示。步驟41G亦包括將時間 戳己^料儲存至與將儲存時間戳記之記憶體單元相關聯的 鎖存器中。在步驟412中，設^第—程式化脈衝的量值。 在些具體實施例中，施加至字線的電壓係一組程式化脈 衝母一脈衝的量值係按一增量（例如，〇·2伏至0.4伏）從 先前脈衝增大。在步驟414中，初始時，將程式化計數器 pc設定為零。 在步驟416中，一程式化脈衝被施加至適當的字線。在 步驟418中，驗證該（該等）字線上的記憶體單元，以查看其 疋否已達到目標臨限電壓位準。如果所有記憶體單元皆已 到達目標臨限電壓位準（步驟420)，則在步驟422中，程式 化過程已成功完成（狀態=通過）。如果非所有記憶體單元 皆已予以驗證’則在步驟424中判定程式化計數器pc是否 小於20 (或另一適合之值）。如果程式化計數器不小於2〇 ’ 則程式化過程已失敗（步驟426)。如果程式化計數器不小於 2〇 ’則在步驟428中’按增量（例如，〇·3伏）累加下一脈衝 116212.doc • 28 - 1315068 的程式化電壓訊號外㈣之量值’並且累加程式計數器 pc。請注意’對於現行程式化循環之剩餘期間，已到^目 標臨限電壓位準之記憶體單元被鎖定而不予以程式化。在 步驟428之後，圖12之過程在步驟416繼續進行，^且施加 下一程式化脈衝。 圖13提供用於讀取已按„12之過程或按照其他過程寫 入之資料之過程的-項實例。圖13係圖1()之過程的且體實 施例。在圖13之步驟500中，接收一讀取資料之要求。在 步驟502中，對於所要之頁執行一讀取過程。在一罝體容 =例中，此包括自連接至相同字線的—組記憶體單元讀二 資料。在-些具體實施例中，每一字線將具有兩個相鄰字 線（例如，一在上方之字線及一在下方之字線，或一在左 方之字線及一在右方之字線）。在步驟5〇4中，讀取其中一 個相鄰字線。在步驟5〇6中，讀取另一相鄰字線。錢存 相關資料之字線僅包括一個相鄰字線的具體實施例中，則 可略過步驟506。請注意，步驟5〇2、5〇4及5〇6除了讀取使 用者資料外，還包括讀取相關聯之時序資訊。即，讀取圖 11所描緣之整個頁’並且該頁包括時序資訊382。圖Η之 具體實施例假設時序資訊係某類㈣_記，諸如絕對時 間或相對時間（例如，循環計數值）。在步驟508，依據比較 各種時間戳記來判定是否有耦合電位。舉例而言，如果正 被讀取之字線的時間戳記晚於兩個相鄰字線的時間戳記， 則假》又正被讀取之字線係繼該兩個相鄰字線之後予以程式 化，並且沒有浮動閘極至浮動閘極耦合電位。如果正被讀 1162I2.doc -29- 1315068 取之字線的時間戮記早於該兩 間戳記，則有相合電位。如,：之任-者的時 1):則在不考量任何補償粞合情況下將在步驟5上： 取之貝料予以儲存且報告給使用者。：： 二_)，則在步—執行補㈣合 圖14繪示用以描述用 於執仃對於-頁資料之讀取操作 (睛參閱圖13之步驟叫過程之具體實施例的流程圖= 之具體實施例係關於自經連接至-共同字線的—組記憶體 早70讀取一頁資料。圖14之特定具體實施例係關於包括四 種狀態（諸如圖6-8之狀態ε、α、β及C)的多狀態式⑽ 體。圖Μ之技術亦適用於其他組態。在步驟540中，讀取 參考電壓Vra被施加至相關聯於頁的適當字線。在步驟542 中’感測相關聯於頁的位元'線，以依據施加Vra至其控制 閘極’判定經定址之記憶體單元是否傳導或不傳導。傳導 之位兀線指示出記憶體單元被開通；因此，彼等記憶體單 元之臨限電壓低於Vra (例如，在狀態£中）。在步驟544 中，位元線的感測結果被儲存在彼等位元線的適當鎖存器 中。在步驟546中，讀取參考電壓Vrb被施加至相關聯於正 被讀取之頁的字線。在步驟548中，感測位元線，如上文 所述。在步驟550中，結果被儲存在彼等位元線的適當鎖 存器中。在步驟552中，讀取參考電壓Vrc被施加至相關聯 於頁的子線。在步驟554中，感測位元線以判定處於傳導 狀態之§己憶體單元，如上文所述β在步驟556中，來自咸 116212.doc -30 - 1315068 測步驟的結果被儲存在彼等位元線的適當鎖存器中。在步 驟558中，判定每一位元線的資料值。舉例而言，如果記 憶體單元以Vra傳導，則該記憶體單元係處於狀態e。如果 記憶體單元以Vrb和Vrc(而非Vra)傳導，則該記憶體單元係 處於狀態A。如果記憶體單元以Vrc(而非Vra和Vrb)傳導， 則該記憶體單元係處於狀態B。如果記憶體單元在Vra、 Vrb和Vrc下皆不傳導，則該記憶體單元係處於狀態c。在 一具體實施例中，藉由相關聯於感測放大器的處理單元來 判定資料值。在步驟560中，經判定之資料值被儲存在每 一位元線的適當鎖存器中，或儲存在由狀態機、控制器或 另一裝置使用的其他位置。在其他具體實施例中，感測各 種位準（Vra、Vrb和Vrc)可依不同順序發生。 圖1 5 A繪示用以描述用於執行補償電位耗合的額外讀取 過程之具體實施例的流程圖。因此，圖15 A提供圖13之步 驟5 14之一具體實施例。圖15 A之具體實施例假設有來自兩 個鄰近字線的電位耦合。在步驟600中，系統依據每一鄰 近者來判定偏移量。有許多不同類型偏移量及可使用之用 於彼等偏移量之值。在一具體實施例中，如果一鄰近記憶 體單元被程式化至狀態A (請參閱圖6)，則偏移量係〇.1 伏；如果該鄰近記憶體單元被程式化至狀態B，則偏移量 將係0.2伏；及如果該鄰近記憶體單元被程式化至狀態c， 則偏移量將係0.3伏。在其他具體實施例中，可使用其他 值或方案。系統已在步驟504及506中讀取鄰近字線中儲存 之值，並且因此可判定待使用之偏移量。系統將判定用於 116212.doc -31- 1315068 每-鄰近字線的'组偏移量，並且接著將該兩個偏移量相 加。在此方案中，有六個可能之偏移量。 舉例而言，假設一既定記憶體單元具有兩個鄰近者。第 一鄰近者被程式化至狀態B。第二鄰近者被程式化至狀態 C。則相對於第一鄰近者之偏移量係〇2伏，且相對於第二 鄰近者之偏移量係0.3伏。該特定記憶體單元的總偏移量 係0.5伏。

曰在其他具體實施例中’可能有多於或少於六個電位偏移 量在一些實施方案中，該等偏移量可包括零伏偏移量。 舉例而言，當鄰近記憶體單元維持在狀態£時，可使用零 伏偏移量。 在圖15A之步驟602中，未接收任何偏移量之記憶體單元 儲存來自步驟502的先前讀取之資料。舉例而言，如果記 憶體單元具有處於狀態E的鄰近者，則不使用任何偏移量 (或〇伏偏移量）。在步驟604中，配合讀取點使用第一偏移 量來執行一讀取過程。舉例而言，可執行圖14之過程。但 是，不使用Vra、Vrb及Vrc作為讀取比較點，而是，讀取 過程使用Vra+第一偏移量、Vrb+第一偏移量及Vrc+第一偏 移量。在步驟606中，儲存相關聯於第—偏移量之位元線 的資料。即，具有一個處於狀態鄰近者及另一處於狀 態A之鄰近者的記憶體單元將具有來自步驟6〇4的經儲存之 資料。在步驟608中，配合讀取比較點使用第二組偏移量 來執行一讀取過程。舉例而言，將配合用於讀取比較點的 Vra+第二偏移量、Vrb+第二偏移量及…以第二偏移量來使 116212.doc -32- Ϊ315068 用圖14之過程。在步驟61 . Τ相關聯於第二偏移量之位 疋線將儲存來自步雜 於狀態E之鄰近者及另一虑^ 』而。*有-個處 ..tb ^ 另一處於狀態B之鄰近者（或彼兩個鄰 近者皆處於狀態A)的圮愔鲈留_ α 丄， 己隱體早兀已儲存來自步驟608的資 料。在步驟612中，配人嶒兩二& ..^ 配口讀取比較點使用第三偏移量來執 仃一讀取過程。在步驟6]4 τ 碎孖相關聯於第三偏移量 之位7〇線的資料。在牛驟+ 在步驟616中’配合讀取比較點使用第 四偏移量來執行一婧跑讲：^ . D <程。在步驟618中，儲存相關聯 於第四偏移量之位元線的資料（其來自步驟616)。在步驟 咖中，配合讀取比較點使用第五偏移量來執行一讀取過 程°在步驟622中，儲存相關聯於第五偏移量之位元線的 資料在步驟624中’配合讀取比較點使用第六偏移量來 執仃-項取過程。在步驟626中，儲存相關聯於第六偏移 量之位元線的資料（其來自步驟624)。在一項實例中，第一 偏移量係0.1伏，第二偏移量係〇 2伏，第三偏移量係w 2 ;第四偏移量係〇.4伏，第五偏移量係〇.5伏及第六偏移 里係0.6伏如而關於補償耗合之詳細資訊，請參閱 fhen於2005年4月5曰申請之美國專利申請案第11/〇99，133 號標題為”C〇mpensating f〇r c〇upUng During

Operations 〇n N〇n_v〇Iatile Mem〇ry„，該案整份内容以引 用方式併入本文中。 當有來自鄰近者的電位耦合時執行圖15A之過程。如果 在步驟508中判定僅有來自一個鄰近者的電位麵合，則在 步驟514中，將執行圖15B之過程。在步驟63〇中，系統依 116212.doc •33- 1315068 據該鄰近者來狀偏移量。在步驟632中，儲存_聯於 無偏移量之位元線的先前讀取之資料。在步驟㈣中，配 合讀取域點制第-偏移量來執行—讀取過程。在步驟 636中，儲存相關聯於第—偏移量之位元線的諸。在步 驟㈣中，配合讀取比較點使用第二偏移量來執行一讀取 過程。在步驟640中，儲存相關聯於第二偏移^之位元線 的資料。在步驟642中，配合讀取/比較點使用第三偏移量 來執行一讀取過程。在步驟644中，儲存相關聯於第三偏 移量之位元線的資料。 在另一具體實施例中，不儲存時間戳記，而是時序資訊 將儲存關於特定頁係在鄰近字線（或其他鄰近者）上之資料 之後或可能之前予以程式化的指示。該資訊僅告知頁是否 有可能之前被寫入的原因在於：有可能在抹除鄰近者時使 該頁被寫入’並且有可能鄰近者從未被寫入。 圖16提供一頁資料的另一實例。所描繪之頁資料包括標 頭650、時序資訊652、使用者資料654、時序資訊656及 ECC 658。時序資訊652提供關於前一字線的歷程（Hist〇ry Previous Word Line; HPWL)。時序資訊656提供關於下一 子線的歷程（History Next Word Line; HNWL)。關於時序資 晟652及656，使用的用詞”前一"及„下一 ”非意欲描述時間 或順序。而是，使用"前一"或"下一"來識別兩個不同的鄰 近者。舉例而言，請重新參閲圖5，字線WL2具有至少兩 個鄰近者：WL3及WL1。僅為了標記用途，最接近源極的 鄰近字線將稱為前一字線，最接近汲極的鄰近字線將稱為 I16212.doc -34 - 1315068 下一字線。因此，對於WLl，前一字線係WL0且下一字線 係WL2。可配合許多不同程式化方案（包括以非預定義順 序程式化資料之程式化方案）一起使用本文描述之用於判 定耦合電位且在適當情況下予以補償之技術。即，在一些 具體實施例中，從WL0至WL3來程式化字線。在其他具體 實施例中，系統可隨機選取一字線，及以任何順序來程式 化字線。本文描述之技術可配合任一具體實施例運用。 圖17描述可在HPWL 652及HNWL 656中儲存之資料值的 圖表。在一具體實施例中，所儲存之資料包括2個位元： 11、10及00。如果HPWL 652或HNWL 65 6儲存11，則抹除 儲存歷程的頁、區段或字線。如果HP WL 652或HNWL 656 儲存1 0，則儲存歷程值的字線已在各別鄰近字線之前予以 程式化。如果HPWL 652或HNWL 656儲存00，則各別鄰近 字線係在儲存歷程的字線之前予以程式化。 圖18繪示用以描述程式化一頁之過程之具體實施例的流 程圖。圖18中的步驟402-406相同於圖12中的步驟。步驟 680包括讀取前一字線的歷程且判定HPWL。舉例而言，如 果圖5之字線WL2正被程式化，則前一字線係WL1。步驟 680將包括查看WL1的HNWL 656，以查看WL1是否被抹除 (HNWL=11)或被程式化（例如，HNWL=10)。依據WL1的 HNWL，系統將判定WL2的HPWL 652。在步驟682，系統 將讀取下一字線的歷程且判定HNWL。舉例而言，當寫入 至圖5之WL2時，系統將先讀取字線WL3的HP WL，並且據 此判定應儲存在字線WL2之HNWL中的值。在步驟684 116212.doc -35· 1315068 中，將用於程式化標頭650、HPWL 652、使用者資料 054、HNWL 656及ECC 658的資料儲存在每一位元線的適 當鎖存器中。圖17中的步驟412-428相同於圖12中的步 驟。 圖19繪示用以描述自下一或前一字線讀取歷程資訊且判 定適當HPWL或HNWL之過程之具體實施例的流程圖。舉 例而言，圖19提供步驟680或682之一具體實施例。在步驟 癱 700 ’藉由施加電壓Vra至適當的字線來執行一讀取過程。 在步驟702，感測位元線以判定記憶體單元是否被開通或 關斷。僅需要對正在儲存歷程值（HPWL或HNWL)的記憶體 單元執行步驟702。在其他具體實施例中，對經連接至一 字線的所有（或較大的不同組）記憶體單元執行步驟7〇2。請 注意，如果歷程值係U (狀態E)，則記憶體單元將開通。 否則，正在儲存歷程的記憶體單元將不回應Vra而開通。 如果正在儲存歷程的記憶體單元開通，則假設經連接至鄰 • 近字線的記憶體單元被抹除；因此，現行正被程式化之記 憶體單元可能在鄰近字線被程式化之前予以程式化。如果 正在儲存歷程的記憶體單元未開通，則假設鄰近字線上的 屺憶體單元已被程式化，並且現行記憶體單元係繼鄰近字 線被程式化之後予以程式化。在步驟704中，儲存來自步 驟702的結果。依據正在儲存歷程資訊的記憶體單元是否 開通或關斷（步驟706)，將適當值儲存在現行字線的歷程 中。如果鄰近者的歷程係11，則在步驟71〇中，將值1〇儲 存在現行字線的適當歷程值中，其指示出現行字線係在鄰 116212.doc -36- 1315068 近者之則予以程式化。如果鄰近者的歷程係ίο，則在步驟 71〇中，將〇〇儲存在現行字線的歷程中，其指示出現行字 線係在鄰近者之後予以程式化。 圖2〇繪示用以描述用於讀取按照圖18所程式化之資料的 項取過程之具體實施例的流程圖。請注意，圖2〇係圖⑺之 過程的另一具體實施例。在圖20之步驟800中，接收一讀 取資料之要求。在步驟8〇2中，對於字線執行一讀取過 φ 程，但未使用任何偏移量。舉例而言，執行圖14之過程。 在步驟804中，存取正被讀取之字線的歷程。請注意，在 一具體實施例中，在步驟8〇2中讀取歷程資料係作為整個 頁讀取過程之部分。接著，在步驟8〇4，由處理器、狀態 機等等存取該資料。在其他具體實施例中，可在步驟8〇2 之前或之後存取歷程資料。如果HNWL或HPWL任一者係 11 (步驟806)，則假設頁已被抹除，並且在步驟8〇8，報告 被抹除之資料。如果HNWL及HPWL兩者係〇〇，則假設正 φ 被讀取之頁係在彼兩個鄰近者之後予以程式化。因此，在 步驟810，報告該資料，而不需要補償耦合。如果 HNWL=00且HPWL=l〇 (步驟812)，則在步驟814中，執行 補償來自前一鄰近者之耦合的額外讀取操作。如果 HNWL=10且HPWL=l〇，則在步驟818中，執行補償來自彼 兩個鄰近者之耦合的額外讀取操作。如果HNWL=1〇a HPWL=〇〇，則在步驟816中，執行補償來自下一鄰近者之 耦合的額外讀取操作。 ' 圖21繪示用以描述用於補償來自一鄰近者之耦合的額外 116212.doc •37· 1315068 讀取操作過程之具體實施例的流程圖。舉例而言，圖21之 過程係作為圖2〇之步驟814或816之部分予以執行。在步驟 904中’使用在控制閘極或字線處提供之讀取比較點γη， 自鄰近予線讀取資料。在步驟9〇6中，判定整個字線或頁 是否被抹除。如果所有記憶體單元皆處於狀態E，則所有 记隐體單元將回應Vra而開通程。如果所有記憶體單元被 抹除（步驟906)，則在步驟908報告資料，而不需要執行任 何補償來自鄰近字線之耦合。如果鄰近字線未被抹除（步 驟906)，則在步驟91〇中，讀取過程繼續使用讀取比較點

Vrb進行讀取操作及使用比較點Vrc進行讀取操作。依據三 項讀取操作，可判定鄰近者中儲存的資料（請參閱圖14之 論述）。在步驟910之後，鑑於鄰近者中儲存的資料，執行 補償電位耦合的額外讀取過程。舉例而言，可執行圖ΐ5β 之過程。 圖22繪示用以描述用於執行額外讀取操作過程之具體實 施例的流程圖，其考慮到來自兩個鄰近者之耦合。舉例而 言，圖22之過程係作為圖2〇之步驟818之部分予以執行。 在步驟93α中’使用讀取比較點Vra來讀取彼兩個鄰近者。 如果判定彼兩個鄰近者被抹除（步驟932)，則報告該資料， 而不需要補償耦合。如果判定一鄰近者被抹除（例如，— 鄰近字線或頁的所有記憶體單元皆開通，而另一鄰近者的 所有記憶體單元未回應Vra而開通），則在步驟95〇，該鄰 近者將歷經使用讀取比較點Vrb及Vrc執行的讀取過程⑽ 似於圖之步驟910)。在步驟952中’執行補償電位耦合 116212.doc -38 - 1315068 的額外讀取過程（類似於圖21之步驟912)。如果在步驟932 判定鄰近者皆未被抹除’則在步驟936，將使用讀取比較 點Vrb及Vrc執行彼兩個鄰近者的讀取過程。在步驟93 8， 執行補償來自彼兩個字線之電位耦合的額外讀取過程，並 且報告該資料。在一具體實施例中，步驟938亦包括圖15A 之過程。

本文描述之用於偵測耦合電位且補償該耦合之技術可適 用於偵測其他類型錯誤之電位且（視需要）補償該等錯誤。 基於圖解及說明的目’已提出前文之說明内容。其非意 欲詳盡說明本發明或使本發明限定於揭示的確切形式。可 按照前面的講授進行許多修改及變化。選取的具體實施例 係為了最佳地解說本發明的原理及其實務應用，使熟悉此 項技術者以各種具體實施例最佳地運用本發明，並且各種 修改皆適用於所考量的特定用途。本發明範_擬藉由隨附 的申請專利範圍予以定義。 【圖式簡單說明】 圖1繪示一 NAND串的俯視圖。 圖2顯示NAND串之同等電路圖。 圖3繪示一 NAND串的剖面圖。 圖4纷示非揮發性記憶體系統的方塊圖。 圖5纷示非揮發性記憶體陣列的方塊圖。 圖6緣示—組示範性臨限電壓分佈。 圖7緣示一組示範性臨限電壓分佈。 於程式化非揮發 圖8A-C繪示各種臨限電壓分佈且描述用 116212.doc -39- 1315068 性記憶體之過程。 圖9繪示用以描述程式化非揮發性記憶體過程之具體實 施例的流程圖。 圖10繪示用以描述讀取非揮發性記憶體過程之具體實施 例的流程圖。 圖11繪示一頁（或其他單位）資料的方塊圖。 圖12繪示用以描述程式化非揮發性記憶體過程之具體實 施例的流程圖。 圖13繪示用以描述讀取非揮發性記憶體過程之具體實施 例的流程圖° 圖14繪示用以描述讀取字線上記憶體單元過程之具體實 施例的流程圖，其未使用偏移量來補償耦合。 圖1 5 A繪示用以描述讀取字線上記憶體單元過程之具體 實施例的流程圖，其使用偏移量來補償耦合。 圖15B繪示用以描述讀取字線上記憶體單元過程之具體 實施例的流程圖，其使用偏移量來補償耗合。 圖16繪示一頁（或其他單位）資料的方塊圖。 圖17係描述歷程資料之圖表。 圖18繪示用以描述程式化非揮發性記憶體過程之具體實 施例的流程圖。 圖19繪示用以描述決定歷程資料過程之具體實施例的流 程圖。 圖20繪不用以描述讀取非揮發性記憶體過程之具體實施 116212.doc •40- l3l5〇68 例的流程圖。 圖21繪示用以描述用於勃 、執订4取操作過程之具體實施例 的流程圖’其考慮到來自鄰近記憶體單元之耦合。

圖22繪示以描述用於執行讀取操作過程之具體實施例 流程圖，其考慮到來自鄰近記憶體單元之耦合。 【主要元件符號說明】 100, 102, 104, 106 電晶體（記憶體單元） 100CG，102CG, 104CG， 106CG 控制閘極 100FG，102FG，104FG， 106FG, 120CG, 122CG 浮動閘極 120 第一選擇閘極 122 第一選擇閘極 126 位元線觸點 128 源極線觸點 130, 132, 134, 136, 138 N+擴散層 140 P井區 202 記憶體單元陣列 204 行控制電路 206 列控制電路 208 P井控制電路 210 共同源極線控制電路 212 資料輸入/輸出緩衝器 214 命令電路 116212.doc -41 - 1315068

215 控制電路 216 狀態機 218 控制器 230 臨限電壓位準增加至狀態A 232 臨限電壓增加至狀態B範圍 234 臨限電壓增加至狀態C範圍内 250 狀態B’之臨限電壓分佈 BLe 偶數位元線 BLo 奇數位元線 A, B，C 臨限電壓分佈（經程式化狀態） B' 過渡狀態B E 臨限電壓分佈（經抹除狀態） PC 程式化計數器 SGD,SGS 選擇線（選擇電晶體；選擇閘 極） Vra, Vrb, Vrc 讀取參考電壓 Vva, Vvb, Vvc 驗證參考電壓 WLO, WL1, WL2, WL3... 字線 116212.doc 42-

Claims (1)

1. I315Q祕丨仙4號專利申請案 货年畔月1日修正本 中文申請專利範圍替換本(98年4月） 十、申請專利範圍： 丨_ -種操作非揮發性儲存裝置之方法，包括： 針肖組㈣所自訂的經儲存之時序資訊，該組 —貝料被儲存在_戋吝/ Λ 4夕個非揮發性儲存元件中；及 自-亥-或多個非揮發性儲存元件讀取該組資料，其包 括依據該時序資#本、西加 / 資a來k擇性補償該組資料中的一或多個 位錯誤’該—或多個電位錯誤係歸因於介於該-或多 2㈣性儲存元件與—或多個鄰近非揮發性儲存元件 之間的電位耦合。 2·如請求項1之方法，其中該存取及讀取包括·· 讀取相關聯於該-或多個非揮發性儲存元件之一字線 的一第一時間資料，兮 ，，·工健存之時序資訊包括該第一時 間貧料； 讀取相關聯於該等鄰 鄰近非揮發性儲存元件之一字線的 一第二時間資料； 比較該第一時間資料考該第二時間資料；及 依據該比較來判定是冬有一電位錯誤。 3.如請求項1之方法，其中哮.s ^ ^ ^ °亥選擇性補償一或多個電位錯 誤包括： 感測該一或多個非揮發性 存元件； Η 生储存几件的鄰近非揮發性儲 依據自該等鄰近非揮發性 者存70件感測之資訊，判定 該一或多個非揮發性儲存元杜 子兀*件的s買取電壓偏移量；及 使用該等偏移量來讀取兮 賈取β亥一或多個非揮發性儲存元 116212-980409.doc 1^15068 件。 4.如法，其中該存取及讀取包括： 憶體元件包：r字線的記憶體元件讀取資料，該等記 序資訊的額或多個非揮發性儲存元件及儲存該時 一值及：：外揮發性儲存元件’該時序資訊包括一第 者程式㈣該第—值指示出相對於-第—組鄰近 值指示出相 ：；多：非揮發性儲存元件的時序，該第二 發性錯存元二序第r組鄰近者程式化該-或多個非^ 在：Γ!Γ指示出該一或多個非揮發性儲存元件係 c近者之後予以程式化，並且該第二值指示 後子、5 、個非揮發性儲存元件係在該第二組鄰近者之 位錯=程^化’則報告該資料，而不需補償—或多個電 =4第-值指示出該—或多個非揮發性健存元件係 組鄰近者之前予以程式化，或該第二值指示出 …戈多個非揮發性儲存元件係在該第二組鄰近者之前 予以程式化，則在補償—或多個電位錯誤之後報告該資 料0 5.如請求項1之方法，進—步包括·· 程式化該資料至該—或多個非揮發性儲存元件包括程 式化該時序資訊。 6-如吻求項5之方法，其中該程式化包括： 讀取相關聯於-組鄰近非揮發性儲存元件之鄰近者時 116212-980409.doc 1315068 序資訊；及 依據該鄰近去8主虔=容％ ,， 該時序資訊。 _ β ，定針對該組資料所自訂的 7. 如請求項6之方法，其中： 該一或多個非揮發性儲存元 存元件； 千係多狀態式非揮發性儲 該讀取鄰近者時序f訊包括 一讀取操作；及 々 垄位準執行 6亥判定該時序資訊完全係以 之讀取操作。 ⑯據该以-參考電屢位準 8. 如：求項5之方法’其中該程式化包括： 頃取相關聯於一笫一 έ齙 鄰近者時序資訊；鄰近非揮發性儲存元件之第— 依據該第—鄰近者時序資訊判定-第-時序值’· 讀取相Μ於—第二組 鄰近者時序資訊；及 仔π件之第二 依據該第二鄰近者時序資訊判定一第二 聯於該組鄰近非揮發性鍅在__ 相關 F輝發_存％件之該時序資訊包括 一時序值及該第二時序值。 第 9‘如凊求項8之方法，其中： 該第-組鄰近非揮發性儲存元件被連接 ―一 線； 乐—子 該一或多個非揮發性儲存元件被連接至-第二字線， 該第二字線相鄰於該第一字線. 116212_980409.doc 1315068 該第二組鄰近非揮發性儲存元件被連接至一第三字 線，5亥第二字線相鄰於該第二字線：及 6亥—或多個電位錯誤係依據該一或多個非揮發性儲存 =件與該第一組鄰近非揮發性儲存元件的耦合及該一或 夕個非揮發性儲存元件與該第二組鄰近非揮發性儲存元 件的耦合。 1〇·如請求項1之方法，其中： • 胃選擇性補償包括：如果該時序資訊指示出該—或多 Μ =揮^ 14儲存70件係在程式化—或多個鄰近非揮發性 =子兀件之前予以程式化，則對 -, 〜耵π"於該一或多個非揮 料—或多個鄰近轉發性料元件 的耗合，勃；^ 出該—切 一補仏過程；及如果該時序資訊指示 近非揮發性儲存元件件在程式㈣-或多個鄰 不需執儲存π件之4經程式化，則進行讀取，而 不需執仃該第一補償過程。 u.如請求項1之方法，其中： s選擇性補償包括：依據 -電磨偏移量。 〗序“，選擇是否使用 12.如明求項丨之方法，其中： 該時序資訊包括一絕對時間。 13_如研求項〗之方法，其中： X時序資訊包括一循環計數時 14·如請求们之方法，其中： 時序資訊包括一關於介於款__,, ^ 或夕個非揮發性儲存 116212-980409.doc 1315068 元件與鄰近非揮發性儲存元件之間的程式化順序之指 示。 15 ·如請求項1之方法，其中： 曰-亥時序資訊包括一項兩位元代碼，其指示出該組資料 =否係經抹除之資料、繼程式化鄰近字線之後程式化的 貝料或可能在程式化鄰近字線之前程式化的資料。 16. 如請求項1之方法，其中： 該級資料包括一頁資料； 忒一或多個非揮發性儲存元件被連接至一第一字 線，及 5亥—或多個電位錯誤係歸因於介於該一或多個非揮發 =儲存7L件中之一或多者與經連接至鄰近該第一字線之 子線的一或多個非揮發性儲存元件之間的耦合。 17. 如請求項1之方法’其中： 田賣取該組資料時同時存取該經儲存之時序資訊。 18. 如請求項1之方法，其中： 在肩取该組資料之前存取該時序資訊。 19. 如請求項1夕士丄 π i之方法，進一步包括： 接收一讀取該組資料之請求。 2 0.如請求項]夕士、本 $ 1之方法，其中： " ** —ju 气多個非揮發性儲存元件係NAND快閃記憶體元 件。 ， 21 ·如請求項〗夕+ $ 1之方法，其中： 言亥―》洗 夕 3夕個非揮發性儲存元件係多狀態式快閃記憶體 116212-980409.doc 1315068 元件。 22. —種非揮發性儲存系統，包括： 複數個非揮發性儲存元件；及 “等非揮發性儲存元件通信之—或多個管理電路， 二電路:存取針對儲存在該複數個非揮發 子疋件中之-組資料所自訂的經儲存之時序資 及自該複數個非揮發性錯存元件讀取該組資料，皇^ 依據該時序資訊來選擇性補償該組f料中的— 錯誤、亥-或多個電位錯誤係歸因於介於該—或 非揮發性儲存元件與_或多個鄰近非揮發性储存 間的電位耦合》 23 ·如印求項22之非揮發性儲存系統，其中： 该組育料被儲存在該複數個非揮發性储存元件之一子 集中’該子集具有鄰近非揮發性儲存元件； 該-或多個管理電路讀取相關聯於該子集之一字線的 第-時間資料’並且讀取相關聯於該等鄰近非揮發性儲 存元件之一字線的第二時間資料；及 該-或多個管理電路比較該第一時間資料與該第二時 間資料，並且依據該比較來判定是否有一電位錯誤。 24.如請求項22之非揮發性儲存系統，其中： 該選擇性補償包括：依據該等鄰近非揮發性儲存5 件’選擇是否使用—電塵偏移量及在一讀取過程期間啦 用多少該電壓偏移量。 25,如請求項22之非揮發性儲存系統，其中 JJ6212-980409.doc 1315068 該組資料被儲存在該複數個非揮發㈣存元件之— 集中，該子集具有一第一組鄰近者及一第二組鄰近者子 =多個管理電路自連接至一第一字線的記憶體元 ，資料，該等記憶體元件包括該子集及儲 貝㈣額外非揮發性館存元件，該時序資訊包括—第一 值及-第二值，該第_值指示 程式化該子集的時序，节第_好_㈣第組鄰近者 鄰近者程式化子集的時序； 弟一組 如果該第一值指示出子隼得. 以程式化，並且該第係第一組鄰近者之後予 <土 , 亥第—值私不出該子集係在該第二組鄰 近者之後予以程式化，則兮 .. 飞化則該-或多個管理電路報告該資 枓，而不需補償-或多個電位錯誤；及 如果該第一值指元 ㈣子集可能係在該第— 之前予以程式化，或該篦_伯杜_， ^ 喚 ^ 第一值才日不出該子集可能係在該 第一組鄰近者之前予以程式化， ._ ,,. 則該一或多個管理電路 在補償一或多個電位錯誤之後報告該資料。 26. 如請求項22之非揮發性儲存系統，其中·· 該一或多個管理電踗脑咕知 电路將該組資料 揮發性儲存元件之一子隹勺上 及双1固非 集匕括程式化該時序資訊；及 5亥程式化該組資料包括志 # ^ 匕括項取鄰近者時序資訊，及依據 資訊。 〜針對該組資料所自訂的該時序 27. 如請求項26之非揮發性儲存系統，直中· 該一或多個非揮發性儲存元件係多狀態式非揮發性儲 116212-980409.doc 1315068 該讀取鄰近者時序資訊包括： 一讀取操作；及 /考電壓位準執行 該判定該時序資訊係以依據_ 取操作。 爹号電壓位準之讀 28.如睛求項22之非揮發性儲存系統，其中. :組資料被儲存在該複數個非揮發 集令，該子集具有鄰近非揮發性錯存元件；及子 該選擇性補償包括：如果該時序 在程式化該等鄰近非揮發性儲存元件料集係 則對於介於該子集與,等 月’仏式化’ :: ::丁一第一補償過程;及如果該時序資訊指示出 =:':取該等鄰近非揮發性健存元件之前未經程 7Q +离執仃該第一補償過程。 29·如句求項22之非揮發性儲存系統，其中·· 該時序資訊可包括一絕對時間、 化順序指示中之任一項。 子間4輊式 3〇.如請求項22之非揮發性儲存系統，其中： 該組資料包括一頁資料； 該組資料被儲存在該複數個非揮發性儲存元件之一子 集中，該子集係連接至一第一字線；及 該一或多個電位錯誤係歸因於介於該 鄰近該第一字線之本蟪沾一々々 卞畀1堤按至 間的搞合。 …或多個非揮發性儲存元件之 U62l2-980409.doc •8- 1315068 3 1.如請求項22之非揮發性儲存系統，其中： 當讀取該組資料時同時存取該經館存之時序資訊 32.如請求項22之非揮發性儲存系統，其中： 該一或多個管理電路包括-狀態機、一解石馬器、感測 電路與一控制器尹之一或多項。 3 3.如請求項22之非揮發性儲存系統，其中： 該複數個非揮發性儲存元件係NAND快閃記憶體穿 置。 34. 如請求項22之非揮發性儲存系統，其中： 該複數個非揮發性儲存元件係多狀態式快閃記憶體裝 置。 、 35. 如請求項22之非揮發性儲存系統，其中： 忒複數個非揮發性儲存元件包括浮動閘極。 116212-980409.doc