TWI309780B - Integrated circuit having processor and switch capabilities - Google Patents

Description

1309780 玫、發明說明： 【务明所屬之技術領域】 本揭路内容係有關於一種具有處理 積體電路。 /、又換盗此力之 【先前技娜^〕 於-習知資料儲存器的安排中，一主機包 記憶體集線器系統之多個主機處理器。㈣ 統亦經由-通訊鍵_合至一交換器。該交料 的個別鏈路，搞合至 又換、由額外 10 制哭# τ 别人’輸出（I/G)處理器與-I/O栌 二W0控制器亦耗合至低價磁碟之_冗餘陣列。工 六換Γ知安射，該等主機處理器、記憶體集線器系统、 又換态、以及I/O處理哭 乐、、死 體電路晶片。操作上，：機：二;:分開、個別的積 令至該。處理器卿發出資料與/或命 15 20 /或命令至一主機處理;：理晴出資料與 換器傳播。於習知安㈣類㈣與/或命令透過該交 ㈣於白知女排的該類資料與/ "會導入傳播延遲’並且/或者會降低最大可、:於， 寬。此外，於該習知安排中，一主 :：輸頻 器，而非該主機處理器:二構允許該處理 M)控制器。 月匕夠至少部分組配與/或控制該 再者’於該習知安描Φ 人，一 訊而判定該通簡$ ^ “坐由該等交換器埠能夠通 /或選定該通訊協定，以 π不彳日疋與 /或麵由該等交換器琿能夠 5 1309780 通訊而指定與/或選定一或更多該等交換器埠一或更多通 訊協定。此外，於該習知安排中，並無機構允許該I/O處理 器來指定與/或選定該交換器之一或更多轉送特性。 【發明内容】 5 本發明係有關一種設備，包—種包含一處理器與一 交換器之積體電路，該交換器包含能夠耦合至該交換器外 部之一或更多部段的一或更多埠，該處理器能夠發出一或 更多命令至該交換器，該等命令經由該交換器之一或更多 埠來通訊與/或其一或更多轉送特性，以至少部分指出一 10 或更多協定。 圖式簡單說明 本案所要求標的之實施例的特徵與優點，將隨著下列 實施方式之進行，並參照伴隨圖式而變得更加明顯，其中 相同的數字描述相同的部分，其中： 15 第1圖是一繪示一系統實施例之圖形。 第2圖是一繪示可根據一實施例而實行之操作的流程 圖。 雖然下列實施方式將參照繪示實施例來進行，但對業 界之熟於此技者而言，很明顯地可作許多選擇、修改、與 20 變動。因此，要求之標的意欲以廣泛視之，並僅於伴隨之 申請專利範圍中提出來加以定義。 I：實施方式3 第1圖繪示一系統實施例100。系統100可包括一或多個 主機處理器12Α·.·12Ν。該等主機處理器12Α···12Ν之每一個 1309780 可搞口至3曰片組14。每一個主機處理器12A...12N可包含 ，例如’從該標題應用之指定廠商購買的一個別英 騰⑧4微處理m或者是，料域處理議, 之每一個在不悻離本實施例下可包含，例如，從非該標題 應用之指定廠商的—來源，來製造與/或購買的-個別英 特爾®奔騰®4微處理器。 、 日日片組14可包含具有一主機橋接器/集線器系統之〜 5己憶體控制②集線1115，該主機橋接器/集線器系統可將 主機處理益12A...12N、-系統記憶體21與一使用者介面系 1〇統16彼此_合並麵合至—通訊鏈路】？。晶片組邮包含例 如’從一或更多積體電路晶片組中選定之一或更多積體電 路曰曰片，5亥等晶片組可從該標題應用之指定廠商取得（例如 ’ 5己憶體控制器集線器與1/()控制器集線器晶片組），雜然 在不惊離本實施例下亦可使用或替代使用一或更多其他的 15積體电路晶片。使用者介面系統16可包含，例如，一鍵盤 馨 '^曰向裝置、與顯示益系統，來允許使用人輸入命令至系 -統100並監控系統1〇〇之操作。 通訊鏈路17可包含一通訊鏈路，符合於2〇〇2年7月22日 發行、從美國奥勒岡州、波特蘭市之pci特別興趣群取得的 20週邊構件互連（PCI)ExPressTM基本規格說明修訂版1. 〇中 所述之協定（下文中參照為—“pCIExpressTM鏈路，，）。或 者是通訊鏈路17可包含一通訊鏈路，符合於2〇〇3年12月發 行、從美國奥勒岡州、波特蘭市之進階交換互連SIG取得的 進階交換（A S)核心架構規格說明修訂版丨.0中所述之協定（ 7 !3〇9780 下文中參照為一 “As鉍玖”、 γ )。或者或額外地，在不悖離本 貫施例下，鏈路17可包合 子科 另—類型之通訊鏈路，可包括， 例如，另-類型之集線器系統。 電路卡121可經由一者s々 虱更夕通訊鏈路44來耦合至儲存 态28。卡片121可包含諾 师什 ，例如可控制儲存器28之操作的 铈作電路Π8之一裝置。此银 儲存哭W 士旦 靶例中，儲存器28可包含大量 错存°。31。大置健存哭qi 夕^ m D乙含，例如一或更多獨立磁碟 之几餘陣列（RAID)29。可” n t 了由RAID 29實施之raid準位可以是 0、卜或大於卜例如，炸秘n 干』乂疋 10 根據RAID 29中實施之RAID準位， 包含於RAID29中之儲存穿署认+ 乎1 .^ 、置的數量可改變，以允許兮耸蚀 存裝置之數量必須至少届私十^ ^ 位。 句來實施RAID 29中實施之RAID準 可互用’該等術語“儲存器”與“儲存裝置” 15 換:用來表示可個別財子與，或榻取資料之一或更多 "又備。此外，如本文所使 能夠以非依電性來儲存資料大量儲存器”表示 ，大量儲存器可無限_=儲例如，此實施例中 办、丨…. ι括—或更多非依電磁性、光學 、一/或半導體儲存裝置。 ^ ,5|, 如本文所使用，“電路”可包 5，例如，下列單一元件咬 ^ 20踗、次疋其組合，類比電路、數位電 2〇路、固線式電路、可程式化曾 电 電路、狀態機器電路’以及/ 或疋可包含由可程式化電路勃〜 ’ 執仃之程式指令的記憶體。 此只苑例中，電路118 體⑵。電路m可經由-通存1/0控制器120與記憶

^矾鏈路，諸如，例如，一PCI EXP觀祕鏈路爾私与體電續。如本文所使 8 1309780 , 用，一 “積體電路”表示一半導體裝置與/或微電子裝置 ，諸如，例如，一半導體積體電路晶片。積體電路16〇可經 由鍵路17來輕合至晶片組14與/或集線器15。系統1〇〇亦可 包含一或更多額外裝置，諸如，例如，電路170與172可個 5別經由通訊鏈路136與134來耦合至積體電路16〇。此實施例 中，鏈路136與150可包含PCI Express™或AS鏈路。鏈路17 . 、I30、150、與/或136可於積體電路16〇與/或交換器構 造138之外部。 Φ 積體電路160亦可耦合至記憶體132。或者，不悖離本 !〇實施例下，積體電路160可包含記憶體132。 此實施例中，處理器以··.、系統記憶體21、晶片 錐14、積體電路160、電路17〇、電路172、鍵路i7、15〇盘 136、以及記憶體132可包含於一單一電路板中，諸如，例 如’-系統主機板32。儲存器28可包含於與該主機板犯以 0及包含於該主機板32上之元件所包圍的範圍分離之一或更 多·的個別範圍。 , $路118可、.工由$更多通訊鏈路來福合至儲存器 28。當電路118如此!馬合至館存器別時，控制器⑽亦㈣ 由一或更多鍵路44來叙合至儲存器找。一或更多鍵路财 2〇與一或更多通訊協定相容，而電路118與/或控制器12〇可 根據該等一或更多通訊協定而經由鏈路44來與儲存器28交 換資料與/或命令。例如，—或更多鏈純可與下列通訊 谈定相容，而電路m與/或控制器⑽可根據下列通訊協 定而經由鏈路44來與錯存器找交換資料與/或命令，例如 9 !3〇978〇 , ’光纖頻道（FC)協定、小電腦系統介面（SCSI)協定、乙太 網路協定、傳輸控制協定/網際網路協定（TCP/IP)協定、 序列式先進附加技術（S-ATA)協定與/或序列式附加小電 腦系統介面（SAS)協定。當然，或者是，在不悖離本實施例 5 下’ 一或更多鏈路44可與其他與/或額外通訊協定相容， 而電路118與/或控制器丨2〇可根據上述通訊協定與儲存器 28交換資料與/或命令。 φ 根據本實施例’若一或更多鏈路44可與FC協定相容， 而電路118與/或控制器120可根據FC協定與儲存器28交換 1〇貧料與/或命令，則該FC協定可遵守或與ANSI標準光纖頻 道（FC)實體與信號介面—3 χ3· 3〇3:1998規格說明中所述之 "面/協疋相容。或者或額外地，若一或更多鏈路44與scsi 協疋相容，而電路118與〆或控制器12〇可根據SCSI協定與 错存器28交換資料與/或命令，則娜可遵守或與美國國 • 15家標準協會（ANSI)小電腦系統介面_2(SCSI_2)腦 _ X3, 13卜1994規格說明中所述之協定相容。同樣或者或額外 • 地，若一或更多鏈路44與-乙太網路協定相容，而電路118 ” ^或控A 12G可根據_乙太網路協定與儲存器交換 資料與/或〒令’則該乙太網路協定可遵守或與謂年 2〇月20日發佈之電機電子工程師學會⑽e)標準別2. 3、謂 版中所述之協定相容。此外或者或額外地，若一或更多鍵 路44與TCP/IP協定相容，而電路ιΐ8與/或控制器⑽可根 據tcp/IP協定與儲存器28交換資料與/或命令，則該 TCP/IP協疋可遵寸或與1981年9月發佈之網際網路工程任 10 1309780 務編組（IETF)意見請求（RFC)791與793中所述之協定相容 同才•或者或額外地’若一或更多鍵路44與S-ATA協定相容 ’而電路118與/或控制器120可根據TCP/IP協定與儲存器 28交換資料與/或命令，則該S-ATA協定可遵守或與2〇〇1年 5 8月29曰由該序列ΑΤΑ工作團隊所發佈之“序列ata :高速序 列化AT附加規格”修訂版1()中所述之協定相容。此外或者 或額外地，若一或更多鏈路44與SAS協定相容，而電路118 與/或控制器120可根據SAS協定與儲存器28交換資料與/ 或叩々，則該SAS協定可遵守或與美國國家標準協會於goo〗 1〇年10月19日發佈之資訊科技標準國際委員會（INCITS)TIO 技術協會的美國國家標準工作草案’ T1〇/1562 D計晝修訂 版沈“資訊技術-序列式附mSCSI(sas)”中所述之協定相 機盗可讀之程式指令124可儲存於記憶體122。系統1〇〇 -之操作中’一或更多該等指令124可由控制器⑽存取與執 • &可造成控制益120與/或操作電路118實行本文所述 的控制器120與/或操作電路118實行之操作 可包含-或更多組態資崎存器（未顯示）， 與/或用來促進電路118、控制器12〇 。記憶體122亦

20 或更多裝置、 11 1309780 如本文所使用，該類第二裝置組配該類第一裝置可包含由 該第二裝置供應一或更多信號，這會造成儲存於該第一裝 置之一或更多數值與/或參數有所選擇、改變、與/或修 正，造成該第一裝置之至少一操作特性與/或模式有所改 5 變與/或修正。 每一個記憶體132與/或21可包含一或更多下列類型 之記憶體：半導體韌體記憶體、可程式化記憶體、非依電 性記憶體、唯讀記憶體、電氣可程式化記憶體、隨機存取 記憶體、快取記憶體、磁碟記憶體、與/或光碟記憶體。 10 例如，本實施例中，記憶體132可包含雙倍資料率（DDR)同 步動態隨機存取記憶體（SDRAM)。額外或替代地，每一個記 憶體132與/或21可包含其他與/或較晚開發之電腦可讀 記憶體。 積體電路160可以或包含一交換器與/或互連構造138 15 、I/O處理器140、與一或更多埠162、164、166、與/或168 。或者，交換器138可包含I/O處理器140。交換器138可允 許I/O處理器經由與/或一虛擬與/或邏輯埠141來定址。 如本文所使用，一 “交換器”包含第一電路，能夠至 少部分將該第一電路接收來自第三電路之一或更多封包轉 20 送至第二電路。又如本文所使用，一 “封包”表示對一或 更多符號與/或數值編碼之一或更多信號的一序列。如本 文所使用，由電路、從電路、或經由電路“轉送” 一或更 多封包，表示個別由電路、從電路、或經由電路發射一或 更多封包至其他電路。如下文中更詳細敘述，本實施例中 12 1309780 ，交換益138與/或一或更多埠162、164、166、與/或168 以及/或虛擬埠141 ’可遵守以及/或者與下述之一或更多 通訊協疋相谷.例如，從美國奥勒岡州、波特蘭市之Μ}特 別興趣群取得、2002年7月22日發佈之PCI Express™基本 5規格說明修盯版ι· 〇、從美國奥勒岡州、波特蘭市之進階交 換互連SIG取得、2003年12月發佈之進階交換（AS)核心架構 規格說明修訂版丨.0、與/或2〇〇4年2月發佈之進階交換橋 接器架構規格說明修訂版丨· 〇的PC丨Express之協定介面 牝（PI-8)。當然，不悖離本實施例下，交換器138與/或一 1〇或更多埠162、164、、與/或168以及/或虛擬埠141可 遵守以及/或者與一或更多其他通訊協定相容。

如本文所使用，一 “PCI Express™交換器，，是遵守以 及/或者與下述協定相容之一交換器：從美國奥勒岡州、 波特蘭市之pci特別興趣群取得、2002年7月22日發佈之pci 15 Egress™基本規格說明修訂版ι· 〇、與/或2〇〇4年2月發佈 之進階交換橋接器架構規格說明修訂版丨.〇的pCI Express 之協定介面#8(PI-8)。又如本文所使用，一 “pci ExpressTM 埠”是遵守以及/或者與下述協定相容之一埠：從美國奥 勒岡州、波特蘭市之pci特別興趣群取得、2〇〇2年7月22曰 20發佈之PCI ExPress™基本規格說明修訂版1. 〇、與/或2004 年2月發佈之進階交換橋接器架構規格說明修訂版〇的 PCI Express之協定介面#8(PI_8)。此外，如本文所使用， 一PCI Express介面是遵守以及/或者與下述協定相容之 -介面：從美國奧勒岡付、波特蘭市之pci特別興趣群取得 13 1309780 、2002年7月22日發佈之PCI Express™基本規格說明修訂 ' 版1·〇、與/或2004年2月發佈之進階交換橋接器架構規格 說明修訂版1.0的PCI Express之協定介面#8(ΡΙ_8)。同樣 地，如本文所使用，一 “AS交換器”是遵守以及/或者與 5下述協定相容之一交換器：從美國奥勒岡州、波特蘭市之 進階交換互連SIG取得、2003年12月發佈之進階交換（AS)核 心架構規格緣明修訂版1· 〇。此外，如本文所使用，一“AS 埠”是遵守以及/或者與下述協定相容之一埠：從美國奥 ® 勒岡州、波特蘭市之進階交換互連SIG取得、2003年12月發 ίο佈之進階父換（AS)核心架構規格說明修訂版1· q。再者，如 本文所使用，一 AS介面是遵守以及/或者與下述協定 相容之一介面：從美國奥勒岡州、波特蘭市之進階交換互 連SIG取得、2GG3年12月發佈之進階交換（AS)核心架構規格 說明修訂版1. 0。 15 本實施例中，交換器構造138可耦合至埠162、164、166 馨 、與168。埠162可包含例如，包含橋接電路m之介面電路 Π0 ;橋接電路178可包含-或更多控制與/或組態暫存器 186。蟑164可包含包含橋接電路18◦之介面電路172 ;橋接 電路18G可包含-或更多控制與/或組態暫存器188。埠⑽ 20 I包含包含橋接電路182之介面電路174 ;橋接電路182可包 含一或更多控制與/或組態暫存器19〇。蜂168可包含包含 橋接電路184之介面· 176;橋接電路⑻可包含—或更多 控制與/或組態暫存器丨92。 雖然未顯示於圖式中，交換器138可包含耗合至處理哭 1309780 140之"面與/或橋接電路，而此可允許處理器“ο定址為 /、/或邏輯埠。此外，不悖離本實施例下，雖然未 顯不於圖式φ ^ ΛΤ 父換器構造138可包含埠162、164、166、 與168。或者早 土 不*丨子離本實施例下，包含於蟑162、164、 〃 168之某些或所有電路，可以是暫存器17Θ、178、 或184 ’可包含於交換器138與/或其他積體電路16〇中 °儲^於暫存器186 ' 188、19G、與/或192之-或更多數

10 15

值’可至少部分控制埠162、164、166、與168中之操作電 路的操作。 如本文所使用’- “處理器”表示能夠至少部分實行 或更多鼻術與//或邏輯操作之電路。又如本文所使用， 1/〇處理器’表示能夠至少部分實行-或更多操作之 處，器，該等操作可促進與/或至少部分造成-或更多儲 =器與/或I/O操作’以及/或者至少部份與—或更多儲存 器與/或I/O操作有關與/或相關連之—或更多操作。此實 施=中，I/O處理器140可包含一般目的處理器（未顯示）， 與月b夠由該一般目的處理器存取之記憶體。如本文所使用 ’-‘埠”與-“介面”可交互使用來表示能夠將一第— 裳置14 f 一裝置麵合之電路，以及/或者表示經由該第 —裝置能夠發射-或更多封包至該第二I置，與/或接收 來自該第二裝置之一或更多封包的電路。 交換器138可經由埠162耦合至鏈路17。交換器138可經 由埠16她合至鏈路136。交換器138可經由#1_合至鏈 路150。交換器138可經由埠168耦合至鏈路13〇。 15 1309780 機為可4之程式指令可儲存於記憶體！ 3 2與/或記憶 體21。例如，S己憶體132可儲存機器可讀之程式指令25。系 統1〇〇之操作中，儲存於記憶體21與〆或記憶體132之一或 更多指令，可由處理器14〇與/或一或更多主機處理器 5 12A...12N來存取與執行。當由處理器刚與/或一或更多主 機處里12A 12N執行時’這會造成處理器14〇、積體電路

⑽、-或更多主機處理器12A...12N、與，或系統⑽實行 ，文所述由處理器140、積體電路160、-或更多主機處理 盗12Α.·.12Ν、與/或系統剛實行之操作。 此實施例中，系統副可包含麵合至鏈路130之-匯流 排介=插槽（未顯示），而卡片121能夠插入該匯流排介面插 槽。當卡片121如此插入該匯流排介面插槽時，電路118會 耦合至鏈路130並能夠經由埠168與積體電路⑽交換資 與/或命令。 雖然未顯示於圖式中，或者，不惊離本實施例下，電 路板32可包含㈣线路17之_匯㈣介面㈣（未顯示） +而積體電路160可包含於能夠插人該匯流排介面插槽之— ^卡（未顯示）中。此替代安排中，#該卡片適當插入該 20 姑^時，痒電路162可麵合至鏈路17，而積體電路16〇能夠 、、工由鏈路17與晶片組14，與系統記憶體2卜 = ϋ12Α·.·12Ν、與/或制者介面純财換資 一 °卩令。又或者是，積體電路16〇與電路118可包含於+ 板32中。此替代安排中，若積體電路⑽包含於—電、甩路 。插入笔路卡121之匯流排介面插槽，可包含於勺—寸 :匕含積體 16 I3〇978〇 電路160之電路卡中。此外或者是，電路118、控制器⑽、 記憶體122、與/或組態資訊暫存器124，可至少部分包含 於積體電路160中。 第2圖是一繪示可根據一實施例而於系統丨〇〇實行之操 5作200的流程圖。此實施例中，例如，系統100重置後，I/O 處理器140可發出一或更多命令至積體電路16〇與/或交換 器138，如第1圖之操作202所繪示。該等—或更多命令可經 由包含於埠162、164、166、與/或168之一或更多埠來通 訊，與/或交換器138之一或更多轉送特性，來至少部分指 10出一或更多協定。例如，此實施例中，該等一或更多命令 可包含一或更多數值，並經由該等埠162、164、166、與/ 或168之每一個例如，個別經由鏈路17與晶片組14通訊、經 由鏈路136與裝置170通訊、經由鏈路150與裝置172通訊、 以及經由鏈路130與卡片121通訊，來至少部分指出該等埠 15 162、164、166、與/或168之每一個的一或更多協定。額 外或替代地，此實施例中，該等一或更多數值可至少部分 才曰出父換益138之一或更多轉送特性。如本實施例所使用， 一父換器之一轉送特性”可包含一或更多封包之轉送經 由與/或透過該交換器來實現的一種方法。 20 為了回應來自I/O處理器140之該等一或更多命令，一 或更多數值可儲存於埠162、164、166、與/或168之一或 更多暫存器186、188、190、與/或192中、以及/或者交 換器138之一或更多暫存器中。該等一或更多數值經由該等 埠162、164、166、與/或168之每一個例如，個別經由鏈 17 1309780 路17與晶片組14通訊、經由鏈路136與裝置m通訊、經由 鏈路150與裝置172ii§fi、以及經由鏈路與卡片通訊 々，來至少部分指出該等-或更多财。額外或替代地，該 等或更多數值可至少部分指出，由處理器14〇之一或更多 5命令來至少部分指出的一或更多轉送特性。結果是，該等 一或更多數值至少部分儲存於暫存器186、188、19〇、與/ 或192、以及/或者交換器138中，一或更多璋162、164、 φ 166、與/或168可經由該等一或更多數值至少部分指出之 -或更多協定來通訊’以及/或者交換器138可根據該等一 10或更多數值至少部分指出之一或更多轉送特性，來轉送_ 或更多封包。 彳壯，此實施例中，該等—或更多數值已儲存於暫存 口。186 188、190、與/或192、以及/或者交換器138後， 該等-或更多主機處理器12Α.·.12Ν(例如，主機處理器l2A) _ 15可根據例如，與鏈路17相容之協定，經由晶片組i4與鍵路 φ 17來毛射或更多主機組態讀取要求，要求可經由鏈路 • 存取之裝置的組態資訊，即可賦能主機處理器12A來組配與 /或控制該類裝置。 此實施例中，積體電路160可接收來自主機處理器l2A 20之一或更多的該類組態讀取要求。結果是，該等一或更多 數值可用以至少部分響應一或更多該類組態讀取要求之接 收，而至少部分儲存於暫存器186、188、19〇、與/或192 以及/或者交換裔138中，積體電路16〇與/或交換器138 可根據與鏈路17相容之協定，經由淳162與鍵路17來發射重 18 1309780 試回應至主機處理器12Αβ這可造成主機處理器12A至少暫 時避免組配積體電路160、處理器140、交換器138、電路 、控制器120、埠電路164、埠電路166、埠電路168、電路 170與/或電路172。 5 儲存於暫存器⑽、188、190、與/或192、以及/或 者父換1138之料ϋ錄值，亦可料雜電路160 與/或交換器138掃描鏈路17、130、136、與/或150，以 φ 允許處理器140來發現可搞合至鏈路17、130、136、與/或 10 150之-或更多裝置（例如，裝置14、、與/或即 15 ，以及/或者經由埠162、164、166、與/或168可經由鍵 路17、13G、136、與/或15〇能夠與該類裝置通訊，來發現 或更夕個別之協疋。例如，如掃描鏈路之部分，積體 電路⑽可經由鏈路⑽發射—或更多鏈路龄發現與八戈 虹態讀取要求鱗作電路118與/或㈣⑶2q。這可造成 操作電路m與/或控制器12〇讀取儲存於記憶體122之植 態資訊，並經由鏈路130發射一或更多組態讀取回應與" 鏈路龄資訊至麵電路⑽與〆或處驾心該— 20 多組態讀取回應與/或鏈路協定資訊可包含與八戈指出， =己憶體丨㈣取之組態f訊，以及經由鏈路丨 盘 Γ路118與/或控制器⑽之通訊來包含與/或指出：戍更 Γ =。至少部分根據此組態與/或鏈耗定資訊，處理 Μ40可至>、部分判定與/或發現電路 120、以及/或者卡片】幻扦从兩 、/-飞&制态 之細”1 Γ 呆作電路118、與/或控制器120 、，悲、減、14/或雜，叹經由鏈路13味實現與電 19 1309780 路118與/或控制n 120之通訊來判定與/或發現一或更多 協定。類似操作可實現於掃描鍵路17、136、與/或15〇之 部分。 處理器140至少部分發現可麵合至鏈路17、130、136、 5與/或150之一或更多裝置（例如，裝置14、170、172、與 /或121)，以及/或者經由埠162、164、166、與/或168 可經由鏈路17、130 ' 136、與/或150能夠與該類裝置通訊 來發現或更多個別之協定後，如操作2〇2之部分，處理 器140可發出一或更多命令至交換器138。該等一或更多命 10令可至少部分指出，該等一或更多個別協定 、與/或當交 換器138實施轉送一或更多封包時，交換器138之一或更多 轉送特性。例如，此實施例中，該等一或更多命令可包含 -或更多數值，可至少部分指出該等—或更多個別協定、 與/或父換益138之該等一或更多轉送特性。爲了至少部分 15回應5亥等一或更多數值，蟑162 ' 164 ' 166、與/或168可 儲存一或更多數值於暫存器186、188、19〇、與/或192、 以及/或者交換器138中，可儲存一或更多數值於一或更多 組態暫存器（未顯示）中，這可指出該等一或更多個別協定 與/或一或更多轉送特性。之後，埠162、164、166、與/ 20或168可根據該等一或更多協定，經由鏈路I?、136、150、 與/或130來通訊，以及/或者交換器138可根據該等一或 更多轉送特性來轉送一或更多封包。 額外或替代地，若經由埠162、164、166、與/或168 之一或更多埠能夠經由該等鏈路17、136、150'與/或13〇 20 1309780 之一或更多鏈路來與該等裝置14、170、172、118、與/或 120之一或更多個通訊，而事先預知一或更多協定，則由於 來自處理器140之一或更多命令的發出可至少部分指出該 等一或更多協定與/或該等一或更多轉送特性，該等一或 5 更多數值可儲存於暫存器186、188、190、與/或192、以 及/或者交換器138中。此安排中，在不需以前述方法來取 得鏈路發現資訊的情況下，由於該等一或更多數值至少部 分儲存於暫存器186、188、190、與/或192、以及/或者 交換器138中後’該等一或更多埠162、164、166、與/或 ίο 168可根據該等一或更多協定，經由鏈路I?、I%、、與 /或130來與裝置14、170、172、118、與/或120通訊，以 及/或者交換器138可根據該等一或更多轉送特性來轉送 一或更多封包。又額外或替代地，若已事先預知一或更多 該等裝置14、170、172、118、與/或12〇，則從該類一或 15更多裝置14、170、172、118、與/或120中取得組態資訊 便無法以前述方法來實現。 如本文所使用，若一第二裝置能夠至少部分控制與/ 或選定一第一裝置之操作的至少一特徵、模式、與/或特 性，則該第一裝置可視為由該第二裝置來“組配”。如本 20文所使用’- “掃描函蓋經由一或更多通訊鏈路來發出 一或更多要求（諸如，例如，組態讀取要求），以取得一或 更多可能的回應（諸如，例如，組態讀取回應），與/或至 少部分包含一或更多裝置、由—或更多裝置、與/或一裝 置之操作所使用的一或更多通訊協定之指示資訊。 21 1309780 由於操作202發出之一或更多命令亦可至少部分指出 ，父換器138經由積體電路160與/或交換器138從主機處理 益12A接收之—命令的至少一個埠（例如，埠168)來隔離轉 送。此外’儲存於暫存器186、188、190、與/或192、以 5及/或者交換器138之—或更多數值，由於從處理器140發 出之一或更多命令，亦會造成積體電路16〇與/或交換器 138，經由積體電路16〇與/或交換器138從主機處理器 接收之該類命令的埠168來隔離該轉送。例如，此實施例中 ，積體電路160與/或交換器138可經由鏈路17與埠162，從 1〇主機處理态12A來接收包含一命令（例如，此實施例中，— 主機組態讀取要求）之一封包。此實施例中，將—或更多數 值儲存於暫存器186、188、190、與/或192、以及/或者 交換器138，會造成積體電路160、交換器138、橋接器178 '與/或埠162經由至鏈路13〇之琿168，來隔離包含該主機 15處理器之命令的封包轉送（例如，未轉送）；這可防止包含 該命令之封包由電路118與/或控制器12〇來接收。儲存該 等一或更多數值於一或更多控制暫存器186，亦可用以至少 部分響應由積體電路與/或交換器138接收之命令、包 3 一零回應之一回覆，而造成從該積體電路160與/或交換 器138經由埠162與鏈路π來發出包含該命令之封包至_發 出者（例如，主機處理器12A)。該零回應可根據鏈路 之協定’並可指補主機處·12Α，該交換器138與/或 積體電路160缺少至少-埠168，以及/或者無裝置經由鍵 路130耦合至埠168。這可有效防止主機處理器12彳發現與/ 22 1309780 或組配電路118與/或控制器12〇。 名員外或替代地’由於操作2〇2由處理器14〇發出至交換 益138之-或更多命令可至少部分指出一或更多特定類型 (例如，一或更多命令所指定）與/或由一或更多特定埠（例 5如，一或更多命令所指定）接收之一或更多封包，可由交換 器138轉送至處理器14〇。例如，此實施例中，該等一或更 多命令可至少部分指出，經由鏈路13〇於埠168接收之任何 封包會由交換器138轉送至處理器14〇。處理器14〇能夠以下 列方式來檢驗與/或修改該等一或更多封包，該方式為該 1〇類修改產生之一或更多封包，可符合根據該等一或更多埠 可經由其個別鏈路來通訊之一或更多協定以及/或者與該 一或更多協定相容。之後’該等一或更多修改之封包可從 處理器140轉送至交換器138，而因此可經由根據該類一或 更多協定來通訊之一或更多埠來轉送。又例如，該等一或 15更多命令可至少部分指出，於包含在埠162之一或更多特定 埠接收、包含特定封包路由資訊之一或更多封包，可由交 換器138轉送至處理器14〇 ,以及/或者包含其他特定類型 資訊（例如，其他類型之管理資訊）、於一或更多該類特定 埠接收之一或更多封包會留在交換器138中。處理器140能 2〇夠檢驗包含該類路由資訊之一或更多封包，並如操作2 〇 4所 、會示來至少部分解譯該類路由資訊，至少部分基於該資訊 以判疋父換器138之一或更多轉送特性被修改來允許該交 換器之轉送特性會根據該類路由資訊。額外或替代地，交 換器13 8能夠檢驗包含該等其他特定類型之資訊的—或更 23 1309780

多封包，並如操作206所繪示來至少部分解譯該等其他特定 類型之資訊，至少部分基於該資訊，以判定交換器138之— =更多轉送與/或其他特性與/或操作，被修改來允許該 $父換器之轉送與/或其他特性與/或操作會根據該類其他 特定類型之資訊。處理器140可發出一或更多命令至交換哭 咖，這會造成交換器138以與該路由資訊―致的該類方式 來修改其轉送特性。例如，此安排中，包含路徑建立（協定 介面（PI-〇))、蜜塞管理（ΡΙ_υ、裝置f 、與/或 事件紀錄（P卜5)資訊之—或更多封包，可至少部分由該交 換器138來檢驗與解譯，而包含其他類型之路由與/或管理 資訊，諸如，例如分段與重組⑽ρι_2)、插座資料傳送 (SDT PI 9)、簡單負載/儲存（SLS p卜⑻、與/或簡單仔 列（SQ P卜⑴資訊之-或更多封包，可至少部分由處理器 Μ⑽來檢驗與_。這有助於允許由積體電路⑽實現之至 15少某些協定處理由包含於交換器138之硬體來執行，而由積 體電路160實現之至少另—部分協定處理由處理器14〇根 據或更夕指令25來執行。這可使積體電路16〇實現之協定 處理整個更有彈性，例如，藉由修改一或更多指令25 ’處 理器140能夠處理其他與/或額外的協定與/或協定資訊 2〇 ，諸如，其他與/或未來的協定介面。 此外/處理器H0可對積體電路160與/或交換器構造 138發出信號。這會造成積體電路1_/或交換器138經由 鏈路130對控制器120與/或電路118發出-或更多要求’以 將一或更多數值寫人—或更多暫存器124中，這可至少部分 24 1309780 促進與/或允許處理器140對操作電路118與/或控制器 120之控制；這亦可造成整個積體電路16〇與/或交換器1祁 經由鏈路130 ’對電路ns發出對操作電路118與/或控制器 120之-或更多查詢，要求操作電路118與/或控制器⑽於 5系統100中提供處理器140一資源指示（例如，此實施例中'， 包含鏈路17之位址的位址空間大小），而操作電路ιΐ8與/ 或控制H12G之要求會被減至操作電路⑽與/或控制器 120。之後，處理器14〇可組配與控制操作電路ιΐ8與/或控 制器120之操作，例如，於2〇〇4年5月14日提出之共同審= 〕美國專利申請案第10/846,458號所示之方式，名為“具: 處理器與交換器能力之積體電路”；此共同審查申請案 派給與該主題申請案相同之受讓人。此部分中，處：器;:〇 可對積體電路⑽與/或交鮮138發出信號而這合 ^體電路⑽與/或交換器13δ不再發出重試回應至^理器 之後，處理器12Α可對積體電路16〇發出—或更多要求 、:=Γ存於儲存器28與，或從儲存器28擷取資料。 k會&成處理$14〇經由鏈路13G而發出—錢 20 制器120，並可造成控制器12 多工 —或更多命令至儲存器28。至少部八=夕鏈路44而發出 ^ 乂邛刀用以回應該等一哎更 -來自控制器12。之命令，依照 2 28摘取M。從儲存器_取之該料料-二 鍵路44而發射至操作電路⑽，因此，該«料可從 25 1309780 路118發射至積體電路i6〇。之後，依照由處理器12A發出之 一或更多要求，積體電路16〇可提供擷取之資料至處理器 12A。 此實施例中，由於處理器14〇發出至交換器138之一或 5更多命令為操作2〇2的部分，處理器140能夠經由埠162、164 、166、與/或 168與裝置 14、170、172、120、與/或 118 通訊，以及/或者交換器138之一或更多轉送特性，來至少 部分選定與/或指派一或更多協定。結果是，積體電路16〇 食b夠於多個可能的操作模式中選定的其中之一操作，其中 該等埠162、164、166、與/或168、以及/或者交換器138 可經由一或更多個別選定與/或指派之通訊協定來通訊， 而且/或者該交換器138可展現一或更多個別選定與/或 指派之轉送特性。在不悖離本實施例下，由處理器14〇選定 之特疋操作楔式，可至少部分由一或更多命令Μ來判定， 15並且/或者至少部分由經由介面贼供之使用者輸入來選 定。 例如，至少部分基於操作2〇2之部分發出的一或更多命 令’由處理器140選定之該等可能的操作模式其中之一，處 理器140可以是位於積體電路16叫部之—或更多裝置，經 20由虛擬埠141來作為連接至交換器138之—單 。此操作模式巾’該處理可至少部分操絲成為該交 換器構造138之管理者，並可至少部分實施符合與/或相容 於從美國奥勒岡州、波特蘭市之進階交換互連抓取得、 2 0 0 3年12月發佈之進階交換（A s )核心架構規格說明修訂版 26 1309780 l.o中的整合裝置能力架構。另外此操作模式中，埠162、 164、166、168、與141可以是斜，交換器138可以是_as 交換器，而介面電路170、172、174、與176可包含as介面

10 15

又例如，至少部分基於操作2〇2之部分發出的_或更多 命令’由處理H14G選定之該等可能的操作模式中的另一個 ，處理器140可以是位於積體電路16〇外部之一或更多裝置 ，來作為連接至交換H之―多埠端縣置。雌作模^中 ’該處理II14G可至少部分操作來成為該等多重做換器之 g理者„亥等夕重仏父換器包含，例如，交換器⑽、與 /或可以是或者包含於叙合至琿162、164、166、與/或168 之-或更多裝置的-或更多其他As交換未顯示）（例如 裝置170與/或172、以及/或者是適當修改之卡片ι2ι) 。此操作料中，可排除虛擬物卜另外此操作模式中， 糊、164、166、與168可以是As蟑交換器购以是一 AS交換器，而介面電路17Q、172、i74、與μ可包含财 面。 20 此外，例如，至少部分基於操作2〇2之部分發出的一或 更多命令，由處理器UG敎之該等可能㈣作模式中㈣ 一個’處理HHG可以是位於積體電路獅卜部之一或更多 ^置你來作_合至-多祕交換器之—多蜂端點裝置。 式中’交換器138之-或更多轉送特性可被選定’ 錯此處理器14〇可以是位於積體電糾叫部之_或更多穿 置，該等裝置經由兩路徑_合至交換器138。該等路徑立 27 1309780 中之-可包含-虛擬AS琿（例如’虛擬埠141)，而該等兩路 徑之另-個可包含該科其中之_專屬埠（例如，淳166)， 其可耦合至，例如，傾向由處理器14〇控制之一外部裝置（ 例如’裳置172)。此操作模式中，$置172可以是或包含一 AS父換。此操作模式中，埠162、164、166、與168可以 &AS埠’父換器138可以是-as交換器，❿介面電路17〇、

15

20 Μ、m、與176可包含AS介面。此操作模式之優點是，處 理器140能夠控制該料其中之_(例如，谭166)，因此亦 ，許處理器14味管理料以是或包含於裝置172之AS交換 器’而不允許—f知交換器構造之選取程序，將該類财 換器之安排授與另一裝置的可能性。 或者，例如，至少部分基於操作2〇2之部分發出的—或 更多命令，可由處理H14()選定之另一可能的操作模式中， 處理器140可於—不肋態中，是位於該積體電路⑽外部 之一或更多裝置’來作_合至—多埠财換器之_ 端點裝置。此操作模式中，交換器138之_或更多轉 可被選定，藉此處理器刚可以是位於積體電路驗卜部之 ^更多裝置，該等裝置經由兩路徑來龄至交換器⑽。 邊專路徑其中之-可包含—虛擬稱（例如，虛擬淳⑷）， ^亥等兩路徑之另-個可包含該科其中專屬蜂（例 ’崞168)，其可轉合至’例如，傾向由處 -外部裝置（例如，控制器12()與^電 &制之 式中’埠⑽、164、細可以μ埠，交換議可以是 —AS交換器’而介面電路17〇、172、174、與176可纖 28 1309780 介面。然而，埠168可以是一PCI Express™埠，而介面電 路176可包含一PCI Express™介面。此操作模式中，處理 器140可至少部分操作為由處理器14〇控制與/或組配之 PCI Express™階層的一主機與根複合體，該處理器14〇至 5少部分獨立於該等一或更多主機處理器12A...12N。 至少部分基於操作202之部分發出的一或更多命令，可 由處理器140選定之尚有另一可能的操作模式中，積體電路 160可以是位於該積體電路16〇外部之一或更多裝置，來作 ® 為具有兩個可選定功能之一PI-8交換器。此操作模式中， 10交換器138之一或更多轉送特性可被選定，藉此當一封包由 6亥等埠其中之一（例如，埠162)接收時，交換器138可檢驗 該封包中一或更多數值，以判定該封包可與兩個功能中之 哪一個相關聯。例如，該等一或更多數值可至少部分指出 ，該封包可與該等兩個功能中之哪一個相關聯，並至少部 15分基於該等一或更多數值，交換器138可判定該封包是否與 肖等兩個功能中之另-個相關聯。若該封包與該等兩個功 能其巾之-相Μ，交換器138可轉送該封包至處理器14〇 。處理器140可至少部分檢驗與/或修改該封包，之後，可 轉送該封包至該等埠之-專屬埠（例如，淳168);之後該封 2〇包可經由該埠168轉送至鏈路13〇。相反地，若該封包與該 等兩功能之另一個相關聯，交換器138可轉送該封包至一或 更多其他埠（例如’埠m與/或166)，❼s在匕該封包可轉 达至該-或更多其他埠164與/或166可搞合之—或更多鍵 路（例如，鏈路136與/或15〇)。此操作模式中，積體電路 29 1309780 160可以是位於該積體電路16〇外部之一或更多裝置，來包 含可搞合至處理器140與PCIExpress、換器兩者之一 pci

Express™埠（例如，埠162)，而該AS埠可（可以是位於該積 體電路160外部之一或更多裝置）至少部分基於該封包相關 5聯之功能，來轉送一封包至該處理器140或該pCI Express™ 交換器。該處理器140亦可具有一或更多外部裝置來耦合至 一專屬PCI Express™埠，而該pci ExpressTM交換器可耦 合至其他兩個pci ExpressTM埠。然而，實際上埠162可 以是一AS埠，而且/或者介面電路17〇可包含—AS介面，埠 10丨64、166、與168可以是PCI Express™埠，而介面電路172 、174、與Π6可包含一pci f：xpress™介面。此操作模式中 ，處理器14 0可至少部分操作為由處理器丨4 〇經由埠丨6 8與/ 或’丨面176來控制與/或組配之pc! Express™階層的一主 機與根複合體，該處理器14〇至少部分獨立於該等一或更多 15主機處理器12A...12N。 因此，總而言之，一系統實施例可包含具有—第一處 理器與-集線器之-電路板。該集線器可搞合至該第—處 理器與一第一通訊鏈路。該系統亦可包含具有能_合至 一第二通訊鏈路之一裝置的一電路卡。該系統亦可包含具 20有-第二處理器與一交換器之一積體電$。該《換器可包 含具有能夠搞合至該第一通訊键路之一第-琿的多個崞。 該等多個埠亦可包含能夠耦合至該第二通訊鏈路之一第二 璋。該第二處理器能夠發出一或更多命令至該交換器，經 由通訊之該第—埠與該第二璋與/或該交換器之-或更多 30 1309780 轉送特性，來至少部分指出一或更多協定。 此系統實施例之優點是，該第二處理器與該交換器兩 者可包含於一單一積體電路中。相較於習知技術，此系統 實施例中，這可降低該類資料與/或命令之傳輸中的傳播 5 延遲，與/或增加最大可能的傳輸頻寬。此外，此系統實 施例之特徵可使該第二處理器能夠至少部分組配與/或控 制該裝置，亦可防止該第一處理器能夠至少部分組配與/ 或控制該裝置。這可使該第二處理器能夠至少部分獨立於 該第一處理器，至少部分地組配與/或控制該裝置。此系 10 統實施例之另一優點是，該第二處理器能夠經由一或更多 埠來通訊與/或該交換器之一或更多轉送特性，來指派與 /或選定一或更多通訊協定。 本文已使用之術語以及表示法是用來當做說明而非限 制之術語，使用該類術語以及表示法，並不意欲排除本文 15 所示與所述之特徵（或其部分）的任何等效功能，並可辨識 申請專利範圍之範疇中所作的各種不同修正。甚至，不悖 離本實施例下，系統100可較圖式與本文先前所述包含於系 統100中顯示之元件，包括更多或更少元件。因此，該等申 請專利範圍意欲涵蓋所有該類之等效功能。 20 【圖式簡單說明】 第1圖是一繪示一系統實施例之圖形。 第2圖是一繪示可根據一實施例而實行之操作的流程 圖。 【圖式之主要元件代表符號表】 31

Claims (1)

1309780 |午月日修正替換頁 J·人 由 jA 金名if 妓 tS3 · j ™_„ „>~™-™· 带、甲現寻孑1J犯囷· ~—~— … 第94140542號申請案申請專利範圍修正本 97.11.10. 1. 一種用於轉送封包之設備，其包含： 包含一處理器與一交換器之一積體電路，該交換器 5 包含能夠耦合至該交換器外部之一或更多部段的一或 更多埠，該處理器用來發布一或更多命令至該交換器， 以在致用於其中一埠處接收自一主機處理器之一組配 請求前，選擇供該一或更多谭用來進行通訊之一或更多 協定、以及該交換器之一或更多轉送特性。 10 2.如申請專利範圍第1項之設備，其中： 一積體電路晶片包含該積體電路； 該處理器包含一輸入/輸出（I/O)處理器；以及 該一或更多協定包含一週邊構件互連快速（PCI-E) 協定、以及一進階交換協定。 15 3.如申請專利範圍第1項之設備，其中： g 該一或更多埠包含一第一埠與一第二埠； 該一或更多協定包含一第一協定與一第二協定；而 該第一協定至少部分與該第二協定不同。 4. 如申請專利範圍第1項之設備，其中： 20 該處理器能夠至少部分解譯包含於該一或更多埠 接收之一或更多封包中的路由資訊。 5. 如申請專利範圍第4項之設備，其中： 該交換器能夠至少部分解譯包含於該一或更多封 包中之管理資訊。 33 !i. i 1309780 6.如申請專利範圍第1項之設備，其中： 該一或更多埠包含一第一埠；而 該一或更多命令至少部分指出，於該第一埠接收之 任何封包將經由該交換器轉送至該處理器。 5 7.如申請專利範圍第6項之設備，其中： 該一或更多埠亦包含一第二璋；而 該一或更多命令至少部分指出，該交換器將阻擋經 由該第一埠轉送於該第二埠接收之一封包的動作，及該 交換器將發出指出該交換器之該第一埠不可用之一回 10 應給該封包的一發出者。 8. —種用於轉送封包之方法，包含有下列步驟： 從一處理器發出一或更多命令至一交換器，該處理 器與該交換器包含於一積體電路中，該交換器包含能夠 耦合至該交換器外部之一或更多部段的一或更多埠，該 15 一或更多命令用以在致用於其中一埠處接收自一主機 處理器之一組配請求前，選擇供該一或更多埠用來進行 通訊之一或更多協定、及該交換器之一或更多轉送特性 〇 9. 如申請專利範圍第8項之方法，其中： 20 一積體電路晶片包含該積體電路； 該處理器包含一輸入/輸出（I/O)處理器；而 該一或更多協定包含一週邊構件互連快速（PCI-E) 協定及一進階交換協定。 10. 如申請專利範圍第8項之方法，其中： 34 !3〇978〇 該-或更多琿包含-第―埠.第二蜂； 該一或更多協定包含1-協定與-第二協定；而 該第-協定至少部分與該第二協定不同。 5 U.如中請專利範圍第8項之方法，更包含有下列步驟： 5 由該處理器至少部分_包含於該-或更多埠接收 之一或更多封包中的路由資訊。 丨2·如申料職圍第11奴方法，更包含有τ列步驟： 由該交換器至少部分解譯包含於該一或更多封包 中之管理資訊。 1〇 13.如申請專利範圍第8項之方法，其中： 該一或更多埠包含一第一埠；而 該一或更多命令至少部分指出，於該第一埠接收之 任何封包將經由該交換器轉送至該處理器。 14·如申請專利範圍第13項之方法，直中： 15 該一或更多埠亦包含一第二埠；而 该一或更多命令至少部分指出，該交換器將阻擋經 由該第一埠轉送於該第二埠接收之一封包的動作，及該 父換器將發出指出該交換器之該第一埠不可用之一回 應給該封包的一發出者。 20 1 r ’種用於轉送封包之物品，包含： 用於儲存一或更多指令之記憶體，該等指令在由一 機器執行時會造成進行下列動作： 從一處理器發出一或更多命令至一交換器，該處理 器與該交換器包含於一積體電路中，該交換器包含能夠 35 -'v 1309780 耦合至該交換器外部之一或更多部段的一或更多埠，該 一或更多命令用以在致用於其中一埠處接收自一主機 處理器之一組配請求前，選擇供該一或更多埠用來進行 通訊之一或更多協定、及該交換器之一或更多轉送特性 16. 如申請專利範圍第15項之物品，其中： 一積體電路晶片包含該積體電路； 該處理器包含一輸入/輸出（I/O)處理器；而 該一或更多協定包含一週邊構件互連快速（PCI-E) 1〇 協定及一進階交換協定。 17. 如申請專利範圍第15項之物品，其中·· 該一或更多埠包含一第一埠與一第二璋； 該一或更多協定包含一第一協定與一第二協定；而 該第一協定至少部分與該第二協定不同。 15 18.如申請專利範圍第15項之物品，其中該一或更多指令受 執行時亦會造成進行下列動作： 由該處理器至少部分解譯包含於該一或更多埠接 收之一或更多封包中的路由資訊。 19. 如申請專利範圍第18項之物品，其中該一或更多指令受 20 執行時亦會造成進行下列動作： 由該交換器至少部分解譯包含於該一或更多封包 中之管理資訊。 20. 如申請專利範圍第15項之物品，其中： 該一或更多埠包含一第一埠；而 36 1309780 該一或更多命令至少部分指出，於該第一埠接收之 任何封包將經由該交換器轉送至該處理器。 21. 如申請專利範圍第20項之物品，其中： 該一或更多埠亦包Ί—第二埠；而 5 該一或更多命令至少部分指出，該交換器將阻擋經 由該第一埠轉送於該第二埠接收之一封包的動作，及該 交換器將發出指出該交換器之該第一埠不可用之一回 應給該封包的一發出者。 22. —種用於轉送封包之系統，包含： 1〇 包含一第一處理器與一集線器之一塊電路板，該集 線器耦合至該第一處理器與一第一通訊鏈路； 一個電路卡，其包含有能夠耦合至一第二通訊鏈路 上之一裝置；以及 包含一第二處理器與一交換器之一個積體電路，該 15 交換器包含多個埠，該等多個埠包含能夠耦合至該第一 通訊鏈路之一第一埠，該等多個埠亦包含能夠耦合至該 第二通訊鏈路之一第二埠，該第二處理器能夠發出一或 更多命令至該交換器，該等命令至少部分指出供該第一 埠與該第二埠用來進行通訊之一或更多協定及/或該 20 交換器之一或更多轉送特性。 23. 如申請專利範圍第22項之系統，其中： 該系統更包含儲存器；而 該裝置包含用來至少部分控制該儲存器之一控制 器。 37 1309780 9711717Γ——— .... 24. 如申請專利範圍第23項之系統，其中·· 該儲存器包含一組廉價磁碟冗餘陣列（RAID)。 25. 如申請專利範圍第22項之系統，其中： 該等多個埠包含能夠耗合至一第三通訊鍵路之一 弟三璋； 該-或更多命令至少部分指出，於該第—琿接收之 一封包，將至少部分根據與該封包至少部分相關聯之一 功能而由該交換器轉送。 26·如申請專利範圍第25項之系統，其中： 該-或更多命令至少部分指出，若與該封包至少部 分相關聯之該魏包含-第—魏時，該封包將會被轉 送至該第二處理器。 27. 如申請專利範圍第26項之系統，其中： 該-或更多命令至少部分指出1與該封包至少部 分相關聯之該功純含-第二功料，該封包將會經由 該第三埠轉送。 28. 如申請專利範圍第旧之設備，其中該等協定和轉送特 性係與該積體電路之多種可能操作模式中之一選定者 相關聯。 38