TWI307957B - Cmos image sensor - Google Patents

Description

1307957 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種影像感測(image sensor)元件，特別是有 關於一種結合栓固式光二極體(pij^d photodiode)之互補式金氧半 導體(CMOS)影像感測元件，可以降低時脈饋入(d〇ck feedthrough)，並改善動態範圍(dynamic range)。

【先前技術J 如熟習該項技藝者所知’互補式金氧半導體(c〇mplementary metaUxide-semiconductor，CMOS)影像感測元件已被廣泛應用在 手機、相機等數位電子產品中。通常，CM〇s影像感測元件包括 有複數個像素單元(unitpixels) ’每一像素單元具有一光感應區域 (light-sensing region)以及一週邊電路區域drcuit region)。4-個像素單元還具有一光感應件齡麵㈣ element) ’例如’光二極體(ph〇t〇di〇de)，形成在其光感應區域内， 以及複數個電晶體，形成在其週邊電路區域内。光二極體可以感 應入射光線，並累積入射光線所產生的影像電荷。 第1圖緣示的是傳統CMOS影像感測元件具有四個電晶體之 像素單元(fcmr-transistor (4T) Pixel cdl) 1〇的佈局示意圖。第2圖繪 不的是第1圖中沿著切線1-1’的剖面示意圖。傳統cM〇s影像感 w ㈣m it 1 〇 _ # -設於基材巾的電荷g積區域(charge accumulating region) 2〇。在電荷累積區域2〇形成有一「检固式」 1307957 光一極體22。另提供有一轉換閘極(transfer gafe)3〇用來將產生在 電荷累積區域20内的光電電荷移轉至一浮置的擴散區域(fl〇ating diffUsion)25。所謂的「栓固式(pinned)」光二極體表示當該二極體 處於一完全空乏狀態時，其勢能(p〇tentiai)即被「栓固」侷限在一 固定值。 前述浮置的擴散區域25 —般又與一從源極隨耦器電晶體 (source follower transistor)的閘極34輕合。從源極電晶體提供一輸 出sfl號予一列存取電晶體(row select access transistor)，且該列存取 電晶體具有一閘極36。另一電晶體，具有一閘極32，也就是所謂 的重置電晶體(resettransistor) ’則是用來重設浮置的擴散區域25， 使其回復到某個電荷準位。如第1圖所示，在各電晶體的閘極32、 34、36的兩側另提供有N型摻雜汲極/源極區域(N_type d〇ped s〇urCe/dminregions)27。此外，靠近轉換閘極30的浮置的擴散區 _ 域25通常亦為N型摻雜。 如第2圖所示’電荷累積區域2〇明顯以「检固式」光二極體 22型悲呈現’其包括一 PNP接面區域，由一表面P+检固層(surface P+ pinning layer) 24、一 N型光二極體區域26以及P型基底12所 構成。由於「栓固式」光二極體22包含有兩個P型區域12及24， 因此可以將夹在其中的N型光二極體區域26完全空乏，並栓固侷 限在一固定電壓(pinning voltage)。另外，在P型基底12的表面上 形成有溝渠絕緣區域(trench isolation regions) 15，其可以利用習知 1307957 的淺溝絕緣製程(shallowtrench isolation，811)或利用區.域氧化法 (local oxidation of silicon, LOCOS)形成之。 然而，傳統CMOS影像感測元件的主要此點在於其動態範圍 (dynamic range)及電荷轉換效率(Charge打咖⑸efficiency)皆嫌不 足。如第2圖所示，轉換閘極30與位於其下方的N型光二極體區 域26之間的重疊區域係以A表示，表面P+栓固層μ與轉換閉極 30正下方的P型基底12之間的距離則❹表示。為了提高傳統 CMOS影佩測元件的電荷雛效率，通常需要使重疊區域a越 大越好，若表面P+栓固層24與轉換閘極3〇正下方的p型基底U 之間的距離B過小，則會發生所謂的「夾斷(pinch_〇均」現象並 導致電荷職縣、動態翻變軸郷麵雜轉丨㈣等問題。 ^為了提供較大的重疊區域A以及較大的距離B，過去皆以所 二的非自我鮮(rum-self alignment)方絲製作像料元與影像感 4元件。根據這種非自我對準方法，N型光二極體區域％係在^ 義轉換開極30之前’先·—光罩植人p型基底12的―預定^ 域中細’肇因於微影製程本n统之對不準， /的重疊區域A的大小的不—致性，過去這種非自我解方法往 會有難以解決的固定圖案雜訊(行xed pattem⑽丨阳)之缺點。 处凊參閱第3 ® ’其緣示的是CM〇s影像感測元件在操作時的 勢此圖。然而，若前述之重疊區域A過大，則產生一個缺點就是 1307957 導致習知的CMOS影诚測元件在操作_成所謂的口袋型位能 組態(potential “P〇Cket”)50。這種口袋型值能組態5〇的形成主要是 由於大量的捕陷電子累積在轉換_30的下方所致，並且容易造 成或者惡化轉換電晶體的轉換_ 30的時脈饋入問題、影像延遲 以及造成較差的動態範圍。 【發明内容】 本發明之主要目的即在提供一種改良之製作CM〇s影像感測 元件’結合栓固式光二極體加祕_〇_6)，以解決前述習知 祕之問題，同報善時_人、影像延遲以及動態範圍。 本發明提供一種CMOS影像感測元件 …，〜丨τ ,匕一弟一導電型 之半導體基材栓@]式光二極體，設於該轉縣材之一光感 應區内，雜®私二極體包含有H翻之電荷累積獅 區以及:設於該電荷累積摻雜區上面之第—導電型之表面检固推 雜層，以及-轉換電晶體，設於靠近該栓固式光二極體處，其中 該轉換電晶體包含有一轉換間極，其具有-凸出之第-閘極區 2且該第-_區塊具有_第—線寬，以及—第二間極區 且該第—f雑區塊具有—小於該第—閉極線寬之第二開極線 的當=其中該凸出之第—閘極區塊與下方的電荷累積摻雜區之間 門㈣重雜域係大於第二_區塊與下方的電荷累積換雜區之 間的第二重疊區域。 1307957 —為了使t審查委員能更進-步了解本發明之特徵及脑内 容’請參閱以下有關本發明之詳細說明與附圖。然而所附圖式僅 供參考與輔助說明用，並非用來對本發明力〇以限制者。 【實施方式】 咕參閱第4至6 g ’其中第4圖繪示的是本發明較佳實施例 具有四個電晶體之像素單元(four4ransistor (4T) pixd cell)的佈局上 視不意圖’帛5、6圖分別繪示的是第4圖中沿著切線IWI，以及切 線III-III之剖面示意圖，其中相同的元件或區域仍沿用相同的符號。 如第4、5圖所示’ CMOS影像感測元件100包含有一電荷累 積區域20，其設置在基材n内部。在電荷累積區域2〇形成有一 栓固式」光一極體220。轉換閘極(transfer gate, TG)60則是提供 用來將產生於電荷累積區域2〇内的光電電荷轉換到浮置的摻雜區 φ 域 25。 前述之浮置的摻雜區域25係與一從源極隨耦器電晶體(s〇urce followertransistor)的閘極34耦合。從源極隨耦器電晶體提供一輸 出efi號予一列存取電晶體(row access transistor)，且該列存取電晶 體具有一閘極36。另一電晶體，也就是所謂的重置電晶體(reset transistor) ’其具有一閘極32 ’則是用來重設浮置的擴散區域25， , 使其回復到某個電荷準位。 1307957 根據本發明之較佳實施例，在各電晶體的閘極32、34、36的 兩侧另知:供有N型摻雜汲極/源極區域⑼_jype doped source/drain regions) 27。此外’靠近轉換閘極6〇的浮置的擴散區域25通常亦 為N型摻雜。 如第4圖所示’根據本發明之較佳實施例，轉換閘極6〇包括 有一較凸出的第一閘極區塊60a，其具有一第一閘極線寬Li，以 及一第二閘極區塊60b，其具有一第二閘極線寬^。根據本發明 之較佳實施例，第一閘極線寬Ll較第二閘極線寬l2大一個偏移值 S，也就是L〗=& + S。根據本發明之較佳實施例，偏移值s較佳 為小於第二閘極線寬L2 ’例如，第二閘極線寬L2可以介於〇1微 米至0.8微米之間’而偏移值s可以介於〇 〇5微米至〇 6微米之間， 但不限於此〇 前述之較凸出的第一閘極區塊6〇a係朝向電荷累積區域2〇略 微伸出，其並具有一凸出寬度，在圖中以字母…表示，該凸出寬 度W較佳介於〇·ι微米至1〇微米之間。根據本發明之較佳實施 例’則述之較凸出的第一閘極區塊較佳係大略位於轉換閘極 60的中間部位。 如第5圖及第6圖所示，前述之「栓固式」光二極體220形 成在半導體基材11的電荷累積區域20内，其包括有一 N型電荷 累積摻雜區226、一形成在N型電荷累積摻雜區226上面的表面 1307957 P+栓固層(surfaceP+pinning layer)224 以及一 P—基底 14。前述之 p 一基底14可以是一成長在一 p+基底13的P型磊晶矽層。 在P—基底14的表面上形成有複數個溝渠絕緣區域15，其靠 近電荷累積區域20。前述之溝渠絕緣區域15可以利用習知的淺溝 絕緣製程(shallow trench isolation, STI)或利用區域氧化法(i〇cal oxidation of silicon, LOCOS)形成之。 此外，在P基底14内植入形成有p型摻雜井28及29。其中， P型摻雜井28將浮置的摻雜區25以及溝渠絕緣區域15由下包覆 住，且P型摻雜井28位於轉換閘極6〇的正下方並且與^型電荷 累積摻雜區226相鄰近。這樣的作法其優點在於可以降低所謂的 暗電流(dark current)’這種暗電流部分是由於製作溝渠絕緣區域15 過程中形成躲陷所造成。根據本發明讀佳實關，亦可以選 ♦擇省略P型摻雜井28 Ο表面P +栓固層224則是與p型推雜井^ 相接壤或者相連，其中P型摻雜井29同樣由下包覆住溝渠絕緣區 域15。 本發明之-主要特徵在於凸出的第—閘極區塊與下方的 γ型電荷累赫雜區226之間的第—重疊區域&(第5圖)係大於 第二閘極區塊6Gb與下方_型電荷累積摻祕226之間的第二 重疊區域A2(第5圖）。 1 1307957 本發明之優點可以藉由第7圖與第8圖來作說明，其中第7 圖繪示的是關於第5圖中光二極體結構剖面的勢能圖，第8圖繪 示的是關於第6圖中光二極體結構剖面的勢能圖。在操作時，如 第6、8圖所示，由於第二閘極區塊6〇b與下方的N型電荷累積摻 雜區226之間的第二重疊區域A較小，且表面p+栓固層224與p 型摻雜井28之間的距離％較短，造成「夹斷(pinch-off)」現象提 早發生’形成一位能障礙。 如此一來，被捕陷的電子減少，因此避免了在第二閘極區塊 6此正下方發生所謂的口袋型位能組態(potential “pocket”)，藉此降 低轉換閘極60的時脈饋入並增加動態範圍。如第7圖所示，經縮 減的口袋型位能組態僅會發生在特別設計之凸出的第一閘極區塊 60a正下方。當N型電荷累積摻雜區226呈空乏時，電子即傾向 經由凸出的第一閘極區塊60a正下方進行轉換。此外，由於本發 魯明凸出的第一閘極區塊60a與下方的N型電荷累積摻雜區226之 間的第一重疊區域’以及表面p+栓固層224與P型摻雜井28 之間的距離B!皆較大，操作時不會有夾斷現象發生，可避免明顯 能障的產生。 以上所述僅為本發明之較佳實施例，凡依本明申請專利範 圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 1307957 第1圖繪示的是傳統CMOS影像感測元件具有四個電晶體之像素 單元(four-transistor (4T) pixel cell)的佈局示意圖。 第2圖繪示的是第1圖中沿著切線1-1’的剖面示意圖。 第3圖繪示的是習知技藝CM0S影像感測元件在操作時的勢能圖。 第4圖繪示的是本發明較佳實施例具有四個電晶體之像素單元的 佈局上視示意圖。 鲁第5圖繪示的是第4圖中沿著切線ΙΙ-ΙΓ之剖面示意圖。 第6圖繪示的是第4圖中沿著切線ΠΙ_ΙΙΓ之剖面示意圖。 第7圖繪示的是關於第5圖中光二極體結構剖面的勢能圖。 第8圖繪示的是關於第6圖中光二極體結構剖面的勢能圖。 【主要元件符號說明】 10 像素單元 11 基材 12 Ρ型基底 13 P+基底 14 基底 15 溝渠絕緣區域 20 電荷累積區域 22 「栓固式」光二極體 24 表面Ρ+栓固層 25 浮置的擴散區域 26 N型光二極體區域 27 Ν型摻雜汲極/源極區域 28 P型摻雜井 29 ρ型摻雜井 30 轉換閘極 32 重置電晶體閘極 34 源極隨耦器電晶體閘極 36 列存取電晶體閘極 50 口袋型位能組態 60 轉換閘極 60a 第一閘極區塊 1307957 60b 第二閘極區塊 100 CMOS影像感測元件 220 「栓固式」光二極體 224表面P+栓固層 226 N型電荷累積摻雜區 LI 第一閘極線寬 L2第二閘極線寬 W 凸出寬度 S偏移值 I、Γ 切線 II、II’切線 III、ΙΙΓ 切線 A 轉換閘極與位於其下方N型光二極體區域間的重豐區域 B 表面P+栓固層與轉換閘極正下方P型基底間的距離 A1 第一重疊區域 A2 第二重疊區域 B1 表面P+栓固層與P型摻雜井之間的距離 B2 表面P+栓固層與P型摻雜井之間的距離

Claims (1)

1307957 十、申請專利範圍： 1. 一種CMOS影像感測元件，包含有： 一第一導電型之半導體基材； -检固式光二減，設於辭導縣材之―诚舰内，錄 固式光二極體包含有-第二導電型之電荷累積摻雜區以及一設於 該電荷累積摻雜區上面之第-導電型之表面栓固摻雜層 ;以及 參—轉換電晶體，設於靠近該栓固式光二極體處，其中該轉換電 晶體包含有-轉換閘極，其具有一凸出之第一閘極區塊，且該第 -閘極區塊具有-第-閘極線寬，以及_第二閘極區塊，且該第 二閘極區塊具有-小於該第—閘極線寬之第二閘極線寬，又其中 該凸出之第-閘極區塊與下方的電荷累積摻雜區之間的第一重疊 區域係大於第二閘極區塊與下方的電荷累積摻雜區之間的第二重 疊區域。 _ 2.如申請專範圍第1項所述之CMOS影像感測元件，其中該第一 閘極區塊係朝向該光感應區伸出。 3.如申請專範圍第1項所述2CM〇s影像感測元件，其中， CMOS影像感測元件另&含有一溝渠絕緣區域，其形戍 應區旁，其中該CMOS _感測元件另包含有—第；該光感 __導電型之第 —粘雜井，形成於該半導體基材中，並由下包覆住該 ' Μ , 〇 ^V. ^ 界七絕緣區 Λ且该第一摻雜井與該表面栓固摻雜層相鄰近。 Ί307957 4. 如申請專範圍第1項所述之CMOS影像感測元件，其中該 CMOS影像感測元件另包含有一第一導電型之第二摻雜井，形成 於該半導體基材中，並位於該轉換閘極正下方，且該第二摻雜井 由下包覆住一浮置的第二導電型感應點。 5. 如申請專範圍第4項所述之CMOS影像感測元件，其中該第二 摻雜井係與該電荷累積摻雜區相鄰近。 % 6. 如申請專範圍第1項所述之CMOS影像感測元件，其中該第一 閘極線寬與該第二閘極線寬相差一個特定的偏差值。 7. 如申請專範圍第6項所述之CMOS影像感測元件，其中該特定 的偏差值係小於該第二閘極線寬。 Φ 8·如申請專範圍第1項所述之CMOS影像感測元件，其中該第一 導電型為P型，該第二導電型為N型。 9.如申請專範圍第1項所述之CMOS影像感測元件，其中該 CMOS影像感測元件另包含有一重置電晶體、一從源極電晶體以 及一選擇電晶體。