TWI304173B - - Google Patents
Download PDFInfo
- Publication number
- TWI304173B TWI304173B TW094138921A TW94138921A TWI304173B TW I304173 B TWI304173 B TW I304173B TW 094138921 A TW094138921 A TW 094138921A TW 94138921 A TW94138921 A TW 94138921A TW I304173 B TWI304173 B TW I304173B
- Authority
- TW
- Taiwan
- Prior art keywords
- microcontroller
- read
- command
- access circuit
- write
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 29
- 206010011469 Crying Diseases 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims 2
- 239000013078 crystal Substances 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- 239000004575 stone Substances 0.000 claims 1
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 241000270666 Testudines Species 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- FUZZWVXGSFPDMH-UHFFFAOYSA-N hexanoic acid group Chemical group C(CCCCC)(=O)O FUZZWVXGSFPDMH-UHFFFAOYSA-N 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/321—Program or instruction counter, e.g. incrementing
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Description
1304173 97-09-16 九、發明說明: 【發明所屬之技術領域】 本發明係有關-種嵌入式系統之快閃記憶體存取方 法及,尤指-種嵌入式系統之快閃記憶體存取方法及存取 /電路,其可使該微控㈣於存取外接之㈣記憶體後可恢 设原狀態繼續執行之嵌人式系統之快閃記憶體存取方法 及存取電路。 【先前技術】 按’ -般將微控制器整合於其中之I人式系统 (embedded system),例如液晶電視(lcd ^音播放/錄影(_)控制器或數位機上盒㈣岭box) =制器等,其微控制器之程式碼—般都會存放於—外接之 =己,。然’該快閃記憶體在寫入狀態時是無法回 乂=狀態,亦即微控制器於執行完該快閃記憶體之讀 執“ 該微控制器需被重置,而該程式碼則被重新 ^丁’如此將相當浪費微控制器之執 塊連續記憶體位址之寫入時,其情形將更為惡化 體外卜二般液晶電視控制器除了需要-外接快閃記憶 除式^跡ί揮發式記憶體,例如但不限於—電子可抹 餘和之可調變數以及影像壹 又色 造成本,誠屬美令不足之ί4’如此將增加系統之製 點,上種述山習^液晶電視控制器等歲入式系統之缺 路,並可之快閃記憶體存取方法及存取電 原狀:0 於存取外接之快閃記憶體後可恢復 原狀㈣續執行,·此外,其亦需要—種可將全域變數2 4 1304173 »«**»-.**' 厂》—τ~ττ 丨丨》_丨 w _丨 _ u明亂 ^ 之可凋變數以及影像之書 記憶體中,以供該微控制器在-般運作:存::, 閃記憶體,以省T + + π P卜j丨現心存取邊快 系統之㈣ 子可抹除式記憶體之成本之嵌入式 ^ 、A〗。己憶體存取方法及存取電路。
【發明内容J 種後:^述習知技術之缺點,本發明之目的係提供-工’、、、’之快閃記憶體存取方法及存取電路,1 =11於存取外接之快閃記憶體後可恢復原狀態繼 卜Μ術之缺點’本發明之另—目的係提 二快閃記憶體存取方法及存取電路,可 ==記憶體中,以供該微控制器在—般運作下面; Ik思存取该快閃記憶體。 存取=上目的’本發明之後入式系統之快閃記憶體 存取方法,其中《人式系統具有—微控制器,該方 供該微控制器讀/寫一外接之快閃記憶體,該方法包括下 列步驟:㈣快閃記憶體中規劃—主程式區及—儲存區. 提供-存取電路’其具有一命令接收暫存器以及一微控制 益狀L區;該存取電路_該微㈣H是碌行欲存 取該儲存區之-命令,若否,則持續偵測;若該微控制哭 執行存取該儲存區之命令,㈣存取電路將該命令儲存: 該命令接^存H以及㈣微㈣器之狀態儲存於該微' 控制為狀恶緩衝區中,同時對該儲存區執行讀/寫今八· 該存取電《讀/寫命令結果存人該命令接㈣存器^ 以及該存取電路㈣微控制_態緩純巾取得該微控 5 1304173 外々‘ 97-09-16 制器之狀態,使該微控制器恢復原狀態繼續執行。 為達上述之目的,本發明之存取電路,其可供一嵌入 式系統中之一微控制器讀/寫一外接之快閃記憶體,該存 取電路至少包括:一命令接收暫存器;以及一微控制器狀 態缓衝區;俾該存取電路偵測該微控制器執行該快閃記憶 體之讀/寫命令時,可將該命令儲存於該命令接收暫存器 及將該微控制器之狀態儲存於該微控制器狀態緩衝區 中,同時對該快閃記憶體執行讀/寫命令,並於結束後將 該讀/寫命令結果存入該命令接收暫存器中,最後將該微 B 控制器之狀態回傳給該微控制器,使該微控制器恢復原狀 態繼續執行者。 【實施方式】 請參照圖1,其繪示根據本發明一較佳實施例之嵌入 式系統之快閃記憶體存取方法之流程示意圖。如圖所示, 本發明之嵌入式系統之快閃記憶體存取方法,其中該嵌入 式系統具有一微控制器,該方法可供該微控制器讀/寫一 外接之快閃記憶體,該方法包括下列步驟··於該快閃記憶 p 體中規劃一主程式區及一儲存區(步驟1);提供一存取電 路,其具有一命令接收暫存器以及一微控制器狀態緩衝區 (步驟2);該存取電路偵測該微控制器是否執行欲存取該 儲存區之一命令,若否,則持續偵測(步驟3);若該微控 制器執行存取該儲存區之命令’則該存取電路將該命令儲 存於該命令接收暫存器以及將該微控制器之狀態儲存於 該微控制器狀態缓衝區中,同時對該儲存區執行讀/寫命 令(步驟4);該存取電路將讀/寫命令結果存入該命令接收 暫存器中(步驟5);以及該存取電路從該微控制器狀態緩 1304173 97-09-16 衝區中取得該微控制器之狀態,使該微控制器恢復原狀態 繼續執行(步驟6)。 於該步驟1中,將該快閃記憶體中規劃一主程式區及 一儲存區;其中該主程式區係用以儲存該微控制器之程式 碼;而該儲存區則用以儲存該嵌入式系統之全域變數、色 度及色飽和之可調變數以及影像之晝面等;如此,即可省 掉習知技術之電子可抹除式記憶體。其中,該儲存區之空 間係大於該主程式區。 於該步驟2中,提供一存取電路(詳情請參照下述圖2 之說明),其具有一命令接收暫存器以及一微控制器狀態 缓衝區;其中該命令接收暫存器進一步包括一讀/寫命令 暫存器、一讀/寫資料暫存器以及一讀/寫位址暫存器,其 中該讀/寫命令暫存器之長度係為一位元組,用以暫存該 讀/寫命令,該讀/寫資料暫存器之長度係為一位元組,用 以暫存該讀/寫資料,而該讀/寫位址暫存器之長度係為四 位元組,用以暫存該讀/寫位址,使該存取電路可定址4G 位元組之空間。 於該步驟3中,該存取電路偵測該微控制器是否執行 * ' , : . 欲存取該儲存區之一命令,若否,則表示該微控制器並未 要求存取該快閃記憶體,同時該存取電路將持續偵測該微 控制器之命令。 於該步驟4中,若該微控制器執行存取該儲存區之命 令,則該存取電路將該命令儲存於該命令接收暫存器中, 例如將讀/寫命令儲存於該讀/寫命令暫存器中,將讀/寫資 料儲存於該讀/寫資料暫存器中,以及將該讀/寫命令之位 址儲存於該讀/寫位址暫存器中,如此該存取電路將可依 7 ^替換頁 1304173 储—^士97-09-16 ===令㈣料寫人該快閃記憶體中或從該快閃記 U貝出貝料,此外,於本步驟中進一步將該微控制哭 儲存於該微控制器狀態緩衝區中,此動作類:於; 复目的孫ία 字八狀恶儲存於堆疊之情形, ::的:要§己住該微控制器執行完此讀/寫命令後之回返 根據該回返位置繼續執行原程式, 與自1知技術之另一差異處。 該步驟^中,該存取電路將ff/寫命令結果存入該 丄二::存器中,其目的係供該微控制器檢查該讀/寫 敗,則該微控制器可重新啟動一讀/ “亥步驟6中,該存取電路從該微控制器狀態緩衝區 :取得該微㈣器之狀態,使該微控制器恢復原狀態繼續 ,仃’此步驟之目的係使該微控制器可以取得該讀/寫命 :::=命令之位址以及該微控制器之原狀態,並據以 龜績執行原程式。
因此,藉由上述之嵌人式系統之快閃記憶體存取方 法,其可使該微控制器於存取外接之快閃記憶體後可恢復 原狀態繼續執行;此外,其亦可將全域變數、色度及色飽 和之可5周數以及影像之晝面等儲存於該快閃記憶體 中,以供該微控制器在-般運作下可隨意存取該快閃纪情 體’因此’本發明之嵌人式系統之快閃記憶體存取方法確 與習知之嵌入式系統之快閃記憶體存取方法不同且具進 電路 請參照圖2,其繪示根據本發明_較佳實施例之存取 1〇之方塊示意圖。如圖所示,本發明之存取電路 8 η 1 /c 1304173 97-09-16 '可供-嵌入式系統20中之一微控制器21讀, 之快閃記憶體30,該存取電路1Q至少包括··—命令 暫存器11 ;以及一微控制器狀態緩衝區15。 其中,該叙入式系統20可為-液晶電視控制哭、數 位影音播放/錄影控制器或數位機
步可被規劃成一主程式區:及: ,、中該主耘式區31係用以儲存該微控制器21之程 ,,而該儲存區32係用以儲存該鼓入式系统2。之全域王變 數、色度及色飽和之可調變數以及影像之晝面等。义 該命令接收暫存器11it一步包括—⑸寫命令暫存哭 、一讀/寫資料暫存器112以及一讀/寫位址暫存哭 川;其中該讀/寫命令暫存器川之長度係為—位^, 用:暫存該讀/寫命令;該讀/寫資料暫存器112之長度係 三^元、、且用以暫存該讀/寫資料;而該讀/寫位址暫存 态彳13之長度係為四位元組,用以暫存該讀/寫位址, 該存取電路10可定址達4(3位元組之空間。
…請配合參照圖1及圖2,本發日m人式系統之快閃 §己憶體存取方法於起始時,該微控制器21正常執行程 式’當該存取電路10偵測到該微控制器21執行欲存ς嗲 暫:令:,該存取電路10即將該命令儲存於‘ 接收暫存态11以及將該微控制器21之狀態儲存於 微=制讀態緩衝⑧15巾,同時對該儲存區32執行讀; =命令,於執行讀/寫命令後該存取電路1〇會將讀/寫; 果存入該命令接收暫存器11中;最後該存取電路10 1k忒微控制态狀態緩衝區,5中取得該微控制器21之狀 態,使該微控制器21恢復原狀態繼續執行。 9 l3〇4l73 厂一 Ί 97-09-16 处其中’將该微控制器21之狀態儲存於該微控制器狀 怨緩衝區15中之動作係類似於微控制器21於處理中斷程 序守將其狀恶儲存於堆疊之情形,其目的係要記住該微 控制裔21於執行完此讀/寫命令後之回返位置,並可根據 該回返位置繼續執行原程式。 因此,藉由上述之存取電路,其偵測到該微控制器 21執行該快閃記憶體30之讀/寫命令時,可將該命令儲 存於該命令接收暫存器11及將該微控制器21之狀態儲存 於該微控制器狀態緩衝區15中,同時對該快閃記憶體3〇 執行讀/寫命令,並於結束後將該讀/寫命令結果存入該命 令接收暫存器11中,最後將該微控制器21之狀態回傳給 该微控制器21,使該微控制器21恢復原狀態繼續執行者。 综上所述,本發明之嵌入式系統之快閃記憶體存取方 法及存取電路,其可使該微控淛器於存取外接之快閃記憶 體後可恢復原狀態繼續執行;此外,其亦可將全域變數、 色度及色飽和之可調變數以及影像之畫面等儲存於該快 閃5己fe體中,以供該微控制器在一般運作下可隨意存取該 快閃記憶體等優點,因此確可改善習知嵌入式系統之快閃 δ己憶體存取方法之缺點。 本發明所揭示者,乃較佳實施例,舉凡局部之變更或 修飾而源於本發明之技術思想而為熟習該項技藝之人所 易於推知者,倶不脫本發明之專利權範嘴。 綜上所陳’本發明無論就目的、手段與功效,在在顯 示其迴異於習知之技術特徵’且其首先發明合於實用,亦 在在符合發明之專利要件,懇請貴審查委員明察,並祈 早曰賜予專利,俾嘉惠社會,實感德便。 10 1304173 崎?月/‘日修正猶頁 97-09-16 【圖式之簡單說明】 圖1為一示意圖,其繪示根據本發明之一嵌入式系統 之快閃記憶體存取方法之流程示意圖。 圖2為一示意圖,其繪示根據本發明另一較佳實施例 之存取電路之方塊示意圖。 【圖式元件標號說明】 命令接收暫存器11 讀/寫資料暫存器112 微控制器狀態緩衝區15 微控制器21 主程式區31
存取電路10 讀/寫命令暫存器111 讀/寫位址暫存器113 嵌入式糸統2 0 快閃記憶體30 儲存區32 步驟1 :於該快閃記憶體中規劃一主程式區及一儲存區; 步驟2 :提供一存取電路,其具有一命令接收暫存器以及 一微控制器狀態缓衝區; 步驟3 :該存取電路偵測該微控制器是否執行欲存取該儲 存區之一命令,若否,則持續偵測; 步驟4 :若該微控制器執行存取該儲存區之命令,則該存 取電路將該命令儲存於該命令接收暫存器以及將該微控 制器之狀態儲存於該微控制器狀態缓衝區中,同時對該儲 存區執行讀/寫命令; 步驟5:該存取電路將讀/寫命令結果存入該命令接收暫存 器中; 步驟6 :該存取電路從該微控制器狀態缓衝區中取得該微 控制器之狀態,使該微控制器恢復原狀態繼續執行; 11
Claims (1)
1304173 97-09-16 十、申請專利範圍: 1.一種嵌入式系統之快閃記憶體存取方法,其中該嵌 入式系統具有一微控制器,該方法可供該微控制器讀/寫 一外接之快閃記憶體,該方法包括下列步驟: 於該快閃記憶體中規劃一主程式區及一儲存區; 提供一存取電路,其具有一命令接收暫存器以及一微 控制器狀態緩衝區; 該存取電路偵測該微控制器是否執行欲存取該儲存 區之一命令,若否,則持續偵測; b 若該微控制器執行存取該儲存區之命令,則該存取電 路將該命令儲存於該命令接收暫存器以及將該微控制器 之狀態儲存於該微控制器狀態缓衝區中,同時對該儲存區 執行讀/寫命令; 該存取電路將讀/寫命令結果存入該命令接收暫存器 中;以及 該存取電路從該微控制器狀態緩衝區中取得該微控 制器之狀態,使該微控制器恢復原狀態繼續執行。 | 2.如申請專利範圍第1項所述之嵌入式系統之快閃記 憶體存取方法,其中該命令接收暫存器進一步包括一讀/ 寫命令暫存器、一讀/寫資料暫存器以及一讀/寫位址暫存 器。 3. 如申請專利範圍第2項所述之嵌入式系統之快閃記 憶體存取方法,其中該讀/寫命令暫存器之長度係為一位 元組,用以暫存該讀/寫命令。 4. 如申請專利範圍第2項所述之嵌入式系統之快閃記 憶體存取方法,其中該讀/寫資料暫存器之長度係為一位 12 1304173 97-09-16 元組,用以暫存一讀/寫資料。 5.如申請專利範圍第2項所述之嵌 憶體存取方法,其中該讀/寫位址暫存長度|^閃§己 元組’用以暫存—讀/寫位址,使該存取電路“址、、二 元組之空間。 止位 6·如申請專利範圍第彳項所述之嵌入 憶體存取方法,JL中_主ρF糸闺 ’、、、、之、閃吕己 程弋·而㈣二 式 儲存該微控制器之
而_存區㈣以儲存㈣人式系統之全域變數、 色度及色飽和之可調變數以及影像之晝面。 - 7.如申請專利範圍第彳項所述之嵌入 憶體存取方法,JL中$ # 4会 .....决閃記 哭/ 式系統係為一;夜晶電視控制 叩數位衫㈢播放/錄影控制器或數位機上盒控制器者。 8·—種存取電路,其可供一嵌 哭读/宜. 甘入入式系統中之一微控制 口口項/舄一外接之快閃記憶體,該存取電路至少包括: 一命令接收暫存器;以及 一微控制器狀態緩衝區;
±俾該存取電路偵測該微控制器執行該㈣記憶體之 時’可^命令料於該命令減暫存器及將 μ #工制益之狀態儲存於該微控制器狀態緩衝區中,同時 ^快閃記憶體執行讀/寫命令,錄結束後將該讀/寫命 二、。果存人^令接收暫存器中,最後將該微控制器之狀 :回傳、4微彳工制$ ’使該微控制器恢復原狀態繼續執行 9·如申請專利範圍第8項所述之存取電路,其中該命 令接收暫存器進-步包括—讀/寫命令暫存器、一讀/寫資 料暫存器以及一讀/寫位址暫存器。 13 月仏日修正替換頁 1304173 1 D 石出97-09-16 讀/寫命令較圍第9項所述之存取電路’其中該 命令。 之長度係為-位元組’用以暫存該讀/寫
二+ —如申明專利範圍第g項所述之存取電路,其中該 貝舄位址暫存《之長度係為四位元組,用以暫存一 位址,使該存取電路可定址4G位元組之空間。ΰ、…、 13·如申請專利範圍第8項所述之存取電路,其中該 快閃記憶體進-步可被規劃成一主程式區及—倚存區,& 中忒主私式區係用以儲存該微控制器之程式,而該儲存區 係用以儲存該嵌入式系統之全域變數、色度及色飽和之可 調變數以及影像之晝面等。 14·如申請專利範圍第8項所述之存取電路,其中該 嵌入式系統係為一液晶電視控制器、數位影音播放/錄影 控制器或數位機上盒控制器者。
14 ‘1304173 卜月&日修正替換頁 97-09-16 五、 中文發明摘要: 本發明係有關一種嵌入式系統之快閃記憶體存取方 法,其包括下列步驟:於該快閃記憶體中規劃一主程式區 及一儲存區;提供一存取電路,其具有一命令接收暫存器 以及一微控制器狀態缓衝區;該存取電路偵測該微控制器 是否執行欲存取該儲存區之一命令,若否,則持續偵測; 若該微控制器執行存取該儲存區之命令,則該存取電路將 該命令儲存於該命令接收暫存器以及將該微控制器之狀 m 態儲存於該微控制器狀態缓衝區中,同時對該儲存區執行 讀/寫命令;該存取電路將讀/寫命令結果存入該命令接收 暫存器中;以及該存取電路從該微控制器狀態缓衝區中取 得該微控制器之狀態,使該微控制器恢復原狀態繼續執 行。此外,本發明一揭露一種存取電路,其可供篏入式系 統中之微控制器讀/寫外接之快閃記憶體。 六、 英文發明摘要: ^ 七、指定代表圖: (一) 本案指定代表圖為: (二) 本代表圖之元件符號簡單說明: 八、本案若有化學式時,請揭示最能顯示發明特徵 的化學式:
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094138921A TW200719141A (en) | 2005-11-07 | 2005-11-07 | Flash memory access method and circuit of an embedded system |
US11/344,201 US20070011394A1 (en) | 2005-07-11 | 2006-02-01 | Access method and access circuit for flash memory in embedded system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW094138921A TW200719141A (en) | 2005-11-07 | 2005-11-07 | Flash memory access method and circuit of an embedded system |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200719141A TW200719141A (en) | 2007-05-16 |
TWI304173B true TWI304173B (zh) | 2008-12-11 |
Family
ID=37619544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094138921A TW200719141A (en) | 2005-07-11 | 2005-11-07 | Flash memory access method and circuit of an embedded system |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070011394A1 (zh) |
TW (1) | TW200719141A (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5728292B2 (ja) | 2011-02-04 | 2015-06-03 | 株式会社東芝 | メモリデバイス及びホストシステム |
FR3006094A1 (fr) | 2013-05-21 | 2014-11-28 | St Microelectronics Rousset | Ecriture d'une memoire eeprom sur bus i2c |
FR3006097A1 (fr) * | 2013-05-21 | 2014-11-28 | St Microelectronics Rousset | Mecanisme d'ecriture d'une memoire eeprom sur bus i2c |
CN105531682A (zh) * | 2014-08-15 | 2016-04-27 | 联发科技股份有限公司 | 管理多通道存储设备以具有改进的通道切换响应时间的方法及相关的存储控制系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW368626B (en) * | 1998-04-17 | 1999-09-01 | Winbond Electronics Corp | Microprocessor with self-programmed embedded flash memory and programming method |
GB2369464B (en) * | 2000-11-27 | 2005-01-05 | Advanced Risc Mach Ltd | A data processing apparatus and method for saving return state |
TWI268473B (en) * | 2004-11-04 | 2006-12-11 | Realtek Semiconductor Corp | Display controlling device and controlling method |
-
2005
- 2005-11-07 TW TW094138921A patent/TW200719141A/zh not_active IP Right Cessation
-
2006
- 2006-02-01 US US11/344,201 patent/US20070011394A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
TW200719141A (en) | 2007-05-16 |
US20070011394A1 (en) | 2007-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI570737B (zh) | 資料儲存裝置以及快閃記憶體控制方法 | |
JP5739551B2 (ja) | メモリアドレス変換 | |
TW201013674A (en) | NAND memory | |
TW200947439A (en) | Memory system | |
TWI304173B (zh) | ||
TW201005526A (en) | Memory system | |
TW200947440A (en) | Memory system | |
TW200947214A (en) | Memory system | |
TW201234378A (en) | Memory device, memory control method, and program | |
TWI220225B (en) | Control chip for optical disk drive and method for updating the firmware in the control chip | |
US20120303944A1 (en) | Data recovering system and method | |
TW200419330A (en) | Automatic booting system and method thereof | |
JP2018005962A (ja) | 不揮発性半導体記憶装置 | |
TW201027554A (en) | Data moving method and system utilizing the same | |
TW201327185A (zh) | 記憶體儲存裝置及其記憶體控制器與資料寫入方法 | |
TW201508753A (zh) | 記憶體元件、記憶體陣列與其操作方法 | |
JP4701807B2 (ja) | メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム | |
US10776200B2 (en) | XOR parity management on a physically addressable solid state drive | |
US20210271397A1 (en) | Dynamic memory deduplication to increase effective memory capacity | |
JP2007034581A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
TW200921384A (en) | NOR interface flash memory device and access method thereof | |
WO2009136442A1 (ja) | 情報処理装置 | |
JPWO2019202440A5 (ja) | 記憶装置 | |
US20150253998A1 (en) | Memory system | |
US20110161647A1 (en) | Bootable volatile memory device, memory module and processing system comprising bootable volatile memory device, and method of booting processing system using bootable volatile memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |