TWI301609B - Signal interface - Google Patents
Signal interface Download PDFInfo
- Publication number
- TWI301609B TWI301609B TW94109452A TW94109452A TWI301609B TW I301609 B TWI301609 B TW I301609B TW 94109452 A TW94109452 A TW 94109452A TW 94109452 A TW94109452 A TW 94109452A TW I301609 B TWI301609 B TW I301609B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- register
- ended
- data
- transmission interface
- Prior art date
Links
Description
1301609 九、發明說明 【發明所屬之技術領域】 ^ 本發明是有關於一種訊號傳輸介面,且特別是有關於一 . 種設置於驅動電路前端,可將單端訊號或差動訊號傳送至驅 動電路之訊號傳輸介面。 【先前技術】
隨著光學科技與半導體技術的進步,液晶顯示裝置 (Liquid Crystal Display ; LCD)已廣泛的應用於電子產品顯示 裝置上。液晶顯示器具有高畫質、體積小、重量輕、低電壓 驅動、低消耗功率及應用範圍廣等優點,故已廣泛的應用於 可攜式電視、行動電話、攝錄放影機、筆記型電腦、桌上型 顯示器、以及投影電視等消費性電子或電腦產品中,成為顯 示器的主流。 在液晶顯示态中’源極驅動器(Source Driver)係將數位訊 號轉變為類比電壓值’以用來傳送影像訊號到顯示器上,故 亦稱為資料線驅動器(Data Driver)。它可接收來自時序控制電 路(Timing Controller)的訊號,其中,此訊號可能為單端訊號 (Single End Signal)或串列(Seriai)訊號。上述之單端訊號例如 可以為電晶體-電晶體邏輯(Transist〇r_Transist〇r L〇gic ; TTL) 訊號,而上述之串列訊號例如可以為低擺幅差動訊號(Reduced Swing Diff ㈣ ntial Signaling; RSDS)、低電壓差動訊號(L〇w Voltage Differential Signaling ; LVDS)等。 習知的源極驅動器一般為電晶體_電晶體邏輯訊號或低擺 1301609 幅差動訊號單一傳輸方式,由時序控制電路所送出來的電晶 體-電晶體邏輯訊號與低擺幅差動訊號往往需分別由不同種類 ’的源極驅動器接收’此兩種訊號並無法使用相同的源極驅動 . 器。因此,在製作源極驅動電路板時,必須根據所需求之訊 號種類的不同,分別進行不同源極驅動電路的製作。如此一 來’在生產線的調配和備料上會相當複雜及繁j貞。 p 【發明内容】 因此,本發明的目的就是在提供一種訊號傳輸介面,可 將單端訊號或串列訊號傳送至驅動電路。 本發明的另一目的就是在提供一種訊號傳輸介面,具有 電晶體-電晶體邏輯訊號接收電路與電晶體-電晶體邏輯/低擺 幅差動訊號接收電路,可用以接收電晶體-電晶體邏輯訊號與 低擺幅差動訊號。 本發明的再一目的就是在提供一種訊號傳輸介面,設置 g於驅動電路之前端,使驅動電路能接收電晶體_電晶體邏輯訊 唬與差動訊號,進而可以降低生產時的複雜度。 曰本發明的又一目的就是在提供一種訊號傳輸介面,其電 體、迅μ體途輯/低擺幅差動訊號接收電路不僅可以接收低 擺幅差動訊號,更可與電晶體_電晶體邏輯訊號接收電路共同 使用,來接收電晶體_電晶體邏輯訊號,故訊號傳輸介面的接 腳可以共用,不需另外為不同的訊號種類重新設計。 ' :據本毛a月之上述目的,提出一種訊號傳輸介面,用以 :貝料Λ號傳运至—驅動電路。上述之訊號傳輸介面至少 1301609 包括至少一第一電路、至少一第二電路以及至少一資料匯流 排(Data Bus)。帛—電路至少包括一第—暫存器。第二電路至 少包:一選擇器、一第二暫存器、一訊號接收器以及一第三 2存。。選擇斋用以接收資料訊號。第二暫存器與訊號接收 -刀別與選擇g電性連接。第三暫存器則與訊號接收器電性 ?接。資料匯流排與第一暫存器、第二暫存器以及第三暫存 -=I·生連接,貝料匯流排用以將第一暫存器、第二暫存器以 及弟一暫存态輸出之訊號送至驅動電路。 ”中若資料訊號為一第一單端訊號,則第一暫存器與 選擇器接收上述之資料訊號,此外,選擇器更進—步將資料 2唬傳达至第二暫存器,以使資料匯流排輸出第一暫存器與 第,暫存器之訊號至驅動電路。若資料訊號為一申列^⑼叫 訊號’則選擇器接收上述之資料訊號,並將資料訊號傳送至 訊號接收器,以將資料訊號轉換成一第二單端訊號,再輸出 至第三暫存器,經由資料匯流排輸出至驅動電路。
依本發明之較佳實施例,上述之選擇器為一解多工器 (De-multiplexer)。第一單端訊號與第二單端訊號為一電晶體\ 電曰二體邏輯訊號’串列訊號為—差動訊號。第三暫存器為一 二階暫存器,用以將第二單端訊號由串列輸入轉換 成並列輪出(Parallel 〇ut)。 依恥本發明之較佳實施例,上述之訊號傳輸介面更至少 包括一資料排序電路耦接於第三暫存器與資料匯流排之間或 耦接於資料匯流排與驅動電路之間。 根據本發明之另一目的,提出一種訊號接收電路,至少 1301609 包括-選擇器、一第一暫存器、一差動訊號接收器以及一第 二暫存器。選擇器用以接收_資料訊號,其中,資料訊號為 一第一單端訊號或一差動訊號。第一暫存器與選擇器電性耦 接,用以暫存並輸出第一單端訊號。差動訊號接收器與選擇 器電性耦接,用以將差動訊號轉換成一第二單端訊號。第二 暫存器與差動訊號接收器電性純,用以暫存並輸出第二單 端訊號。 依妝本發明之較佳實施例,上述之訊號接收電路更可耦 接資料匯排’以構成一訊號傳輸介面,藉由資料匯流排 將資料訊號傳送至-驅動電路。在本發明之較佳實施例中, 上述之選擇器為一解多工器。第一單端訊號與第二單端訊號 為-電晶體-電晶體邏輯訊號’差動訊號為一低擺幅差動訊 號。第二暫存器為一二階暫存器,用以將第二單端訊號由串 列輸入轉換成並列輸出。 依照本發明之較佳實施例,上述之訊號接收電路更可包
括-資料排序電路耗接第二暫存器或#接於上述之資料匯流 排與驅動電路之間。 根據本發明之再—目的’提出-種訊號傳輸介面之操作 :法,至少包括如下步驟。首先’接收一資料訊號,其中, 資料訊號為一苐-單端訊號或-第-差動訊號。接著,若資 料訊號為第一單端訊號,則將第一單端訊號送至一第一暫存 器二並輪出第-單端訊號。若資料訊號為第一差動訊號,則 將弟- i動訊號轉換成—第二單端訊號。然後,將第二單端 訊號送至-第二暫存器。接下來,輸入一第二差動訊號,並 8 1301609 二單端訊 三單端訊 將第一差動訊號轉換成一第三單端訊號,隨後將第 諕达至第二暫存器。接著,輸出第二單端訊號與第 • 依照本發明之較佳實施例,其中將第二單端訊號送至^ 二暫存器之步驟係將第二單端訊號送至第二暫存器中之一弟 -階暫存器。將第三單端訊號送至第二暫存器之步驟前,: 至少包括將第一階暫存器中之第二單端訊號送至第二暫存哭 I中之-第二階暫存器。將第三單端訊號送至第二暫存器之; 驟係將第三單端訊號送至第二暫存器中之第一階暫存器。上 .述之第一單端訊號、第二單端訊號以及第三單端訊號為電晶 體-電晶體邏輯訊號,差動訊號為低擺幅差動訊號。 【實施方式】 為了使本發明之敘述更加詳盡與完備,可參照下列描述 並配合第1圖至第4圖之圖示。
請參考第1圖,第1圖係繪示依照本發明較佳實施例之 訊號傳輸介面之示意圖。本發明較佳實施例之訊號傳輸介面 可將控制單元1 〇2送出之單端訊號或差動訊號傳送至源極驅 動電路1 〇4。在本發明之較佳實施例中,單端訊號係以電晶體 -電晶體邏輯訊號(以下簡稱為TTl訊號)代表,而差動訊號則 以低擺幅差動訊號(以下簡稱為RSDS訊號)代表。如第1圖所 不’本發明較佳實施例之訊號傳輸介面具有3個TTL訊號接 收電路106與3個TTL/RSDS訊號接收電路108,可用以接收 TTL訊號與RS〇S訊號。由於RSDS訊號是串列(Serial)訊號, 1301609 而TTL訊號是並列(Parallel)訊號,故在資料傳輸時,丁几訊 號需用到的接收電路數目較多’因此,TTL訊號接收電路ι〇6 ’與TTL/RSDS訊號接收電路1〇8需共同運作,以接收ττ[訊 ,號。另一方面,當進行RSDS訊號的資料傳輸時,僅需 TTL/RSDS訊號接收電路1〇8運作即可。 如第1圖所不,當控制單元102送出之資料訊號為ttl 訊號時,TTL訊號接收電路1〇6和TTL/RSDS訊號接收電路 p 108共同運作,一次同時收進6組資料,再一起將資料傳送到 資料匯流排(Data Bus,在此標記以dc〇、DC1、DC2、DC3、 DC4以及DC5),如第i圖之虛線部分所示,以進一步輸出至 與本發明之訊號傳輸介面電性連接之源極驅動電路1〇4中。 另一方面,當控制單元102送出之資料訊號為RSDS訊號時, TTL/RSDS訊號接收電路108會分二次接收輸入的6組資料, 再同時將6組資枓輸出至資料匯流排中,如第丨圖之實線部 分所示,以進一步將資料傳送至與本發明之訊號傳輸介面電 k性連接之源極驅動電路1 04令。 接著,請參考第2a圖與第2b圖,第2a圖係繪示依照本 •發明較佳實施例之訊號傳輸介面之TTL訊號接收電路方塊 圖,而第2b圖係繪示依照本發明較佳實施例之訊號傳輸介面 之TTL/RSDS訊唬接收電路方塊圖。如第2a圖與第2七圖所 不,TTL訊號接收電路至少包括一暫存器2〇2,而ttl/rs〇s 訊號接收電路則至少包括一選擇器2〇4、一 TTL訊號暫存器 206 RSDS訊號接收器208以及一二階暫存器21〇,其中, 一階暫存器210更至少包括一暫存器212與一暫存器214。以 10 1301609 下將分別介紹各部分之功能與其運作方法。 ,次、、在第h圖中,暫存器202會接收並暫存TTL訊號,再由 貝料匯級排輸出至源極驅動電路。在第2b圖中,選擇器2料 、接收輸入之訊號後,會將TTL訊號送入TTL訊號暫存器2〇6 或將RSDS訊號送入RSDS訊號接收器2〇8。其中,選擇器a* 例^可以為—解多工器。TTL訊號暫存器2G6係用以暫存選 擇為2〇4輪出之TTL訊號,隨後再將TTL訊號經由資料匯流 •排’由輸出端c輸出至源極驅動電路,如第21)圖所示。
Rsds訊號接收器2〇8則用以接收選擇器2〇4輸出之 .RSDS訊號,並將此RSDS訊號解為TTL訊號。接著,rsds 訊號接收器208再將已轉換完成的TTL訊號輸出。二階暫存 淼210中的暫存器212會接收並暫存已轉換完成的ΤΊχ訊 唬’並在下一次RSDS訊號接收器208又送進新的TTL訊號 時,將暫存器212中暫存的資料推進暫存器214中,使暫存 器212得以儲存新送進來的資料。待一控制訊號輸入時,二 ^階暫存器210再同時將暫存器212與暫存器214中儲存的資 料送出至資料匯流排。換句話說,二階暫存器21〇利用内部 •的暫存态2 12與暫存器2 14,將串列輸入的一組資料轉為並列 、 輸出的兩組資料,再經由資料匯流排,分別由輸出端A與輸 出端B輸出。 由上可知,若控制單元送出之資料訊號為TTL訊號,則 TTL訊號接收電路1〇6和TTL/RSDS訊號接收電路108共同 運作,由暫存器202與選擇器2〇4接收TTL訊號。選擇器2〇4 更進一步將TTL訊號傳送至ttl訊號暫存器206,以使資料 11 1301609 匯流排輸出暫存器202與TTL訊號暫存器206之訊號至源極 驅動電路。若控制單元送出之資料訊號為RSDs訊號,則 TTL/RSDS訊號接收電路1〇8運作,由選擇器2〇4接收rsds 訊號’並將訊號傳送至rSDS訊號接收器2〇8,以將RSDS訊 號轉換成TTL訊號,再輸出至暫存器2 1 〇。隨後經由資料匯 流排輸出至源極驅動電路。 因此’本發明較佳實施例之訊號傳輸介面之TTL/RSDS 訊號接收電路可以依據不同種類的輸入訊號,進行不同的處 理。若輸入的資料為TTL訊號,則不進行處理,直接將資料 輸出。若輸入的資料為RSDS訊號,則先以RSDS訊號接收器 20 8將RSDS訊號解回TTL訊號,再由二階暫存器210分兩階 丰又將資料重新整理(Re-arrange)後輸出。此外,在本發明的其 他實施例中,亦可以TTL/RSDS訊號接收電路來取代TTL訊 號接收電路。 接著,請參考第3圖,第3圖係繪示依照本發明另一較 仏貝知例之訊號傳輸介面之示意圖。如圖所示,第3圖係第1 圖之訊號傳輸介面之進一步改良,與第丨圖不同的是,第3 圖之訊號傳輸介面更至少包括一資料排序電路15〇耦接於資 料匯流排與源極驅動電路1〇4之間。在第3圖中,ttl/rsds 訊號接收電路108所接收之訊號經處理後,會先送至資料排 序電路150中,並依據一控制訊號(未繪示),調整資料順序, 接著才送至源極驅動電路104中。如此一來,TTL/RSDS訊號 接收電路108便可以接收不同順序之資料,而源極驅動電路 仍得以正確處理資料,或接收相同順序之資料,提供源極 12 1301609 驅動電路104作為不同之驅動應用。此外,在本發明又一較 佳實施例中,資料排序電路亦可分別設置於爪訊號暫存哭 206或二階暫存器21〇與資料匯流排之間,如第4圖中之資二 排序電路250所示。其中’資料排序電路25〇更可僅排序饥 訊號暫存器206、暫存器212或暫存器214輸出之資料,或是 排序上述暫存器之任意組成所輸出的資料。 本發明之一特徵就是,本發明之訊號傳輸介面之 TTL/RSDS訊號接收電路會根據輸入之訊號的不同,將饥 訊號與RSDS訊號分開,並決定是否需在資料輸出前加以還原 處理。 本發明之另一特徵就是,本發明之訊號傳輸介面之 TTL/RSDS訊號接收電路不僅可以接收膽8訊號,更可盘 TTL訊號接收電路共同使用,來接收瓜訊號,故訊號傳輸 介面的接腳可以共用’不需另外為不同的訊號種類重新設計。 …由上述本發明較佳實施例可知,本發明之一優點就是,
況號傳輸〃面具有TTL訊號接收電路與ttl/rsds訊號接收 電路’,用以接收TTL訊號與咖訊號,亦即Μ訊號與 RSDS訊號共用部分電路。 a由上述本發明較佳實施例可知,本發明之另一優點就 疋’訊號傳輪介面電性連接⑽動電路之前端,使驅動電路 咸接收単端訊號與串列訊號,進而可以降低生產的複雜度。 雖然本發明已以一較佳實施例揭露如上,然其並非用以 =本發明’任何熟習此技#者,在不脫離本發明之精神和 耗内s可作各種之更動與潤飾,因此本發明之保護範圍 13 1301609 當視後附之申請專利範圍所界定者為準。 【圖式簡單說明] 為讓本發明之上述和其他目的、特徵、和優點能更明顯 易懂,下文特舉-較佳實施例,並配合所附圖式,作詳細說 明如下:
第1圖係、繪不依照本發明車交佳實施例之訊號傳輸介面之 示意圖。 第2a圖係繪不依照本發明較佳實施例之訊號傳輸介面之 TTL訊號接收電路方塊圖。 第2b圖係繪不依照本發明較佳實施例之訊號傳輸介面之 TTL/RSDS訊號接收電路方塊圖。 第3圖係%不依照本發明另一較佳實施例之訊號傳輸介 面之示意圖。 第4圖係繪示依照本發明又—較佳實施例之訊號傳輸介 面之TTL/RSDS訊號接收電路方塊圖。 【主要元件符號說明】 102 ·控制單元 1 04 :源極驅動電路 1〇6:電晶體-電晶體邏輯訊號接收電路 108·電晶體-電晶體邏輯/低擺幅差動訊號接收電路 1 50 ·資料排序電路 202 :暫存器 204 :選擇器206 :電晶體-電晶體邏輯訊號暫存器 208 :低擺幅差動訊號接收器 14 1301609 210 :二階暫存器 212 :暫存器 214 :暫存器 250 :資料排序電路
15
Claims (1)
1301609 十、申請專利範圍 1 · 一種訊號傳輸介面,用以將一資料訊號傳送至一驅動 電路,該訊號傳輸介面至少包括·· 至少一第一電路,至少包括: 一第一暫存器; 至少一第二電路,至少包括:
一選擇器,用以接收該資料訊號; 一第二暫存器,與該選擇器電性連接; 一訊號接收器,與該選擇器電性連接;以及 一第三暫存器,與該訊號接收器電性連接;以及 至少一資料匯流排(Data Bus),與該第一暫存器、該第二 暫存器以及該第三暫存器電性連接,該資料匯流排用以將該 第一暫存器、該第二暫存器以及該第三暫存器輸出之訊號送 至該驅動電路; 其中,若該資料訊號為一第一單端訊號(Single End Signal),則該第一暫存器與該選擇器接收該資料訊號,該選 擇器更進一步將該資料訊號傳送至該第二暫存器,以使該資 料匯流排輸出該第一暫存器與該第二暫存器之訊號至該驅動 電路,若該資料訊號為一串列(Serial)訊號,則該選擇器接收 該資料訊號,並將該資料訊號傳送至該訊號接收器,以將該 資料訊號轉換成一第二單端訊號,再輸出至該第三暫存器, 經由該資料匯流排輸出至該驅動電路。 16 1301609 2 ·如申請專利範圍第1項所述之訊號傳輸介面,其中該選 、 擇器為一解多工器(De-Multiplexer)。 3·如申請專利範圍第1項所述之訊號傳輸介面,其中該第 一單端訊號為一電晶體-電晶體邏輯(Transistor-Transistor L〇gic ; TTL)訊號。 4 ·如申請專利範圍第1項所述之訊號傳輸介面,其中該第 一單端訊號為一電晶體-電晶體邏輯訊號。 5.如申請專利範圍第丨項所述之訊號傳輸介面,其中該串 列訊號為一差動訊號。 6.如申請專利範圍第丨項所述之訊號傳輸介面,其中該第 二暫存裔為一二階暫存器,用以將該第二單端訊號由串列輸 入(Serial In)轉換成並列輸出(Parallel 〇ut)。 7·如申請專利範圍第1項所述之訊號傳輸介面,更至少包 括一資料排序電路耦接於該第三暫存器與該資料匯流排之 間0 括一 8 ·如申明專利範圍第丨項所述之訊號傳輸介面,更至少包 貝料排序電路輕接於該資料匯流排與該驅動電路之間。 17 1301609 9·一種訊號接收電路,至少包括:
選擇裔’用以接收一資料訊號,其中該資料訊號為 單端訊號或一差動訊號; 一第一暫存器’與該選擇器電性耦接,該第一暫存器用 乂暫存並輸出該第一單端訊號;
一差動訊號接收器,與該選擇器電性耦接,該差動訊號 接收器用以將該差動訊號轉換成一第二單端訊號;以及 一第二暫存器,與該差動訊號接收器電性耦接,該第二 暫存裔用以暫存並輸出該第二單端訊號。 1 0 ·如申凊專利範圍第9項所述之訊號接收電路,其中該 選擇器為一解多工器。 11·如申請專利範圍第9項所述之訊號接收電路,其中該 第一單端訊號為一電晶體-電晶體邏輯訊號。 12 ·如申請專利範圍第9項戶斤;+、> 塌所述之訊號接收電路,其中該 第二單端訊號為一電晶體-電晶體邏輯訊號。 13.如申請專利範圍第9項所被^ 、尸β迷之訊號接收電路,其中該 差動訊?虎為一低擺幅差動訊號W」 deduced Swing Differential Signaling ; RSDS) 〇 14·如申請專利範圍第 項所述 之訊號接收電路,其中該 18 1301609 弟二暫存器為一二階暫存哭,用以脸 丨白·1仔时用以將該第二單端訊號由串列 輸入轉換成並列輸出。 15_如申請專利範圍第9項所述之訊號接收電路,更至少 包括一資料排序電路耦接該第二暫存器。 • I1 2 3 4 5 6 7 8·如申凊專利範圍第9 10項所述之訊號接收電路,其中該 G訊號接收電路更可㈣-資料匯流排,以構成—訊號傳Μ 面,藉由該資料匯流排將該資料訊號傳送至一驅動電路。 . 17 士申請專利範圍第b項所述之訊號接收電路,更至少 包括-資料排序電路輕接於該資料匯流排與該驅動電路之 19 1 8 · —種訊號傳輸介面之操作方法,至少包括: 2 % 接收-資料訊號,其中該資料訊號為一第一單端訊號或 3 一第一差動訊號; 4 ‘ 若該資料訊號為該第一單端訊號,則將該第一單端訊號 5 ^送至一第一暫存器,並輸出該第一單端訊號; " 6 若該資料訊號為該第一差動訊號,則將該第一差動訊號 7 轉換成一第二單端訊號; 8 將該弟一早端訊號送至一第二暫存哭. 9 輸入一第二差動訊號,並將該第二差動訊號轉換成一第 10 三單端訊號; 1301609 二暫存器;以及 三單端訊號。 將該第三單端訊號送至該第 輪出該第二單端訊號與該第 19·如申明專利範圍第18項所述之訊號傳輸介面之操作 μ八中"亥將遽第一單端訊號送至該第二暫存器之步驟係 將忒第一單端訊號送至該第二暫存器中之一第一階暫存器。 20·如申請專利範圍第19項所述之訊號傳輸介面之操作 方法,其中该將該第三單端訊號送至該第二暫存器之步驟 月(J ’更至少包括將該第一階暫存器中之該第二單端訊號送至 該第二暫存器中之一第二階暫存器。 21.如申請專利範圍第20項所述之訊號傳輸介面之操作 方法,其中該將該第三單端訊號送至該第二暫存器之步驟係 將該第三單端訊號送至該第二暫存器中之該第一階暫存器。
22·如申請專利範圍第1 8項所述之訊號傳輸介面之操作 方法,其中該第一單端訊號為一電晶體-電晶體邏輯訊號。 2 3 ·如申請專利範圍第1 8項所述之訊號傳輸介面之操作 方法,其中該第二單端訊號為一電晶體-電晶體邏輯訊號。 24 ·如申請專利範圍第1 8項所述之訊號傳輸介面之操作 方法,其中該第三單端訊號為一電晶體-電晶體邏輯訊號。 20 1301609 25.如申請專利範圍第丨8項所述之訊號傳輸介面之操作 方法’其中該第一差動訊號為一低擺幅差動訊號。 26·如申請專利範圍第is項所述之訊號傳輸介面之操作 方法,其中該第二差動訊號為一低擺幅差動訊號。
27.如申請專利範圍第ι8項所述之訊號傳輸介面之操作 方法,其中該接收該資料訊號之步驟係在一選擇器中進行。 28·如申請專利範圍第18項所述之訊號傳輸介面之操作 方法,其中該將該第一差動訊號轉換成該第二單端訊號之步 驟係在一差動訊號接收器中進行。 29·如申請專利範圍第ι8項所述之訊號傳輸介面之操作 \方法,更至少包括排序該資料訊號之步驟,其中該資料訊號 係選自於由該第一單端訊號、該第二單端訊號以及該第三單 m ^ 端訊號所組成之一族群。 21
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW94109452A TWI301609B (en) | 2005-03-25 | 2005-03-25 | Signal interface |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW94109452A TWI301609B (en) | 2005-03-25 | 2005-03-25 | Signal interface |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200634706A TW200634706A (en) | 2006-10-01 |
TWI301609B true TWI301609B (en) | 2008-10-01 |
Family
ID=45070285
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW94109452A TWI301609B (en) | 2005-03-25 | 2005-03-25 | Signal interface |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI301609B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI394440B (zh) * | 2008-12-11 | 2013-04-21 | Quanta Comp Inc | 電子式即時顯像系統及方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113936620B (zh) * | 2021-12-15 | 2022-03-04 | 常州欣盛半导体技术股份有限公司 | 源极驱动器及其输入级比较器的控制方法 |
-
2005
- 2005-03-25 TW TW94109452A patent/TWI301609B/zh not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI394440B (zh) * | 2008-12-11 | 2013-04-21 | Quanta Comp Inc | 電子式即時顯像系統及方法 |
Also Published As
Publication number | Publication date |
---|---|
TW200634706A (en) | 2006-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100097370A1 (en) | Driving System of Liquid Crystal Display | |
US11907602B2 (en) | Cascaded display driver IC and multi-vision display device including the same | |
US20070268204A1 (en) | Driver circuit | |
US20070262944A1 (en) | Apparatus and method for driving a display panel | |
US8994637B2 (en) | Image display systems, shift registers and methods for controlling shift register | |
TWI301609B (en) | Signal interface | |
US7460603B2 (en) | Signal interface | |
JP2007171592A (ja) | 表示駆動装置、表示信号転送装置、および表示装置 | |
WO2019205236A1 (zh) | 驱动装置、驱动方法及显示系统 | |
TWI220751B (en) | Driving circuit for double display pannel | |
KR20040053287A (ko) | 워드 데이터 전달 방법 및 그 장치 | |
US8471804B2 (en) | Control signal generation method of integrated gate driver circuit, integrated gate driver circuit and liquid crystal display device | |
US20050237849A1 (en) | Semiconductor integrated circuit device | |
CN101361111A (zh) | 用于驱动显示设备的方法和装置 | |
US5959601A (en) | Method and apparatus for parallel in serial out transmission | |
US7945706B2 (en) | Signal receiving circuit adapted for multiple digital video/audio transmission interface standards | |
CN114512088A (zh) | 影像显示设备 | |
CN110277045B (zh) | 显示器架构系统和用于驱动显示器的方法 | |
EP3467813B1 (en) | Liquid crystal display and demultiplexer circuit thereof | |
KR100986042B1 (ko) | 멀티 페어 데이터 인터페이스가 가능한 소스 드라이버 집적회로 및 상기 소스 드라이버 집적회로를 구비하는 디스플레이 패널 구동시스템 | |
TWM567898U (zh) | 自動調整輸出通道的多電腦切換裝置 | |
TWI779369B (zh) | 影像顯示裝置 | |
US6563485B2 (en) | Method and apparatus for parallel in serial out transmission | |
CN217116234U (zh) | 视频信号扩展电路以及扩展设备 | |
CN218499184U (zh) | 控制板卡及视频处理设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |