TWI300316B - - Google Patents

Description

她知II 1300316 九、發明說明： 【發明所屬之技術領域】 本發明是有關於過孔殘段效應之抑制技術，由指一種 基板過孔殘段效應之抑制方法及其結構。 【先前技術】 • 隨著高速數位電路對頻寬需求持續成長，損耗、反射、 •串擾等問題的重要性也相對的提高。信號完整性問題會在 貪料傳輸數據速率達數Gbps時造成像集膚效應、介電值損 耗反射串&、付號間干擾（Inter—Symb〇i interference 簡稱ISI)，等嚴重問題。 基板疋由許多不同元件組成的複雜環境，目前已經對 數Gbps以上的信號速率產生了重大挑戰。基板上的每一顆 疋件均各自财其阻抗值，且在錢路徑中還有超過ι〇 们以上的過孔（V i a )，每一個過孔都同時且有貫穿 =rough )與殘段（s⑽）成份，這導致了額外的阻抗不 性與共振零點，其結果是此環境中訊號的 :=?響。當電路操作於非高速系統時，儘管訊號傳 :二：#些差異’如過孔的阻抗不連續性，並不會 w成明顯的訊號反射。但是當電路操作於高 ， 據信號層（以及過孔的貫穿/殘段比率 : 電值材㈣不同，各訊息通道將呈現心 在故種訊息通道特性變化極大、- 率，對莴祙虫石丨、由k θ 兄^只現向速數據速 對N速串列連接而言是非常大的挑戰。 請參考第1圖’在多層印刷 风i T，一般會用過 19134(修正本) 5 1300316 ㈣月 孔（vla) ίο來電性連接位於不同訊號層的信號 13, 14。而在現今業界的製程中，過孔多半是以貫穿過孔 1!1 )的方式實現。因此’如果所連接的信號線為 π線（½旒線於内層）結構，就勢必會在整個過孔上留有 一開路殘段（openstub)15。由於，此開路殘段15對於整 ‘個信號線上的信號品質會有負面的影響，也就是，此過孔 的開路殘段會讓整體電路的阻抗匹配問題，如電容及電感 _效應的變化，所以都必須在製程中予以去除。 。 目前在多層印刷電路板丨的製作上，用來去除過孔開 路殘段的方法是用反鑽（back drill)法。此方法是由下往 上，以鑽頭將此開路殘段15去除。但是反鑽法不僅需要額 外的成本，更因為反鑽的孔洞必會大於原本過孔1 〇的孔 洞，而影響多層印刷電路板丨上可佈線的空間。不僅如此， 此反鑽製程，還會延長生產多層印刷電路板丨所需的時間 與相對成本。 因此，如何提出一種基板過孔殘段效應之抑制方法及 其結構，以克服前述先前技術所引發之各種問題，實為業 界亟待探討之課題。 【發明内容】 繁於以上所述習知技術之缺點，本發明之一目的係提 供一種基板過孔殘段效應之抑制方法及其結構，以提昇信 號傳輸之完整性。 本發明之次一目的係提供一種基板過孔殘段效應之抑 制方法及其結構，俾省略額外的鑽孔加工時間與成本。 19134(修正本) 6 )多正 補充 1300316 [~—

疗年/月f E 本餐明之另一目的係提供一種基板過孔殘段效應之抑 •I方法及其結構，以在不影響基板上可㈣佈線空間之要 件下、’避免過孔開路殘段的殘存電容等負面效應。 AA為達成上揭及其它目的，本發明提供一種基板過孔殘 段效應之抑制方法，係應用於具有過孔（via)以電性連接第 :導線與第二導狀基板巾，其特徵在於：該抑制方法係 藉=改變該第一導線及第二導線連接至該過孔之局部線段 的寬度，以改變該第一導線及第二導線局部線段的阻抗值 以匹配於該過孔殘段的阻抗值，藉以減少過孔殘段之阻抗 不連續效應，用以提昇信號經過該第一導線、過孔與第二 導線傳輸後之信號完整性。 、前述本發明提供一種基板過孔殘段效應之抑制方法 中’係可利用史密斯圖表（Smi th Chart)來調整該第一導線 及弟一 ‘線與该過孔殘段的阻抗匹配。另外，所述該過孔 係可為貫穿過孔（Though Via)，而該基板係可為印刷電路 馨板（PCB) ’ 或為砍基板（Silicon Substrate)。 本發明復提供一種基板過孔殘段效應之抑制結構，係 應用於具有過孔（via)以電性連接第一導線與第二導線之 基板中，其特徵係在於：於該第一導線及第二導線連接至 該過孔之處設有一寬度相異之局部線段，以改變該第一導 線及第二導線局部線段的阻抗值以匹配於該過孔殘段的阻 抗值，藉以減少過孔殘段之阻抗不連續效應，達成設計頻 率點的阻抗匹配，用以提昇信號經過該第一導線、過孔與 第二導線傳輸後之信號完整性。 7 19134(修正本) 1300316 本發明所提出之基板過孔殘段效應之抑制方^ 構，係藉由阻抗匹配的方式以提昇信號傳輸之完整性 不需增加額外的製作成本，以及不影響基板上可用的佈線 空間之下，可避免過孔開路殘段的殘存電容，電阻等負面 效應。 、 •【實施方式】 • 以下係藉由特定的具體實例說明本發明之實施方式， 熟悉此技藝之人士可由本說明書所揭示之内容輕易地瞭解 •本，明之其他優點與功效。本發明亦可藉由其他不同的具· 體實例加以施行或應用，本說明書中的各項細節亦可基於 不同觀點與應用，在不棒離本發明之精神下進行各種修飾 與變更。 帛注意的是’所附圖式均為簡化之示意圖，僅以示意 方式說明本發明之基本結構與方法。因此，在該等圖^ ㈣示與本發明有關之元件，且所顯示之元件並非以實際 #貫施時之數目、形狀、尺寸比例等加以緣製，其實際實施 •時之規格尺寸實為一種選擇性之設計，且其元件佈局形態鲁 可能更為複雜，先予敘明。 第2圖所示的是本發明的具體參考實施例，本發明提 i、種基板過孔歹3^又效應之抑制方法，係應用於具有過孔 (vi:)20以電性連接第一導線23與第二導線％之基板2 中’該抑制方法主要係藉由改變該第一導線23及第二導線 ^連，至該過孔2〇之局部線段23卜241的寬度，以改變 〜弟一導線23及第二導線24局部線段的阻抗值以匹配於 8 19134(修正本） 1 1 1300316 淋丨月令P: 該過孔殘段25的阻抗值，藉以減少過孔殘段25之阻抗不 連續效應，達成設計頻率點的阻抗匹配，用以提昇信號經 過該第一導線23、過孔20與第二導線24傳輸後之信號完 整性。 前述本發明提供一種基板過孔殘段效應之抑制方法 •中’係可利用史密斯圖表（Smith Chart)來調整該第一導線 及弟一導線與该過孔殘段的阻抗匹配。另外，所述該過孔 係可為貫穿過孔（Though Via)，而該基板係可為印刷電路 _fe(PCB) ’ 或為破基板（Silicon Substrate)。 此貫施例的阻抗匹配結構是，藉由改變連接到過孔2 〇 之第一導線23、第二導線24的寬度，來改變此第一導線 ，23、第二導線24局部線段的阻抗值，以匹配過孔2〇或是 過孔殘段25所具有的阻抗值，藉之減少過孔2〇或過孔殘 I又2 5之阻抗不連續效應，達成設計頻率點的阻抗匹配。 減如第2圖所示，在未考慮過孔殘段25的殘存阻抗 ⑩下，對應於原本設計的阻抗值，導線23外層線寬的設計值 為7 mils (千分之一吋），而其内層線寬則為5 mils。但 在考慮過孔殘段25的阻抗殘存時，藉阻抗匹配之估算，推 得此過孔兩端各長250 mi Is的局部線段231、241的寬度， 由原本的5 mil改變成為3· 5 mils，便可達到設計頻率點 3GHz的阻抗匹配。 、第3圖是Smith Chart，其所示的是信號傳輸導線第 V線23、第一導線24及過孔2〇間在阻抗匹配前後，其 反射相失之^:化不意圖。如本實施例所示，當阻抗匹配點 19134(修正本) 9 1300316 定在3GHz時，藉史密斯圖表（Smith Chart)來調整第一導 線23、第二導線24及與其彼此電性連接的過孔殘段25的 阻抗匹配，得到了匹配局部線段231、241的長度及寬度分 別疋 250 mils 及 3.5 mils。 第4圖是散射參數圖，所示的是，當第一導線23、第 •二導線24與過孔殘段25經過了阻抗匹配之後，在設計頻 -率點3GHz處，不論是S11 (反射損失）或S21 (介入損失） 皆有顯著改善。尤其是經阻抗匹配後的反射損失su，其 •相對於未經阻抗匹配之值，更是明顯的減少了 30dB。此結鲁 果表示，在此所舉的方法，就特定頻率3GHz的信號傳輸來 说’確貫能有效的改善其信號完整度。也因此，可免除先 前技術所用的反鑽製程。 相杈於習知技術，本發明所提出之基板過孔殘段效應 之抑制方法及其結構，係藉由阻抗匹配的方式以提昇信號 傳輸之元整性’在不需增加額外的製作成本，以及不影響 籲基板上可用的佈線空間之下，可避免過孔開路殘段的殘存 電容’電阻等負面效應，相對已解決先前技術所存在之問鲁 題0 上述實施例僅例示性說明本發明之原理及其功效，而 非用於限制本發明。任何熟習此項技藝之人士均可在不違 背本發明之精神及範疇下，對上述實施例進行修飾與改 變。因此，本發明之權利保護範圍，應如後述之申請專 範圍所列。 【圖式簡單說明】 19134(修正本) 10 1300316 第i圖係顯示信號傳輸導線及過孔或過孔1¾¾之電子習 連接示意圖； 第2圖係顯示藉改變信號傳輸導線尺寸以阻抗匹配過 孔之示意圖； 第3圖係顯示史密斯圖表（§111丨让（；1181'1;)，用來比較信 號傳輸導線及過孔間在阻抗匹配前後，其反射損失之變化 示意圖；以及 第4圖係顯示散射參數圖，用來比較信號傳輸導線及 過孔間在阻抗匹配前後，其反射損失及介入損失之變化示 意圖。 【主要元件符號說明】 1 基板 10 過孔 13 第一導線 14 第二導線 15 開路殘段 2 基板 20 過孔 23 第一導線 231 局部線段 24 第二導線 241 局部線段 25 開路殘段 11 19134(修正本)

Claims (1)

1. 1300316 十、申請專利範圍·· 一種基板過孔殘段效應之抑制方法，係應用於具有過 孔（via)以電性連接第一導線與第二導線之基板中，其 特徵在於： 該抑制方法係藉由改變該第一導線及第二導線連 接至该過孔之局部線段的寬度，以改變該第一導線及 第二導線局部線段的阻抗值以匹配於該過孔殘段的阻 抗值，藉以’肖除過孔殘段之阻抗不連續效應，達成設 計頻率點的阻抗匹配，用以提昇信號經過該第一導 .線、過孔與第二導線傳輸後之信號完整性。 2·如申請專利範圍第1項之基板過孔殘段效應之抑制方 法，其中，係利用史密斯圖表（Smith Chart)來調整該 第一導線及第二導線與該過孔殘段的阻抗匹配。 3·如申請專利範圍第1項之基板過孔殘段效應之抑制方 法，其中，該過孔係為貫穿過孔（Th〇ugh Via)。 4·如申請專利範圍第丨項之基板過孔殘段效應之抑制方 法’其中’該基板係為印刷電路板（pCB)。 5·如申請專利範圍第丨項之基板過孔殘段效應之抑制方 法其中’ δ亥基板係為石夕基板（Si Hc〇n substrate)。 6· —種基板過孔殘段效應之抑制結構，係應用於具有過 孔（vla)以電性連接第一導線與第二導線之基板 i 特徵係在於： —於該第一導線及第二導線連接至該過孔之處設有 一見度相異之局部線段，以改變該第一導線及第二導 12 19134(修正本) Ι30Ό316 線局部線段的阻抗值以匹配於該過孔殘段的 修正補充 藉以消除過孔殘段之阻抗不連續效應，達成設計頻率 點的阻抗匹配，用以提昇信號經過該第一導線、過孔 與第二導線傳輸後之信號完整性。 7·如申請專利範圍第6項之基板過孔殘段效應之抑制結 構，其中，該過孔係為貫穿過孔（Th0Ugh Via)。 8·如申請專利範圍第6項之基板過孔殘段效應之抑制結 構’其中，該基板係為印刷電路板（PCB)。 9·如申請專利範圍第6項之基板過孔殘段效應之抑制結 構’其中’該基板係為矽基板（Silic〇n Substrate)。 10·如申請專利範圍第6項之基板過孔殘段效應之抑制結 構’其中’該局部線段之寬度係根據史密斯圖表（Smith Chart)調整者。

   13 19134(修正本)

   1300316 七、指定代表圖： (一） 本案指定代表圖為：第（2 )圖。 (二） 本代表圖之元件代表符號簡單說明： 2 基板 20 過孔 23 第一導線 231 局部線段 24 第二導線 241 局部線段 25 開路殘段 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式： 無0

   4 19134(修正本)