TWI299552B - Package structure - Google Patents

Package structure Download PDF

Info

Publication number
TWI299552B
TWI299552B TW095110365A TW95110365A TWI299552B TW I299552 B TWI299552 B TW I299552B TW 095110365 A TW095110365 A TW 095110365A TW 95110365 A TW95110365 A TW 95110365A TW I299552 B TWI299552 B TW I299552B
Authority
TW
Taiwan
Prior art keywords
substrate
package structure
sealing ring
height
package
Prior art date
Application number
TW095110365A
Other languages
English (en)
Other versions
TW200737446A (en
Inventor
Cheng Wei Huang
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW095110365A priority Critical patent/TWI299552B/zh
Priority to US11/627,237 priority patent/US7429784B2/en
Publication of TW200737446A publication Critical patent/TW200737446A/zh
Application granted granted Critical
Publication of TWI299552B publication Critical patent/TWI299552B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/0035Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS
    • B81B7/0041Packages or encapsulation for maintaining a controlled atmosphere inside of the chamber containing the MEMS maintaining a controlled atmosphere with techniques not provided for in B81B7/0038
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0118Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00Forming microstructural systems
    • B81C2203/01Packaging MEMS
    • B81C2203/0172Seals
    • B81C2203/019Seals characterised by the material or arrangement of seals between parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Micromachines (AREA)
  • Liquid Crystal (AREA)

Description

1299552 九、發明說明: 【發明所屬之技術領域】 本發明係有關於一種封裝結構,且特別有關於一種可增加黏著性和氣 密性,並有效減少封裝膠體使用量、和避免污染元件區域之封裝結構。' 【先前技術】 由於半導體元件、微機電元件(MEMS)、或光電元件···等電 子元件乃具有微小精細的電路及構造,因此為避免粉塵、酸驗 鲁物質、濕氣和氧氣等污染或侵餘電子元件,進而影響其可靠声 及壽命,乃需藉由封裝技術進而提供上述電子元件有關電能傳 送(Power Distribution)、訊號傳送(Signal Distribution)、熱的散 失(Heat Dissipation)與保護支持(Protection and Support)等功 能。 · 大多數的封裝技術都是將晶圓分離成獨立之晶片後,再完 成封裝之程序,而晶圓級封裝則是以整片晶圓為封裝對象,而 並非如習知的封裝技術以單一晶片為封裝標的,因此封裝與測 _ 減均在晶圓尚未切割前完成,如此可省卻大量人工成本以及縮 短製造的時間,是一種高度整合的封裝技術,也是半導體封裝 技術的趨勢。 第一圖為一習知電子元件之封裝結構100的剖面示意圖。 封裝結構100主要包含一基板102,與位於基板102表面一作 動區104上的電子元件106,例如一微機電元件。為有效阻隔 外界大氣或粉塵對電子元件106或電路造成侵蝕或破壞,進而 影響電子元件106的可靠度及壽命,習知封裝技術乃利用一混 合有間隔球(spacer ball)l 10之封閉框膠112於基板102的作動 區104之邊緣外劃出一封膠道,並將另一基板1〇8,例如一破 Ί299552 璃基板覆蓋於電子元件106之上,且將兩基板ι〇2和⑽相 互壓口 w用封閉框膠112將兩者黏結,而封閉框膠112中的 間隔球110貝|J可用以於基板1〇2與另一基板⑽間提供一間隙 114,作為一容納電子元件1〇6本身或其作動之空間。 然而在壓合過程中,如果封閉框膠112中的間隔球ιι〇大 小不一,亦或者形成聚集或分佈不均,則容易造成兩基板1〇2 和108、结合後的南度異常,$因麼合力不均而使得上述間隔球 no滚動或滑動’造成對位不準確;另,由㈣閉框膠112為 鲁-體積不S1定之可流動膠體,因此在壓合時容易造成封閉框膠 112流動至基板102的作動區104而形成污染,因此在習知電 子元件106之封裝結構1〇〇中,上述封閉框膠丨12之塗佈量、 壓合力與自由移動之間隔球11〇均會影響上述封閉框膠ιΐ2之 覆蓋面積、間隙高度和對位的準確性。 有鑑於上述利用含有間隔球之封閉框膠控制兩基板間的 間隙高度和密封度所衍生之作動區污染、間隙高度、和對位準 確性等問題,中華民國專利號1222705 —案乃提供一種晶圓級 鲁封裝方法及結構’其利用半導體製程形成一間隙壁踏,並藉由 此間隙壁牆之尚度來控制半導體晶圓及可透光基板間的間隙 之均勻性’且將一封閉框膠塗置於間隙壁牆之内側側壁或外側 側壁,精確地控制封閉框膠之位置及範圍,而有效縮短封閉框 膠與作動區或顯示區的距離,進一步控制元件之尺寸寬度的穩 定性。儘管中華民國專利號1222705 —案可有效控制兩基板間 的間隙高度,並且避免作動區污染等問題,然而由於封閉框膠 為一體積不固定之可流動膠體,因此塗置於間隙壁牆之内側側 壁或外側侧壁的封閉框膠較不易準確地控制其金佈量,更遠論 如何兼顧膠體使用成本、以及黏著性和氣密性。 1299552 有鐘於上述,為增加電子元件之可靠度及壽命,業者乃極 2尋求一種可均勻控制兩基板間的間隙高度、以及具有極佳氣 密性的封裝結構,且較佳為一可減少膠體使用量,並適用於一 晶圓級封裝,以減少製作成本及繁瑣步驟之封裝結構。 【發明内容】 本發明的目的之一就是提供一種封裝結構,其可有效減少 封裝膠體之使用量。 _ 本發明的另一目的則提供一種封裝結構,其不僅可有效控 制封裝膠體所在之位置,並可避免污染元件所在之區域。 本發明又一目的則提供一種封裝結構,其具有良好的黏著 性和氣密性,以有效阻隔外界九氣或粉塵對元件或電路造成侵 钱或破壞,進而影響電子元件的可靠度及壽命。 為達上述與其他目的,本發明主要係提供一種封裝結構, 其包含一第一基板和一第二基板,其中第一基板之上表面具有 預疋區域,而一具有第一尚度之第一封環則位於第一基板之 Φ上表面,且設置於上述預定區域之外圍,並與第二基板之下表 面連接,而一具有第二咼度小於第一高度之第二封環則位於第 一基板之上表面,且設置於第一封環之外圍,並與第一封環相 圍成一溝道,以及一位於溝道中的封裝膠體。 而本發明之另一實施例乃提供一種封裝結構,其包含一第 一基板和一第二基板,其中第一基板之上表面具有一預定區 域,而一具有第一高度之第一封環則位於第一基板之上表面, 且設置於上述預定區域之外圍,並與第二基板之下表面連接, 而一具有第二高度小於第一高度之第二封環則位於第一基板 Ί299552 之上表面,且設置於第一封環之外圍,並與第一封環相圍成一 溝道,而一位於第二基板之下表面的第三封環則對應於溝道之 位置,以及一位於溝道中的封裝膠體。, 為讓本發明之上述和其他目的、特徵、和優點能更明顯易 懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如 下: 【實施方式】 本發明係舉列一些實施例詳述如下,其内文中相關之圖示 並未依據實際比例繪製,其作用僅在於表達本發明之結構特 徵。另,除了所提出之實施例外,本發明亦可廣泛地施行於其 他的實施例中,亦即,夺發明的範圍乃不受實施例限定,而以 本發明所提出之申請專利範圍為準。 第二圖係顯示根據本發明一實施例之基板200的概略俯視 圖。一基板200,例如一半導體晶圓,其上表面劃分有一或一 以上之預定區域202,而一或一以上之元件204則設置於上述 預定區域202中,亦即預定區域202可作為例如一元件區域。 上述元件204可包含半導體元件、微機電元件、及/或其他電子 元件,本發明乃並非以此為限。 在此實施例中,上述元件204係以一互補式金氧半元件/ 微機電元件為例而用以說明本實施例。於上述基板200具有元 件204之上表面處設置一第一封環206於預定區域202之外 圍,並於基板200之上表面處設置一第二封環208於上述第一 封環206之外圍,而與第一封環206相圍成一溝道210。上述 第一封環206和第二封環208可包含例如先利用電鍍法、蒸鍍 法、濺鍍法、化學氣相沉積法、或其他成膜方式,先行形成一 1299552 膜層,接著再經由一半導體製程而於基板200上所直接形成 者,而上述封環可包含金屬、陶瓷、或其他材質,例如銅、或 氧化矽等,然本發明乃並非以此為限,此技藝人士亦可利用一 額外提供之封環結構而黏著固定於基板200之上表面,且第一 封環206與第二封環208亦可依據不同方法所提供,並可為相 同或不同之材質,本發明乃並非以此為限。 第三圖係顯示一根據本實施例之封裝結構300的剖面示意 圖,其上述第一封環206乃具有一第一高度,而第二封環208 φ 則具有一第二高度,且此第二高度係小於第一封環206之第一 高度。在此實施例中,首先於溝道210中提供一封裝膠體212, 由於封裝膠體212為一體積不固定之可流動膠體,因此藉由上 述第一封環206與第二封環208所包圍而成之溝道210,其可, 有效控制封裝膠體212之使用量及位置,避免造成膠體的浪 費、以及膠體溢至元件區域而造成污染等問題。 在此實施例中,溝道210中的封裝膠體212乃較佳具有因 其本身之内聚力而稍微突起於第一封環206之高度,以便後續 A 將另一基板220覆蓋至上述基板200時,兩者具有緊密的黏著 性和氣密性。上述第一封環206之第一高度可用以控制兩基板 200和220間的間隙222之高度,以提供元件204 —容納或作 動之空間,而由於第二封環208之第二高度係小於第一封環206 之第一高度,因此當兩基板200和220貼合時,封裝膠體212 可向第二封環208之外圍溢出,如此有可有效避免元件區域的 污染等問題,如第三圖所示。在此實施例、中,封裝結構300係 以一光電產品的封裝結構為例,因此基板220可包含一透明基 板,例如一玻璃基板,然並非以此為限。 另,第四圖為根據本發明另一實施例之封裝結構400的剖 1299552 面示意圖,其中相同標示的符號說明係表示相同之構件,故此 處為求内容簡潔明瞭乃不再贅述。 參照第四圖,於基板220之下表面提供一第三封環230, 並將此第三封環230對應於基板200上表面之溝道210的位 置。上述第三封環230乃較佳具有一第三高度小於第一封環206 之第一高度,而當此具有第三封環230之基板220覆蓋於基板 200上時,則第三封環230將佔有部分溝道210内的空間,並 且於黏合的過程中擠壓溝道210中的封裝膠體212,而更者將 φ 多餘的封裝膠體212往第二封環208之外圍溢出。在此實施例 中,由於第三封環230係佔有部分溝道210内的空間,且突出 的第三封環230可用以增加黏著的面積,因此具有減少封裝膠 體2,12的使用量,以及增加兩基板200和220間的黏著性和氣 密性等優點。 雖然本發明已以數個較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在未脫離本發明所揭示之精 神下所完成之等效改變或修飾,例如改變上述封環結構之數 量、形狀、和位置等,均應包含在下述之申請專利範圍内。 1299552 【圖式簡單說明】 第一圖為一習知電子元件之封裝結構的剖面示意圖; 第二圖係顯示根據本發明一實施例之基板的概略俯視圖; 第三圖係顯示一根據本實施例之封裝結構的剖面示意圖; 第四圖為根據本發明另一實施例之封裝結構的剖面示意 圖。 【主要元件符號說明】 100〜封裝結構; 104〜作動區; 108〜基板, 112〜封閉框膠; 200〜基板; 204〜元件; 208〜第二封環; 212〜封裝膠體; 222〜間隙; 300〜封裝結構; 102〜基板; 106〜電子元件; 110〜間隔球; 114〜間隙;' 202〜預定區域; 206〜第一封環; 210〜溝道; 220〜基板; 230〜第三封環; 400〜封裝結構。 11

Claims (1)

  1. ‘1299552 十、申請專利範圍: ^ 一種封裝結構,包含: 一第—基板和-第二基板,其中該第-基板之—上表 有一預定區域; 昇 7第一封環’具有一第一高度,該第-封環位於該第_A =表面之上,且設置於該預定區域之外圍並連接於ς 弟一基板之一下表面; 一第二封環,具有一第二高度小於該第一一 :位於該第-基板之該上表面上,且設置於該第一封::: 圍,並與該第一封環相圍成一溝道;以及 一封裝膠體,位於該溝道中。 域上!請專利範圍第1項所述之封裝結構,其中該預定區 ,上=置有—元件,’該元件擇自於半導體元件、微機電 或上述組合之族群中。 板包3含項所述之封裝結搆,其中該第二基 板包4含:玻申:基專:刪3項所述之封裝結構’其中該透明基 5· 一種封裝結構,包含: 有一板和一第二基板,其中該第-基板之-上表面具 板之具有一第一高度,該第一封環位於該第-基 且設置於該預定區域之外圍,並連接於該 第一基板之一下表面; 該第二封 一第二封環,具有一第二高度小於該第一高度, 12 1299552 裱位於該第一基板之該上表面上,且設置於該第一封環之外 圍,並與該第一封環相圍成一溝道; ’、盖:if:環’位於該第二基板之該下表面上’並且對應於 該溝道之位置;以及 一封裝膠體,位於該溝道中。 二如:請九利範圍第5項所述之封裝結構,其中該第三封 裱具有一第二尚度小於該第一高度。 7.如申請專利範圍第5項所述之封裝結構 域上設置有—元件,該元件擇自於半導體元件、微機^ = 或上述組合之族群中。 做機電70件、 ^如中請專利範圍,第7項所述之‘封裝結構兮某 板包含一透明基板。 T琢第一暴 其中該透明基 9.如申請專利範圍第8項所述之封裝結構, 板包含一玻璃基板。 13
TW095110365A 2006-03-24 2006-03-24 Package structure TWI299552B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW095110365A TWI299552B (en) 2006-03-24 2006-03-24 Package structure
US11/627,237 US7429784B2 (en) 2006-03-24 2007-01-25 Package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW095110365A TWI299552B (en) 2006-03-24 2006-03-24 Package structure

Publications (2)

Publication Number Publication Date
TW200737446A TW200737446A (en) 2007-10-01
TWI299552B true TWI299552B (en) 2008-08-01

Family

ID=38532486

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095110365A TWI299552B (en) 2006-03-24 2006-03-24 Package structure

Country Status (2)

Country Link
US (1) US7429784B2 (zh)
TW (1) TWI299552B (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
TW200839982A (en) * 2007-03-19 2008-10-01 Xintec Inc Integrated circuit package and method for fabricating thereof
US7955885B1 (en) 2009-01-09 2011-06-07 Integrated Device Technology, Inc. Methods of forming packaged micro-electromechanical devices
JP5231382B2 (ja) * 2009-11-27 2013-07-10 新光電気工業株式会社 半導体装置
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
CN106946216B (zh) * 2016-01-07 2019-09-27 中芯国际集成电路制造(上海)有限公司 一种mems器件及其制备方法、电子装置
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
KR20230156179A (ko) 2016-12-29 2023-11-13 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
TWI738947B (zh) 2017-02-09 2021-09-11 美商英帆薩斯邦德科技有限公司 接合結構與形成接合結構的方法
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
WO2018183739A1 (en) 2017-03-31 2018-10-04 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11256004B2 (en) 2018-03-20 2022-02-22 Invensas Bonding Technologies, Inc. Direct-bonded lamination for improved image clarity in optical devices
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
EP3807927A4 (en) 2018-06-13 2022-02-23 Invensas Bonding Technologies, Inc. TSV AS PAD
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11664357B2 (en) 2018-07-03 2023-05-30 Adeia Semiconductor Bonding Technologies Inc. Techniques for joining dissimilar materials in microelectronics
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
WO2020150159A1 (en) 2019-01-14 2020-07-23 Invensas Bonding Technologies, Inc. Bonded structures
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US12374641B2 (en) 2019-06-12 2025-07-29 Adeia Semiconductor Bonding Technologies Inc. Sealed bonded structures and methods for forming the same
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
KR20230003471A (ko) 2020-03-19 2023-01-06 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 결합된 구조체들을 위한 치수 보상 제어
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
KR20230097121A (ko) 2020-10-29 2023-06-30 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 접합 방법 및 구조체
CN116762163A (zh) 2020-12-28 2023-09-15 美商艾德亚半导体接合科技有限公司 具有贯穿衬底过孔的结构及其形成方法
EP4268273A4 (en) 2020-12-28 2024-10-23 Adeia Semiconductor Bonding Technologies Inc. Structures with through-substrate vias and methods for forming the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3815771A (en) * 1972-06-07 1974-06-11 Anchor Cap & Closure Corp Linerless closure cap
US6566745B1 (en) * 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
US6717254B2 (en) * 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US7138293B2 (en) * 2002-10-04 2006-11-21 Dalsa Semiconductor Inc. Wafer level packaging technique for microdevices
US20050077603A1 (en) 2003-10-08 2005-04-14 Dylan Yu Method and structure for a wafer level packaging

Also Published As

Publication number Publication date
TW200737446A (en) 2007-10-01
US7429784B2 (en) 2008-09-30
US20070222048A1 (en) 2007-09-27

Similar Documents

Publication Publication Date Title
TWI299552B (en) Package structure
US10262913B2 (en) Wafer level package solder barrier used as vacuum getter
TWI336944B (en) Method and system for flip chip packaging of micro-mirror devices
CN104303262B (zh) 用于其中一部分暴露在环境下的密封mems设备的工艺
US7952153B2 (en) Differential pressure sensing device and fabricating method therefor
US8916943B2 (en) MEMS devices having a plurality of cavities
US20020047188A1 (en) Package for sealing an integrated circuit die
US10858245B2 (en) Deposition of protective material at wafer level in front end for early stage particle and moisture protection
JP3646349B2 (ja) 半導体装置の製造方法
TW200910435A (en) Method of wafer-level segmenting capable of protecting contact pad
JP2010107325A (ja) センサ装置およびその製造方法
WO2018197484A1 (en) Sensor package
US20160229687A1 (en) Chip package and fabrication method thereof
TWI449167B (zh) 高解析相機模組之結構及製造方法
US20050115321A1 (en) Micromechanical sensor
WO2009038686A2 (en) Hermetic wafer level cavity package
CN105347289A (zh) 适用于芯片级封装的密闭结构及其制造方法
JP2007189032A (ja) 中空封止型半導体装置の製造方法
CN117368271A (zh) 一种mems气体传感器和cmos芯片一体式封装结构及其制备方法
TWI436457B (zh) Vacuum and airtight system integrated package structure
CN100530614C (zh) 封装结构
US10056310B2 (en) Electrolytic seal
TWI297201B (zh)
CN120553628A (zh) 包封的mems装置
TW200807733A (en) Chip package structure and process thereof