TWI299532B - Die package and method for packaging the same - Google Patents
Die package and method for packaging the same Download PDFInfo
- Publication number
- TWI299532B TWI299532B TW95110608A TW95110608A TWI299532B TW I299532 B TWI299532 B TW I299532B TW 95110608 A TW95110608 A TW 95110608A TW 95110608 A TW95110608 A TW 95110608A TW I299532 B TWI299532 B TW I299532B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- wafer
- contacts
- opening
- holder
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Description
1299532 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種晶片封裝方法，詳言《，係關於一種 用於保護晶片之封裝結構及其封裝方法。 【先前技術】
參考圖1，為習知晶片封裝結構之示意圖。該習知之封 裝結構1包含—基板10、一晶片11及-封膠12。該晶片u 設置於該基板10上。該晶片u係利用複數條導線13與該基 板10電性連接。該封膝12係用以封裝該基板1〇、該晶片二 及該等導線13，以形成該封裝結構1。 在習知之晶片封裝結構1中，該晶片11之-主動面係與 泫封膠12直接接觸’尤其是低介電常數之晶片， 習知低介電常數(low-K)晶片之介電層比以往的晶片介電 層更加地易碎而無法承受應力，故該晶片n之該主動面容 易因封膠12所產生之應力’發生晶片翹曲、分層、剝離 破裂等問題。 ’ 封裝結 it，有必要提供一種創新且具有進步性之晶片 構及其封裝方法，以解決上述問題。 【發明内容】 本為明之目的在於提供一錄θ ^ · 牡、敌仏種日日片封裝方法，該封裝方法 匕括·（a)提供一基板，該美^ 、卜 丞板具有一開孔、一晶片承座、 複數個第一接點及複數個第— 们弟一接點，該晶片承座係利用複 數條繫條與該基板連接，以設置於該開孔内，該等第一接 點及該等第二接點係分別相對設置於該基板之二表面；（b) I03766.doc 1299532 貼附-晶片於該晶片承座上；⑷電性連接該晶片至該等第 一接點；及（d)以封膠包封該晶片及該第一接點。 本發明之另-目的在於提供—種晶片封裝結構，該封裝 結構包括—基板、―晶片、複數條導線及㈣。該基板具 有-弟-表面、一第二表面、一開孔及一晶片承座，該晶 片承座係利用複數條繫條與該基板連接，以設置於該開孔 内’該基板之該第-表面具有複數個[接點，該基板之 該第二表面具有複數個第二接點，該晶片承座具有一置晶 面。該晶片具有-主動面’該晶片之該主動面貼附於該晶 片承座之該置晶面。該等導線用以電性連接該晶片之該主 動面與該第一表面之該等第-接點。該封膠用以包封該晶 片、該等第-接點及該等導線，以形成該晶片封裝結構。 在本發明之晶片封裝方法中，該基板具有—開孔及一晶 片承座，而該晶片設置於該開孔中…其主動面貼附於 該晶片承座上’並且不高於該基板之表面，接著，再以封 膠將該晶片包封起來°因此，該晶片之主動面不與該封膠 直，或完全接觸’故_產生之應力不會影響到該晶片而 使得曰曰片產生晶片翹曲、分層、剝離或是破裂。 【實施方式】 參考圖2至圖7,其顯示本發明晶片封裝方法之示意圖。 配合參考圖2及圖3’首先’提供一基板2〇,該基板 一開孔2〇1、—晶片承座2〇2、-第-表面203及一第二表 面204。在該實施例中’該基板2〇係由至少—金屬層及： 少一絕緣層交互疊合而成（圖未示出）。該晶片承座2〇2具有 I03766.doc 1299532 一置晶面205，該晶片承座202係利用複數條繫條206與該 基板20連接，以設置於該開孔201内。該等繫條206係與該 晶片承座202設置於同一平面，該晶片承座202之厚度係小 於該基板20之厚度。複數個第一接點207形成於該第一表 面203上，複數個第二接點208形成於該第二表面204上。 複數個導電部209係形成於該第一表面203，該等導電部 209係環設於該基板20之該開孔201之周圍。 | 參考圖4，貼附一晶片2 1於該晶片承座202上。該晶片2 1 具有一主動面2 11 ’該主動面211貼附於該晶片承座202之 忒置晶面205。配合參考圖5及圖6，經一翻轉該基板20步 驟之後’以複數條導線22使該晶片21與該等第一接點207 及該等導電部209電性連接。參考圖7，最後，以封膠23包 封泫晶片21、該等導線22、該等第一接點2〇7及該等導電 部209，以形成一晶片封裝結構2。最後，形成複數個金屬 凸塊24於該基板2〇之該等第二接點2Q8上。 > 再芩考圖3，其顯示本發明之基板之結構示意圖。該基 板20具有一開孔2〇1、一晶片承座2〇2及一第一表面及 第一表面204。在該實施例中，該基板2〇係由至少一金 屬層及至少一絕緣層交互疊合而成（圈未示出）。該晶片承 - 座202係利用複數條繫條206與該基板20連接，以設置於該 開孔201内，5亥專繫條2〇6係與該晶片承座2〇2設置於同一 平面忒曰曰片承座202之厚度係小於該基板2〇之厚度，該 曰曰片承座202具有一置晶面2〇5，該基板2〇之該第一表面 2 03具有複數個第一接點2〇7及至少一導電部，該基板 103766.doc 1299532 20之該第二表面204具有複數個第二接點2〇8。在該實施例 中，该等第一接點207係作為訊號輸入端，該等第二接點 208則與該等第一接點2〇7於該基板2〇内利用複數個導通孔 或盲孔電性連接（圖中未示出），用以將該等第一接點2〇7輸 入之訊號經由該等第二接點2〇8輸出，該等導電部2〇9隹土乍 馬接地端及電源端。 < 一'' 一^一^ 再參考圖7，其顯示本發明之晶片封裝結構示意圖。該 封裝結構2包括一基板20、一晶片21、複數條導線22及封 膠23。該基板20與上述圖3之基板2〇結構相同，該晶片21 具有一主動面211，該晶片2 1之該主動面2 j丨貼附於該晶片 承座202之該置晶面205上。該等導線22用以電性連接該晶 片21之該主動面211與該基板2〇之該等第一接點2〇7及該等 導電部209。該封膠23用以包封該晶片2 1、該等第一接點 207、該等導電部209及該等導線22。最後，形成複數個金 屬凸塊24於該基板20之該等第二接點2〇8上。 在本發明之晶片封裝方法中，該基板2〇具有一開孔2〇1 及一晶片承座202，而該晶片21設置於該開孔2〇1中，且以 該主動面211貼附於該晶片承座2〇2之該置晶面2〇5上，並 且不高於該基板20，接著，再以封膠23將該晶片21包封起 來。因此，該晶片21之該主動面211不與該封膠23直接接 觸，故该封膠23產生之應力不會影響到該晶片2丨而不會使 得該晶片2 1產生晶片翹曲、分層、剝離或是破裂。 惟上述實施例僅為說明本發明之原理及其功效，而非用 於限制本發明。因此，習於此技術之人士可在不違背本發 103766.doc 1299532 明之精神對上述實施例進行修改及變化。本發明之權利範 ®應如後述之申請專利範圍所列。 【圖式簡單說明】 圖1顯示習知之晶片封裝結構之示意圖； 圖2顯示本發明基板之上視圖； 圖3顯示本發明基板之剖面圖； :4顯示-晶片設置於該基板之晶片承座上之示意圖； =5顯示將該晶片及該基板翻轉後之示意圖； 意Γ顯：利用複數條導線電性連接該晶片及該基板之示 圖7:不本發明晶片封袭結構之示意圖。 主要元件符號說明】 2 10 11 12 13 20 21 22 23 24 201 習知之晶片封裝結構 本發明之晶片封裝結構 基板 晶片 封膠 導線 基板 晶片 導線 封膠 金屬凸塊 開孔 103766.doc 1299532 202 晶片承座 203 第一表面 204 第一表面 205 置晶面 206 繫條 207 第一接點 208 苐二接點 209 導電部 211 主動面 103766.doc
Claims (1)
- —•一 — 1月巧 日 1299科3110608號專利申請案 、中文申凊專利範圍替換本(97年3月） 1 十、申請專利範®: 一種晶片封裝方法，包含以下步驟： ⑻提供—基板’該基板具-開孔、-晶片承座、複數 個第一接點及複數個第二接點，該晶片承座係利用 稷f條繫條與該基板連接，以設置於該開孔内，該 等第接點及該等第二接點係分別相對設置於該基 板之二表面； ⑻貼附-晶片之一主動面於該日日日片承座上； ⑷電性連接該晶片及該等第一接點；及 0)以封膠包封該晶片及該等第一接點。 2胃长項1之方法’其中該基板另具有至少一導電部， 該等導電部係環設於該基板之該開孔之周圍。 3· U項2之方法’其中在步驟⑷中，該晶片之該主動 面係利用複數條導線電性連接至該等第—接點及該導電 部。 4. 如請求項1之方法，其中在步驟⑻之後更包含了 一翻轉 該基板之步驟。 5. 如明求項1之方法，其中在步驟⑷之後更包含了 一於該 基板之該等第二接點上植金屬凸塊之步驟。 6· -種基板，具有一第一表面、一第二表面及一開孔，該 基板包括： 曰曰片承座，該晶片承座之厚度係小於該基板之厚 度’該晶片承座係利用複數條繫條與該基板連接，以設 置於該開孔内’該等繫條係與該晶片承座設置於同一平 月） 129911〇6〇8號專利申請案 \ 中文申請專利範圍替換本(97年 面； 複數個第一接點’形成於該第一表面上；及 複數個第二接點，形成於該第二表面上。 7·如切求項6之基板，另具有至少一導電部形成於該第一 表面，該導電部係環設於該基板之該開孔之周圍。 8.如請求項6之基板，係由至少一金屬層及至少一絕緣層 交互疊合而成。9· 一種晶片封裝結構，包括： 基板，該基板具有一第一表面、一第二表面、一開 孔及一晶片承座，該晶片承座係利用複數條繫條與該基 板連接，以設置於該開孔内，該基板之該第一表面具有 複數個第一接點，該基板之該第二表面具有複數個第二 接點，該晶片承座具有一置晶面； 晶片，具有一主動面，該主動面貼附於該晶片承座 之該置晶面； 複數條導線，用以電性連接該晶片之該主動面與該第 一表面之該等第一接點；及 封膠，用以包封該晶片、該等第一接點及該等 線。 10·如咕求項9之封裝結構，其中該基板另具有至少一導電 口P形成於該第_表面，該導電部係環設於該基板之該開 孔之周圍，且電性連接於該晶片之該主動面。 11 ·如月长項9之封裝結構，纟中該晶片承座之厚度係小於 該基板之厚度。 號專利申請案 中文巾轉利範晴換本(97年3月） 12.如請求項9之封裝結構，其中該基板係由至少一金屬層 及至少一絕緣層交互疊合而成。 其中該等繫條係與該晶片承座 13·如請求項9之封裝結構 設置於同一平面。 14·如請求項9之封裝結構，另 該基板之該等第二接點上。 包括複數個金屬凸塊形成於
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW95110608A TWI299532B (en) | 2006-03-27 | 2006-03-27 | Die package and method for packaging the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW95110608A TWI299532B (en) | 2006-03-27 | 2006-03-27 | Die package and method for packaging the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200737368A TW200737368A (en) | 2007-10-01 |
| TWI299532B true TWI299532B (en) | 2008-08-01 |
Family
ID=45069714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW95110608A TWI299532B (en) | 2006-03-27 | 2006-03-27 | Die package and method for packaging the same |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI299532B (zh) |
-
2006
- 2006-03-27 TW TW95110608A patent/TWI299532B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW200737368A (en) | 2007-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW502406B (en) | Ultra-thin package having stacked die | |
| TWI309079B (en) | Stackable semiconductor package | |
| TW201110285A (en) | Package structure having embedded semiconductor element and method of forming the same | |
| KR20010068290A (ko) | 적층형 패키지 및 그 제조 방법 | |
| WO2007026392A1 (ja) | 半導体装置およびその製造方法 | |
| TW200947654A (en) | Stacked type chip package structure and method of fabricating the same | |
| TW200535961A (en) | Solderable top metallization and passivation for source mounted semiconductor die | |
| TW200820398A (en) | Structure of chip stacked packaging, structure of embedded chip packaging and fabricating method thereof | |
| TW201227916A (en) | Multi-chip stack package structure and fabrication method thereof | |
| TWI255047B (en) | Heat dissipating semiconductor package and fabrication method thereof | |
| TWI355731B (en) | Chips-between-substrates semiconductor package and | |
| TW200529387A (en) | Chip package structure | |
| JP3547303B2 (ja) | 半導体装置の製造方法 | |
| TWI299532B (en) | Die package and method for packaging the same | |
| TWI409933B (zh) | 晶片堆疊封裝結構及其製法 | |
| TW201003887A (en) | Package structure for radio frequency and manufacturing method thereof | |
| TWI427717B (zh) | 一種倒裝晶片的封裝方法 | |
| TWI311358B (en) | Flip-chip integrated circuit packaging method | |
| WO2023032462A1 (ja) | 半導体装置およびその製造方法 | |
| CN217881492U (zh) | 一种双基岛封装器件 | |
| JP5149694B2 (ja) | 半導体装置及びその製造方法 | |
| TWI378520B (en) | Long wire assembly method and structure | |
| TWI241694B (en) | Packaging structure of image sensing chip and its packaging method | |
| TWI362727B (en) | Window bga package and method for fabricating the same | |
| TWI532143B (zh) | 半導體組件及其製造方法 |