TWI299234B - Apparatus of impedance matching for output driver and method thereof - Google Patents

Description

1299234 七、指定代表圖： (一)本索指定代表圖為 (一)本代表圖之元件符 %. a • 19 年 月日修正本 •弟（三）圖。 號簡單說明: 箣驅動器（Pre-driver ) 輸出級

301 303 305 307 309 310 、 311 可調式阻抗單元 校正電路 及閘 電晶體 八 、本案若有化學式時，請揭示最能顯示發明特徵的化學 式 九、發明說明： 【發明所屬之技術領域】 驅 本發明係關於一種阻抗匹配裝置，特別县狄 動電路之阻抗匹配裝置。 ㈣疋關於-種輸出 【先前技術】 品 質會影響到資嶋^ 第1圖顯示外掛電阻實現阻抗匹配。如第〗图挪- 外接電阻來赌魄匹配。财法比賴單】，^ ’知用 且硯’但存在如 4 1299234 rmrtr7——-— 一 年月日修正替換頁 下缺點： (1) 需要外掛串聯匹配電阻，增加了系統成本。 (2) 由於實際反射波看到的阻抗是内冑輸出阻抗和外掛串聯電 阻的和’而内部輸出阻抗會隨著製程，電壓，溫度（p.V. T) 等因素的變化而變化，所以該方法並不能實現較佳的阻抗匹 配0 第2圖顯示在晶片内部利用電阻矩陣自校正實現阻抗匹 配。如第2圖所示，在晶片内部使用電阻矩陣並通過自我校正 (self-calibration)機制進行阻抗匹配。該方法將電阻矩陣 集成在晶ϋ内，從而可減少系統成本，其巾，該電阻矩陣係由 複數個電阻以及複數_關所喊。然而，它的缺點是在晶片 内部使用電阻矩陣，面積大，成本高。 【發明内容】 本發明之目的之一在於提供一種阻抗匹配電路，以解決上 述之問題。 為達成上述目的’本發明提供一種阻抗匹配電路，該阻抗 匹配電路具有—輸出端用以輸出-輸出訊號，包含：-驅動電 路’產生-輸出資料信號；—輸出級，電搞接於該驅動電路， ，來依據該輸出資料信縣產生該輸出訊號，以及用來接收一 第-控制峨_整輸H阻抗；_阻抗單元，_接於該 輸以及該輸出端之間，肋依據―第二控制減來調整該 阻^^兀之阻抗；以及一校正電路，電耦接於該輸出級以及該 阻抗單元以輸出該第一控制訊號以及該第二控制訊號。 為使貴審查委員對於本發明能有更進一步的了解與認 同，兹配合圖式詳述本㈣的實施方式如后。 5

1299234 【實施方式】 的年=考’第3圖為本發明之阻抗匹配裝置之實施例 中，阻抗匹配裝戰 路训7。少03、一可調式阻抗單元3〇5、以及一校正電 评屮貫施例巾’在低擺幅（比如〇· 7V)輪出的應用中， ^ (cascade) Ν (NMOS) 電來實現;該可調式阻抗單元305係採用複個顺0S :===，本說咖嗔電纖作為 HV(比’驅動電路（Pre-driVer) 301採用高電源電麼 恭日且轉電路301的輸出作爲輸出級303中醜 車拉Γΐΐϊ，壓；而輪出級3〇3之備0S電晶體310 4二仏山_ (比如0.7V)。該低電源電壓LV用來 ί疋端fD的輸出訊麵幅；它可以由晶片外部電源提 仏二也可以由晶片内部的穩壓電路(未顯示於圖中)產生 正％路307有兩組控制信號靡」:〇]和C[N十〇]。其，

NMOS i且尸輩抓r貝!I控制在輸出級3〇3和輸出端遞之間的可調 几早兀3〇5 (例如:複數個_s電晶體並聯）的阻抗。一 貫施例中’該輸出級303還包括複數個邏輯元件(例如：及）， 用以接收該控制信號M-1:0]來控制腿0S電晶體31〇以及 _電晶體311的導通的數量，進而調整該輪出級抗。 請參考第4圖，第4圖為本發明之阻 路之實施例的架細。校正電路3〇7包括：一控制 -比較器403、-電流源405、一待校正電阻單元棚、以及一 1299234 96. 3.19 车息日修正本 νψιμ 戋兩者4〇6係與該輸出級303賴 t ί；ί^ ° ^ 409 ^ ^ 係為位於晶片外部 孫& 二"：V· T)影響的元件，一較佳實施例，該電阻409 單亓4ilR々♦之一精密電阻。一較佳實施例，待校正電阻 總_大2畢體舰與輸出級303之電晶體310相類似，其 體術是可卞:〇]來控制’待校正電阻單元406之電晶 透過咖元廳之電纖類似，其總阻值大小 本發明之理論推導如下： IBRj IBN^ IBR ^ 疋一疋比例，例如： 電晶年電阻單㈣6包括：嶋電晶體402以及_s /mr>假°又°亥待枚正電阻單元4〇6之電阻RminOr (顺0S電晶體 電晶體術的串聯電阻之和）等於輸出級篇之 NMOS电曰曰體310和可調式阻抗單元（刪電晶體）3〇5電阻 的况倍。即 這表Rmirror爲鏡像_S402和術的串聯電阻之和，恥 爲輸出級303之_S電晶體310的阻抗，Rn2爲調阻 元（NM0S電晶體）305的阻抗。 飞丨机早 電流源405的一路電流IBN流入該待校正電阻單元4〇6，产 生電壓為 ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ ^ 1299234 VIN=IBN X (Rmirror) =ΙΒΝ X Ν χ (Rnl+Rn2)方程式（3) 電流源（405)產生的另一路電流IBR流入外接電阻R_ext (409)中，産生電壓為 VIP=IBR X R_ext 方程式（4) 比較器（403)的輸入爲VIN和VIP，它的比較結果輸出 送給數位控制電路（4〇1)。數位控制電路(4〇1)根據比較結果以 負反饋方式調整輸出訊號C[N-1:0]和D[M-1:0]。輸出訊號 C [ N-1:0 ]同時調節NM0S電晶體4〇7的阻抗和NM0S電晶體3〇5 _ 的阻抗；輸出訊號D[M-1:0]同時調節鏡像NM0S電晶體402的 阻抗和輸出級303的NM0S電晶體310的阻抗，使它們阻抗比值 保持為N。 經過多次比較，VIN逐步逼近VIP，最終VIN和VIP近似相 等（其偏差取決於NM0S電晶體之電阻的最小解析度），即 IBNxRmirror = IBNxNx(Rnl+Rn2) = IBR X R—ext 方程式（5) 結合（1)，（5)式，可得 N X (Rnl+Rn2) = Μ X R—ext 方程式（6) 肇 （Rnl+Rn2) = M/N X R—ext 方程式（7) 由於R-ext (409)爲外掛的電阻與ρ·ν·Τ無關，故Rni與 Rn2的阻抗之和與Ρ·ν·τ無關。 、 如此，製程，電壓，溫度（Ρ·ν·τ)對於該輸出級303或該 可調式阻抗單元305或兩者之阻抗的影響，可以通過該校正電 路307將待校正電阻單元4〇6與電阻4〇9所輸出之電壓相比較 來巧出C[N-1:0]和D[M-1:〇]以調整該輸出級303或該可調式阻 抗單元305或兩者。一較佳實施例中，藉由將電晶體4〇2和串 聯電晶體407之阻抗和與該電阻409相比較，進而藉由控制電 8 年月日修正本 路40^調整該輪出級303和該可調式阻抗單元3〇5阻值的大 小’最終使它們的串聯電阻之和輿電阻4〇9阻抗相對應，從而 補償Ρ· V· Τ對於阻抗的影響。 币&、一較佳實施例中，電晶體310和串聯的電晶體305的閘極 禮高於其源極電屡(Vs)的值，（比如Vs=〇. 7v，Vg^ ^ 而此時這些電晶伽汲端歷最大值為輸域幅(如Q 7v)，赵 ^由於輪出擺巾虽較小，即NM0S電晶體310和 發·^霉本 1299234 5¾ 3.19 η 年月日修正本. 【圖式簡單說明】 第1圖顯示一種習知的外掛電阻進行阻抗匹配的架構圖。 第2圖顯示另一種習知的外掛電阻進行阻抗匹配的架構圖。 第3圖為本發明之阻抗匹配裝置之實施例的架構圖。 第4圖為本發明之阻抗匹配裝置之校正電路之實施例的架構圖。 要元件符號說明】 3〇〇 3〇1 303 305 310、311、402、407 307 309 4〇1 403 405 406 409 阻抗匹配裝置 驅動電路（Pre-driver) 輸出級（Output Stage) 可調式阻抗單元 電晶體 校正電路 及閘 控制邏輯 比較器 電流源 待校正電阻單元 電阻

Claims (1)

1299234 Γ^τττττ—- 年月日修正替換頁 十、申請專利範圍： 1·-種輸軸電路，具有—輸出_以輸出—輪出訊號，該 輸出驅動電路包含： 'u 一驅動電路，産生一輸出資料信號； -輸出級’電祕於該鶴桃，絲依據該輪出資料信號 來産生該輸出訊號，以及用來接收—第—控制訊號來調整 該輸出級之阻抗； _ _阻抗單元，電耦接於該輸出級以及該輸出端之間，用以依 據一第二控制訊號來調整該阻抗單元之阻抗，且該阻抗單 域包含複數個並聯電晶體，該阻抗單元之等效阻抗:藉 由改變該些並聯電晶體之導通數目來實現；以及 一校正電路，電耦接於該輸出級以及該阻抗單元，用以輸出 該第一控制訊號以及該第二控制訊號。 2·如申明專利範圍$ 1項之輸出驅動電路，該輸出、級還包括： 複數個第一電晶體；以及 ’ 複數個第二電晶體’與該複數個第—電晶體串聯而形成一節 點’該節點用以輸出該輸出訊號。 3·如申請專利範圍第2項之輸出驅動電路，該輸出級還包括： 複數個邏輯單元，分別耦接於該複數個第一電晶體以及該複 數個第二電晶體之控制端，用以接收該第一控制訊號以及 該輸出資料信號來分別控制該複數個第一電晶體以及該複 數個第二電晶體。 11 1299234 日修正替換頁 4.如申請專利範圍第2項之輸出驅動電路，其中調整&出級之 阻抗該係改變該複數個第一電晶體的導通數目來實現。 5·如申請專利範圍第丨項之輸出驅動電路，其中調整輸出級之 阻抗該係利用反饋數位控制來實現。 6·如申請專利範圍第1項之輸出驅動電路，其中該輸出級係直 接連接-第-電壓源，該第-電壓源之電壓係與該輸出訊號 之振幅相對應。 7·如申清專利範圍第1項之輸出驅動電路’該校正電路還包括· 一電流源，用以提供一第一電流以及一第二電流，該第一電 流與該第二電流相對應； 待才父正電阻早元’電搞接該電流源’用來接收該第^^電许 來產生一比較電壓’該待校正電阻單元之阻抗係與該輸出 級以及該阻抗單元之阻抗相對應； 一參考電阻，電耦接該電流源，用來接收該第二電流來產生 一參考電壓； 一比較器，比較該參考電壓以及該比較電壓，並輸出一比較 結果；以及 一數位控制電路，電耦接該比較器，用來接收該比較結果來 產生該第^一以及该第-一控制訊號。 8·如申請專利批圍第7項之輸出驅動電路，其中該電流源產生 的該第一電流以及該第一電流之電流比值大小係為可調整 的0 12 1299234 [WTTPf一"^ 年月日修正替換頁 9. -種輸出驅動電路，具有-輸出端用以輪出—輪出訊號，該 輸出驅動電路包含： 一驅動電路，産生一輸出資料信號； - 輸出級，電搞接於該驅動電路，用來依據該輪出資料信號 . 來産生該輸出訊號，以及絲接收―第-控制訊號來調整 該輸出級之阻抗； —阻抗單元’電耦接於該輸出誠及該輸出端之間用以依 鲁 據一第二控制訊號來調整該阻抗單元之阻抗；以及 —校正電路’電祕於該輸出級以及雜抗單元，用以輸出 j第-控制訊號以及該第二控制訊號，且該校正電路具有 一待校正餘料’該触正雜單元之峨雜該輸出 級以及該阻抗單元之阻抗之和相對應。 10·、如申明專利乾園第9項之輸出驅動電路，該輸出級還包括： 複數個第一電晶體；以及 • 複數個第—電晶體，與該複數娜—電晶體串聯而形成-節 點，該節點用以輸出該輸出訊號。 、—申π專利細第1G項之輸出驅動電路，該輸出級還包括： 稷數個邏輯單元，分職接於賴數娜—電晶體以及該複 ▲第I曰曰體之控制端，用以接收該第一控制訊號以及 X輸出貝料域來分別控制該複數個第一電晶體以及該複 數個第二電晶體。 12.如申二專利乾圍第1〇項之輸出驅動電路，其中調整輸出級 之阻抗该係改變該複數個第一電晶體的導通數目來實現。 13 1299234 W77TT7 ~ 年月日修正替換頁 13·如申請專利範圍第9項之輸出驅動電路，其中該輸出級係直 接連接一第一電壓源，該第一電壓源之電壓係與該輸出訊號 之振幅相對應。 14·如申請專利範圍第9項之輸出驅動電路，該校正電路還包 括： 一電流源，用以提供一第一電流以及一第二電流，該第一電 流與該第二電流相對應； 一待校正電阻單元，電耦接該電流源，用來接收該第一電流 來產生一比較電壓，該待校正電阻單元之阻抗係與該輸出 級以及該阻抗單元之阻抗相對應； 一參考電阻，電耦接該電流源，用來接收該第二電流來產生 一參考電壓； 一比較器，比較該參考電壓以及該比較電壓，並輸出一比較 結果，及 一數位控制電路，電耦接該比較器，用來接收該比較結果來 產生該第一以及該第二控制訊號。 15·如申請專利範圍第9項之輸出驅動電路，其中該阻抗單元 係包含複數個並聯電晶體，該阻抗單元之等效阻抗係藉 由改變該些並聯電晶體之導通數目來實現。 曰 16. -種輸_動電路雄紐财法，雜抗眺方法包含： 接收一輸出資料信號； 藉由-輸㈣來依據該輸岐料錢喊生―輸出訊號； 、工由阻抗單％來輸出該輸出域且雜抗單元係包含複

數個並聯電晶體，該阻抗單元之等效阻抗係藉由改變該些 並聯電晶體之導通數目來實現； 1299234 藉由一校正電路來依據一端點之一參考電壓來產生一控制信 號；以及 依據該控制信號來調整該輸出級之阻抗以及該阻抗單元之阻 抗’來達到该輸出驅動電路之阻抗隨該參考電壓而變化。 Π·如申請專利範圍第16項之阻抗匹配方法，其中該輸出級包 _魯括複數個第一電晶體以及複數個第二電晶體，該複數個第二 電晶體與該複數個第一電晶體串聯；其中調整該輸出級之阻 抗係依據該控制訊號以及該輸出資料信號來分別控制該複數 個第一電晶體以及該複數個第二電晶體。 18·如申請專利範圍第17項之阻抗匹配方法，其中，調整該阻 抗單元包括複數個第三電晶體彼此並聯，其中調整該阻抗單 元之阻抗係依據該控制訊號來分別控制該複數個第三電晶 鲁體。 曰曰 19·如申明專利範圍第17項之阻抗匹配方法，其中調整輸出級 之阻抗係改變該複數個第一電晶體的導通數目來實現。 20·如申請專利範圍帛16項之阻抗匹配方法，其中調整輸出級 之阻抗係利用回饋控制來實現。 21·如申請專利範圍第16項之阻抗匹配方法，其中該輸出級係 直接連接-第1壓源，該第—電獅之賴係與該輸出訊 5虎之振幅相對應。 15 1299234 ΓΨ77ΤΓΤ … 年月日修正替換頁 •如申π專利範圍第16項之阻抗匹方法，該校正電路還包 括： 一電流源，用以提供—第—電流以及—第二電流，該第一電 賴該第二電流相對應，其巾，顧關賊電流源以輸 出該第二電流，一電阻接收該第二電流來產生該參考電壓； -^寺权正餘單元，賴接該電流源，用來接收該第一電流 來產生-比較電壓，該待校正電阻單元之阻抗係與該輸出 鲁 驅動電路之阻抗相對應； —’味該參考電駄及該味f壓，並輸出一比較 結果；以及 一數位控制電路，顿接該比健，用來接收該比較結果來 產生該控制訊號。 23. 如申請專利範圍第22項之阻抗匹配方法，其中該電流源產 生的该第_電流以及該第二電流之電流比值大小係為可調整 的0 24. -種輪出驅動電路之阻抗匹配方法，該阻抗匹配方法包含： 接收一輸出資料信號； 猎由一輸出級來依據該輸出資料信號以產生一輸出訊號； 經由-阻抗單元來輸出該輸出域，且該阻抗單元係包含複 數個並聯電晶體’雜抗單元之等雜抗储由改變該些 並聯電晶體之導通數目來實現； 藉由一校正電路來依據1阻之阻值來產生—控制信號；以 及 16 1299234 Β7ΓΪΓ7 年月日修正替換頁 依據該控制信號來調整該輸出級之阻抗，來達到該輪出驅動 電路之阻抗與該電阻之阻值相對應。 25·如申請專利範圍第24項之阻抗匹配方法，其中調整輪出級 之阻抗係改變複數個第一電晶體的導通數目來實現。 26·如申請專利範圍第24項之阻抗匹配方法，其中調整輪出級 之阻抗係利用回饋控制來實現。 、 27·如申請專利範圍第26項之阻抗匹配方法，其中該輸出級係 直接連接一第一電壓源，該第一電壓源之電壓係與該輸出气 號之振幅相對應。 28·如申請專利範圍第24項之阻抗匹配方法，其中該輸出級係 直接連接-第-電壓源，該第—電壓源之電壓係與該輸出訊 號之振幅相對應。 ° 29·如申請專利範圍第24項之阻抗匹配方法，其中該電阻係為 一外掛電阻。 # 30·如申請專利範圍第24項之阻抗匹配方法，該校正電路還勹 括： 、匕 -電流源，用以提供-第—電流以及一第二電流，該第一電 流與該第二電流相對應，其中’該電阻接收該第二電流來 產生一參考電壓； -待校正電阻單元，電雛該電赫，絲·該第一電流 來產生-比較電壓，該待校正電阻單元之阻抗係與該輸出 驅動電路之阻抗相對應； 一比較器，比較該參考電壓以及該味龍，並輸出一比較 17 1299234 牟J日修正替換頁 結果；以及 -數位控制電路，電_該比較器，用來接收該比較結絲 產生該控制訊號。 31. -種輸出轉電路，具有—輪出端用以輸出—輸出訊號，該 輸出驅動電路包含： 一驅動電路，產生一輸出資料信號； 輸出級’電減於該驅動電路，用綠據該輸出資料信號 來産生該輸出訊號，以及用來接收一控制訊絲調整該輸 出級之阻抗； 一阻抗單元，電減於該輪及該輸㈣之間，且該阻 抗單元係包含複數個並聯電晶體，該阻抗單元之等效阻抗 係藉由改變該些並聯電晶體之導通數目來實現；以及 一杈正電路，電耦接於該輸出級，用以依據一端點之一參考 電壓以輸出該控制訊號。 φ 32·如申凊專利範圍帛31項之輸出驅動電路，其中調整輸出級 之阻抗係改變複數個第一電晶體的導通數目來實現。 33·如申喷專利範圍第31項之輸出驅動電路，其中該輸出級係 直接連接一第一電壓源，該第一電壓源之電壓係與該輸出訊 號之振幅相對應。 34·如申請專利範圍第31項之輸出驅動電路，其中該端點之該 參考電壓係依據一電阻之一阻值以及一參考電流所產生。 35·如申請專利範圍第34項之輸出驅動電路，其中該電阻係為 一外掛電阻。 1299234 19¾4¾7日修正替換頁 '· _ .. .............. ---- • 36.如申請專利範圍第31項之輸出驅動電路，其中該輸出級包 括複數個第一電晶體以及複數個第二電晶體，該複數個第二 電晶體與該複數個第一電晶體串聯。 37.如申請專利範圍第36項之輸出驅動電路，其中，調整 該輸出級之阻抗係依據該控制訊號以及該輸出資料信號 來控制該複數個第一電晶體與該複數個第二電晶體。 鴦

19