TWI297213B - Semiconductor device with recessed l-shaped spacer and method of fabricating the same - Google Patents
Semiconductor device with recessed l-shaped spacer and method of fabricating the same Download PDFInfo
- Publication number
- TWI297213B TWI297213B TW095100880A TW95100880A TWI297213B TW I297213 B TWI297213 B TW I297213B TW 095100880 A TW095100880 A TW 095100880A TW 95100880 A TW95100880 A TW 95100880A TW I297213 B TWI297213 B TW I297213B
- Authority
- TW
- Taiwan
- Prior art keywords
- spacer
- pattern
- conductor pattern
- wall
- gate
- Prior art date
Links
- 125000006850 spacer group Chemical group 0.000 title claims description 81
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title 1
- 239000010410 layer Substances 0.000 claims description 76
- 239000004020 conductor Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000011435 rock Substances 0.000 claims 1
- 230000008569 process Effects 0.000 description 8
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 7
- 239000000463 material Substances 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 229910001507 metal halide Inorganic materials 0.000 description 2
- 150000005309 metal halides Chemical class 0.000 description 2
- 239000002689 soil Substances 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910018999 CoSi2 Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 241000238631 Hexapoda Species 0.000 description 1
- 229910020968 MoSi2 Inorganic materials 0.000 description 1
- 229910012990 NiSi2 Inorganic materials 0.000 description 1
- 229910004217 TaSi2 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910008479 TiSi2 Inorganic materials 0.000 description 1
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- MUYSCCPNAGWWRW-UHFFFAOYSA-N [N].[Bi] Chemical compound [N].[Bi] MUYSCCPNAGWWRW-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910000514 dolomite Inorganic materials 0.000 description 1
- 239000010459 dolomite Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- SCCCLDWUZODEKG-UHFFFAOYSA-N germanide Chemical compound [GeH3-] SCCCLDWUZODEKG-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 150000004772 tellurides Chemical class 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
- H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
1297213 第95100880號專利說明書修正本 修正日期：97.3.14 九、發明說明： 【發明所屬之技術領域】 本發明有關於一種半導體製程技術，特別有關於一種 具有側壁間隙壁之半導體元件及其形成方法。 【先前技術】 金屬矽化物已普遍用來降低閘極電阻以及閘極間源極 及没極之電阻。然而，隨著半導體元件尺寸逐漸縮小，兩 ^ 閘極間的距離也隨之縮小，由於閘極間隙壁具有一定的寬 度，因此形成金屬矽化物的可用空間比閘極間距縮小的更 快，因此在閘極間形成金屬矽化物也日趨困難，造成在這 些區域中電阻變的過大且分佈不均。此外，以乾蝕刻形成 間隙壁時，由於厚度越來越薄蝕刻條件控制不良時很容易 造成閘極間的間隙壁寬度不一致，進而降低電阻的均勻性。 第1圖顯示半導體元件的截面圖，在半導體基底10上 形成兩電晶體閘極圖案12，包括閘極電極14形成在閘極 ^ 介電層16上。氧化襯層18及氮化石夕層20依序形成在閘極 圖案12及半導體基底10上，其中，氮化矽層20厚度大於 氧化襯層18,例如依80nm製程的設計規則氮化矽層20及 氧化襯層18的厚度分別約650埃及130埃。 如第2及第3圖所示，以傳統的間隙壁蝕刻製程以形 成L型的氧化物間隙壁18a及較厚的氮化物間隙壁20a。 在形成源極或汲極區域22後，將金屬矽化物24形成在露 出的閘極電極14及源極或汲極區域表面上。由於金屬矽化 0503-A31691TWF1 /JYChen 5 1297213 第95100880號專利說明書修正本 修正日期：97·3·14 " 物的間距d取決於間隙壁的寬度，因此間隙壁的寬度變化 會降低電阻的均勻度。如第2圖所示之傳統間隙壁由於常 造成間隙壁的寬度不一致，需要複雜的製程參數微調來降 低寬度的差異。因此業界亟需要一種寬度較易控制的間隙 壁設計，也需要縮小間隙壁寬度來增加金屬矽化物形成的 空間。 傳統間隙壁也會產生頂部損失的問題，回到第2圖， 乾钱刻後只有一小部分閘極電極侧壁露出。由於露出的區 參域有限，較難形成金屬矽化物以致於無法得到高效能的電 晶體，因此需較大的區域來形成金屬矽化物。 第4圖顯示另一傳統間隙壁所產生的另一問題。蝕刻 穿過層間介電層28以及接觸蝕刻停止層26形成接觸窗 30，並露出源極或汲極區域22。由於蝕刻停止層26 —般 為氮化矽，因此在蝕刻移除蝕刻停止層時氮化物間隙壁20a 侧壁會受到#刻，會產生底切部分(undercut)30a。側壁颠 刻造成可靠度的問題，特別是在接觸窗未對準時。 【發明内容】 為解決上述問題，本發明提供一種半導體元件，包括： 一導體圖案；一L型間隙壁，包括一垂直部分及一水平部 分，該垂直部分置於該導體圖案的較低側壁上，露出該導 體圖案的上層侧壁；以及一頂部間隙壁，置於該L型間隙壁 上，其中該L型間隙壁的該垂直部分對於該頂部間隙壁之寬 度至少約2 : 1。 0503-A31691TWF1 /JYChen 6 I297213 、 號專利說明書修正本 修正日期：97,3·14 半，本發明更提供一種形成半導體元件的方法，包括在一 美導體基底上形成一導體圖案；在該導電圖案及該半導體 二，^順應性的形成厚度比至少約2 : 1的一第一絕緣層及 Η第^絕緣層；非等向性蝕刻該第二絕緣層，形成〜^部 二隙壁；以及非等向性蝕刻該第一絕緣層，形成一L型間隙 土其中該L·型間隙壁的頂部表面低於該導電圖案。 -明顯ί二讓本發明之上述和其他目的、特徵、和優點能更 、重，下文特舉一較佳實施例，並配合所附圖干 詳細說明如F 不作 【實施方式】 接著以本發明_較佳實施例來說明場效電晶體閘極圖 ”上側壁間隙壁的形成。然而本發明可應用至各種積體電 路中的導電圖案，例如局部内連線或其他用來連接 體元件間的多晶矽。 、 接下來以本發明之較佳實施例來描述在場效電晶體之 甲’極圖案上側壁間隙壁的形成。然而，本發明也可應用至 積體電路中各種導體圖案，例如，局勒連接線或纽用 Μ連接各半導體元件之多晶Θ。本文中所述之「在基板 」 在一層狀結構上」或「在一薄膜上」皆是描述與 底層表面的相對位置，而不管兩者之間是否還存在其他結 構由此可知’這種表達方式可解讀為上下兩結構直接接 觸’也可解讀為兩結構間尚具有其他組成而沒有直接接觸。 如第5圖所示，半導體基底ι〇〇上具有電晶體閘極圖 0503-Α31691TWF1 /JYChen 7 1297213 第951〇_鱗概嘴修 修正日期：97.3.14 二102。雖然基底上一般具有相鄰的閘極，但為了簡化圖 :中只顯示-閘極圖案。半導體基底⑽—般為石夕、 受應變石夕、㈣、絕緣層上邦GI)或其他適合的材料。間 極圖案102包括，閘極電極1〇6，置於閘極介電層1〇4之 上。閘極介電層104包括氧化石夕，而閘極電極106包括摻 雜多晶矽，一般簡稱為多晶矽。 夕 可在形成本發明側壁間隙壁之前，先在半導
先如技術利用閘極圖案作為遮罩。 第5圖顯示本發明重要之發明特徵，在半導體基底1〇〇 上及閘極圖案102上順應性沈積第—絕緣層⑽及第二絕 緣層110,其中第一絕緣層1〇8厚度大於第二絕緣層⑽。 第一絕緣層1G8及第二絕緣層110之厚度比至少約2:卜 較佳約2-4小例如80nm製程之設計規則，第一絕緣層 108及第一絕緣層11〇之厚度分別約35〇_彻埃以及 100-200 %。在本|明—較佳實施例中，第—絕緣層⑽ 是以TEOS為反應性氣體，细低壓化學氣相沈積(Lpc㈣ 形成之氧化珍’而第二絕緣層11〇是利用低壓化學氣相沈 積法形成之氮㈣錢氧切。錢，在其他實施例中第 -及第-絶緣層亦可為任何兩種具有高触刻選擇性之材 料。
一重要之特徵，將第一絕緣層108 及第二絕緣層11G分恥刻成^間隙壁⑽&及及一頂部 間隙壁110a。首先，非等向性餘刻第二絕緣層11〇，在第 0503- A31691TWF1 /JYChen 1297213 第95100880號專利說明書修正本 修正日期·· 97.3.14 一絕緣層108的側壁上形成頂部間隙壁110a，接著以頂部 間隙壁110a作為蝕刻遮罩，非等向性蝕刻第一絕緣層 108，以在閘極圖案102及間隙壁110a間形成L型間隙壁 108a。特別的是，非等向性蝕刻降低閘極圖案102及間隙 壁110a間第一絕緣層108的垂直厚度，因此露出部分上層 侧壁102a約200-400埃。L型間隙壁108a包括一垂直部分 V，介於閘極圖案102及頂部間隙壁110a之間，以及一水 平部分Η，在頂部間隙壁110a下延伸。L型間隙壁108a Φ 的蝕刻較佳利用相對於第一絕緣層具有高蝕刻選擇性的蝕 刻製程。 相較於第1及第2圖所示之傳統間隙壁的製程，本發 明具有多種優點，第一，較厚的第一絕緣層108可使L型 間隙壁108a的頂部較易移除。因此可露出閘極圖案102的 侧壁部分102a，在後讀製程中提供較大的金屬矽化反應區 域。本發明中，L型間隙壁垂直部分V的寬度X與露出的 側壁部分l〇2a的高度Y之比較佳約1-2 : 1。 胃 第二，如第5及第6圖所示，間隙壁的輪廓取決於薄 的第二絕緣層110。相較於第1圖中較厚的氮化層20，本 發明在晶圓上形成的厚度較均勻，可縮短蝕刻時間或降低 蝕刻功率，因此降低間隙壁寬度的變化。由此可知，本發 明間隙壁的寬度較易控制，並改善相鄰閘極間的電阻均勻 性。 第三，由於間隙壁寬度較易控制，間隙壁蝕刻的限制 較低，因此，可降低間隙壁的總厚度，例如第一絕緣層108 0503-A31691TWF 1/JYChen 9 1297213 第95100880號專利說明書修正本 - 修正日期：97,3,14 及第二間隙壁110之總厚度，以在相鄰兩閘極間獲得更夕 空間進行金屬矽化，特別是在閘極間距隨設計^則縮ς 時，例如，以氧化矽作為第一絕緣層108，以氮化矽作= 第二絕緣層110,如第1圖之傳統方法需要氧化矽及氮二 矽層之總厚度約780埃（氧化層約13〇埃、氮化矽層約65〇 埃）以獲得閘極間距約1630埃，而本發明依相同的設計規 則只需總厚度約530埃的氧化矽（4〇〇埃）及氮化矽（13〇 埃），厚度可減少約30%。 修第6圖顯示本發明實施例之半導體元件，包括閘極圖 案102於半導體基底1〇〇之上。一 l型間隙壁i〇8a相鄰於 閘極圖案102 ’包括一垂直部分v及一水平部分η，其中 垂直部分V位於閘極圖案1〇2較低的侧壁上，並露出上層 側壁102a。頂部間隙壁ll〇a緊靠並突出L型間隙壁108a， 因此在頂部間隙壁110a及閘極圖案1〇2上層側壁間形成/ 缺口。L型間隙壁108a垂直部分V與頂部間隙壁110a的 寬度比至少約2 : 1(X/W)，較佳約2-4 : 1。而垂直部分V ®的寬度與上層侧壁露出部分高度Y比約1-2 : 1(X/Y)。 如第7圖所示，形成間隙壁l〇8a及110a後，接著在 半導體基底100中相鄰於閘極圖案102兩侧佈植形成源極 或汲極區域112。之後以傳統已知的方法，在源極或淚極 區域112與閘極圖案102上形成閘極矽化物層116以及接 面金屬矽化物層114，其中金屬矽化物層114及116包括 CoSi2、TiSi2、WSi2、NiSi2、MoSi2、TaSi2 或 PtSi。如以上 所述，由於L型間隙壁l〇8a的頂部表面露出閘極圖案l〇2 0503-A31691TWFl/JYChen 10 1297213 第95100880號專利說明書修正本 的上層侧辟lrn 修正日期：97.3·14 右以及兩相鄰閘極間有更寬廣的空間，具 β、化面積。因此金屬矽化物層114及116 二 的形成，且閑極石夕化物層116之厚度大於 = 凹陷的間隙壁厚度。 口所不未 弟1 _示本發明較佳實施例之另—優點 圖所不，在形成金屬石夕化物層114及116後 ^ 基底上沈積接觸蝕刻停止声 ι個 L „ 110 ^了止層118及層間介電層120。蝕列
了曰—般為氮化矽，而層間介電層12〇 一X 物或低介電常數材料。如第9圖所示，以傳統非化 刻钱刻至馳歧顧域112,形成翻窗開σ 122°钱 極或汲極區域_移除氮化物侧停止層 。自源 =的Γ部分Η若為氧化物可當作心二： 制側土蝕刻。由上述可知，只會產生 (undercut)，且只出現在頂部間隙壁ll〇a之下底切 實施例中’底切的寬tu與水平部分H的高^在—較佳 於約0.3(U/Z)。 又之比值小 由上述可得知，本發明提供一簡單且易控 增加金屬矽化物形成的面積。由於間隙壁厚^ ^二壁來 使本發明之間隙壁結構可應用在下一個世代。此:j、，也 明所形成之間隙壁可降低因侧壁钱刻所產生的底士本發 者，本發明不會增加間隙壁製程的複雜度，簡如刀、。再 需改變絕緣層的厚度比即可達成本發明。 N /、 雖然本發明已以較佳實施例揭露如上，然其 限定本發明，任何熟習此技藝者，在不脫離本ς昍非用以 %月之精神 0503- A31691TWF1 /JYChen 11 1297213 第95100880號專利說明書修正本 修正日期：97.3.14 和範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 0503- A31691TWF1 /JYChen 12 1297213 第95100880號專利說明書修正本 修正日期：97.3.14 m 【圖式簡單說明】 第1至第4圖顯示傳統半導體元件的剖面圖，並描繪 出傳統間隙壁所產生的問題。 第5圖至第9圖顯示以本發明實施例形成凹陷L型間 隙壁的方法。
主要元件符號說明】 半導體基底〜10 ; 氮化石夕層〜20 ; 源極或汲極區域〜22 ; 氮化物間隙壁〜20a ; I虫刻停止層〜26 ; 接觸窗〜30 ; 閘極圖案〜102 ; 閘極介電層〜104 ; 第一絕緣層〜10 8 ; 頂部間隙壁〜ll〇a ; 源極或汲極區域〜112 ; 接面金屬砍化物層〜114 ; 層間介電層〜120 ; 閘極電極〜 14 ； 氧化概層〜 18 ； L型間隙壁 〜18a ; 金屬矽化物 〜24 ; 層間介電層 〜28 ; 半導體基底 〜100 ; 上層侧壁〜 102a ； 閘極電極〜106 ; 第二絕緣層 〜110 ; L型間隙壁〜108a ; 閘極石夕化物層〜116 ; 接觸蝕刻停止層〜118 ; 接觸窗開口〜122。 0503-A31691TWF 1/JYChen 13
Claims (1)
1297213 修正日期：97.3.14 第95100880號專利說明書修正本 十、申請專利範圍： 1· 一種半導體元件，包括·· 一導體圖案； 亩部、間隙*包括—垂直部分及—水平部分，該垂 直部分置於該導體圖案的較低伽辟 的上層側壁；以及1壁上，露出該導體圖案 一頂部間隙壁，置於該L型間隙壁上，其中紅型間 ::壁的該垂直部分對於該頂部間隙壁之寬度比至少約 2 :二’其中該水平部分包括該頂部間隙壁下的底切部分， ㈢中该底切部分的寬度對於該水平部分的高度比低於約 2.如申請專利範圍第j項所述之半導體元件，其中該 導體圖案為一内連線圖案。 、3·如申明專利範圍第1項所述之半導體元件，其中該 導體圖案為一閘極圖案。 Μ 導體夕專利範圍第1項所述之半導體元件，其中該 v體圖案包括多晶石夕。 5.如申請專利範圍第】項所述之半導體元件，其中該 =間隙壁的該垂直部分對於該頂部間隙壁之寬度比約 2-4.1。 6.如申請專利範圍第1項所述之半導體元件，並中該 f直部分的寬度對於該導體圖案所露出的上層側壁之高 度比約1 -2 : 1。 7·如申請專利範圍帛！項所述之半導體元件，其中 〇503.A31691TWFi/JYChen 14 *1297213 - 第95100880號專利說明書修正本 〜 修正日期：97.3.14 該L型間隙壁及該頂部間隙壁彼此間具有蝕刻選擇性。 8.如申請專㈣圍第丨項所述之半導體元件，其 隙壁包括氧化矽’且該頂部間隙壁包括氮;匕矽 ㈣1賴述之半導體元件，μ
10· —種半導體元件，包括： 一閘極圖案，位於一基底上； 水平部分，該 露出該導體圖 一 L型間隙壁，包括一垂直部分及一 垂直部分置於該導體圖案較低的側壁上， 案上層的側壁上； ’因此 缺口； 一頂部間隙壁，置於並突出該L型間隙壁上 在該頂部間隙壁與該導體圖案上層側壁間形 以及 :源極及-汲極區域相對設於該閘_案兩側的基 二；^ L型間隙壁的該垂直部分對於該頂部間隙壁 ==ΓΓ:1，且該垂直部分的寬度對於該導體 固^出的上層側壁之高度比約Μ:卜其中該水平部 二間隙壁下的底切部分，其中該底切部分的 見又對於该水平部分的高度比低於約0.3。 11. 如申請專利範圍第10項所述之半導體元件，豆 中該閘極圖案包括―閉極電極，位於—開極介電層上。/、 12. 如巾請專利範圍第u項所述之半導體元件，立 中該L型_㈣職直部分躲該頂和隙壁的寬度 〇503-A31691TWFl/JYChen 15 1297213 .第95100880號專利說明書修正本 •比約2-4:卜 修正日期：97.3.14 13’ *申請專利範圍第1〇項所述之半導體元呈 该L型間隙鼓該頂部間隙壁彼此間具有㈣選擇性。 ㈣L 專利範圍第1G項所述之半導體元件，其 或+、壁包括氧切，該頂利隙壁包括氮化石夕
15. 如申請專利範圍第1〇項所述之半導體元件，i 中該閘極圖案以及該源極及汲極區域經金屬魏。’、 16. 如申請專利範圍第1〇項所述之半導體元件，更 包括-钕刻停止層及—層間介電層置於該閘極圖案及該 基底之上。 17·如申請專利範圍第1〇項所述之半導體元件，其 中4垂直邛分的見度約35〇_45〇埃，而該頂部間隙壁的寬 度約100-200埃。 18·如申請專利範圍第項所述之半導體元件，其 中"亥L型間隙壁的該垂直部分約露出200-400埃的該閘 極圖案。 19·一種形成半導體元件的方法，包括： 在一半導體基底上形成一導體圖案； 在該導電圖案及該半導體基底上順應性的形成厚度 比至少約2 : 1的一第一絕緣層及一第二絕緣層； 非等向性蝕刻該第二絕緣層，形成一頂部間隙壁； 以及 0503-A31691 丁 WFl/JYGhen 16 1297213 ··第95100_號專利說明書修正本 . 修正曰期：97.3.14 非荨向性蝕刻該第一絕緣層，形成一^型 中該⑶間隙壁的頂部表面低於該曰中ς匕 括該頂部間隙壁下二:千 對於該水平部分的高度㈣於狀3巾錢切部分的寬度 20.如申請專利範圍第19項所述之形成 开 的方法，其中該導體圖案為一内連線圖案。、_ U.如申請專圍㈣項所述之形成半 株 、方法，其中該導體圖案為一閘極圖案。 " 22.如巾請專利範圍第19項所述之形成體 令方法，其中該導體圖案包括多晶矽。 _ 的方l3:L申請專利範圍第19項所述之形成半導㈣^ 壁之寬度比例約2-4小 子於该頂㈣隙 认如申請專利範圍第19項所述之 :方法，其中該垂直部分的寬度對於該 的上層側壁之高度比約心卜 即案所路出 的方圍第19項所述之形成半導體元件 二擇Γ型間隙壁及該頂部間叫 的方19項所述之形成半導體元件 包括氮切錢氧切。 /以以間隙壁 27·如中請專利範圍第19項所述之形成半導體元件 〇503-A31691TWFl/JYChei 17 -1297213 第95100880號專利說明書修正本 修正日期：97.3.14 的方法，其中該導體圖案經金屬矽化。 0503-A31691TWF1 /JYChen 18 修正日期：97.3.14 •1297213 第95100880號專利說明書修正本 七、指定代表圖： (一） 本案指定代表圖為：第（6)圖。 (二) 本代表圖之元件符號簡單說明： 半導體基底〜1〇〇 ； 上層側壁〜102a ; 閘極電極〜106 ; 第一絕緣層〜108 ； L型間隙壁〜108a 閘極圖案102 ; 閘極介電層〜104 ; 第二絕緣層〜110 ; 頂部間隙壁〜ll〇a ; 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式： 0503-A31691TWF1 /JYChen 4
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/215,103 US7298011B2 (en) | 2005-08-30 | 2005-08-30 | Semiconductor device with recessed L-shaped spacer and method of fabricating the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200709412A TW200709412A (en) | 2007-03-01 |
| TWI297213B true TWI297213B (en) | 2008-05-21 |
Family
ID=37802879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095100880A TWI297213B (en) | 2005-08-30 | 2006-01-10 | Semiconductor device with recessed l-shaped spacer and method of fabricating the same |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7298011B2 (zh) |
| CN (1) | CN100589251C (zh) |
| TW (1) | TWI297213B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5053298B2 (ja) * | 2006-03-06 | 2012-10-17 | ヤフー！ インコーポレイテッド | モバイル装置上に広告を行うためのシステム |
| US8093119B2 (en) * | 2009-06-24 | 2012-01-10 | Solid State System Co., Ltd. | CMOS microelectromechanical system (MEMS) device and fabrication method thereof |
| CN103378150B (zh) * | 2012-04-23 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制造方法 |
| US10388766B2 (en) | 2017-10-23 | 2019-08-20 | International Business Machines Corporation | Vertical transport FET (VFET) with dual top spacer |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5783479A (en) * | 1997-06-23 | 1998-07-21 | National Science Council | Structure and method for manufacturing improved FETs having T-shaped gates |
| US6235597B1 (en) | 1999-08-06 | 2001-05-22 | International Business Machines Corporation | Semiconductor structure having reduced silicide resistance between closely spaced gates and method of fabrication |
| FR2797522A1 (fr) * | 1999-08-09 | 2001-02-16 | St Microelectronics Sa | Procede de fabrication d'un circuit integre comportant une siliciuration amelioree et circuit integre correspondant |
| US6251764B1 (en) | 1999-11-15 | 2001-06-26 | Chartered Semiconductor Manufacturing Ltd. | Method to form an L-shaped silicon nitride sidewall spacer |
| US6265271B1 (en) * | 2000-01-24 | 2001-07-24 | Taiwan Semiconductor Manufacturing Company | Integration of the borderless contact salicide process |
| US6346468B1 (en) | 2000-02-11 | 2002-02-12 | Chartered Semiconductor Manufacturing Ltd. | Method for forming an L-shaped spacer using a disposable polysilicon spacer |
| KR100416377B1 (ko) | 2001-06-02 | 2004-01-31 | 삼성전자주식회사 | ㄴ 자형 스페이서를 이용하는 반도체 트랜지스터 및 그제조 방법 |
| US6924178B2 (en) | 2003-12-08 | 2005-08-02 | International Business Machines Corporation | Oxide/nitride stacked in FinFET spacer process |
| US7259050B2 (en) * | 2004-04-29 | 2007-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and method of making the same |
-
2005
- 2005-08-30 US US11/215,103 patent/US7298011B2/en not_active Expired - Fee Related
-
2006
- 2006-01-10 TW TW095100880A patent/TWI297213B/zh not_active IP Right Cessation
- 2006-02-15 CN CN200610003590A patent/CN100589251C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN100589251C (zh) | 2010-02-10 |
| US20070045754A1 (en) | 2007-03-01 |
| US7298011B2 (en) | 2007-11-20 |
| CN1925167A (zh) | 2007-03-07 |
| TW200709412A (en) | 2007-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100522125B1 (ko) | 폴리실리콘 게이트 상부의 개선된 샐리사이드 저항을 위한장치 및 방법 | |
| JP3219909B2 (ja) | 半導体装置の製造方法 | |
| TWI255007B (en) | Method of fabricating a semiconductor device having reduced contact resistance | |
| TWI302017B (en) | Method for forming a semiconductor structure and an nmos transistor | |
| US7655525B2 (en) | Semiconductor device free of gate spacer stress and method of manufacturing the same | |
| US20010014533A1 (en) | Method of fabricating salicide | |
| TW548788B (en) | Self-aligned contact with improved isolation and method forming | |
| TWI309434B (en) | Method for forming an improved t-shaped gate structure | |
| TWI298175B (en) | Gate structure and fabricating method thereof | |
| JP2006190947A (ja) | リセスゲート及びそれを備えた半導体装置の製造方法 | |
| JPH10223889A (ja) | Ｍｉｓトランジスタおよびその製造方法 | |
| TW591741B (en) | Fabrication method for multiple spacer widths | |
| TW412793B (en) | Process for fabricating semiconductor integrated circuit device having polycide line and impurity region respectively exposed to contact holes different in depth | |
| TWI297213B (en) | Semiconductor device with recessed l-shaped spacer and method of fabricating the same | |
| TW200419723A (en) | Salicided MOS device and one-sided salicided MOS device, and simultaneous fabrication method thereof | |
| TWI298182B (en) | Method of manufacturing semiconductor device having side wall spacers | |
| KR20010069128A (ko) | 반도체장치의 실리사이드층 형성방법 | |
| JP2001284581A (ja) | 半導体装置とその製造方法 | |
| JP3724057B2 (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| KR20100079795A (ko) | 매립게이트를 구비한 반도체장치 제조 방법 | |
| TW588437B (en) | Method for manufacturing a semiconductor device having a layered gate electrode | |
| JP2003031657A (ja) | 半導体装置およびその製造方法 | |
| US7387921B2 (en) | Method of manufacturing semiconductor device | |
| TW200421540A (en) | Method of filling bit line contact via | |
| TWI254409B (en) | Semiconductor device having self-aligned contact and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |