TWI294643B - Method of smoothening dielectric layer - Google Patents

Description

1294643 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種半導體製程技術，且特別是有 關於一種介電層平整化的方法。 【先前技術】 隨著半導體技術的演進’半導體集積度不斷增加， 單一晶片内的元件數量也不斷增加，必須採用更多多層 • 内連導線層，而各層内連導線層之間便需要填充良好電 性隔離材料，即所謂的金屬層間介電層（inter-level metal dielectric; IMD)，而以適當化學氣相沈積法形成的氧化石夕 便是常見的金屬層間介電層材料。為了改善介電層特 性，並且符合不同應用之特殊需求，有許多關於介電層 製程的相關研究。

Lee等人所公開之美國專利第5,605,859號，便揭示 一種以電漿增進式化學氣相沈積法（plasma enhanced ▼ chemical vapor deposition; PECVD)形成一介電層於多晶 矽表面的方法。

Jang等人所公開之美國專利第5,741,740號，則揭示 一種以電漿增進式化學氣相沈積法（plasma enhanced chemical vapor deposition; PECVD)形成一介電芦以做為 淺溝槽隔離物的方法，可以使介電層填充於高縱深比 (high aspect ratio)的溝槽内。 隨著積體電路的不同應用及需求，不同種類或結構 0503-9750TWF/Jyliu 4 1294643 的介電層材質被研究發展出來。譬如：在動態隨機存取呓 fe 體（dynamic random access memory ; DRAM)方面，為了

提高儲存電容量，因此高介電常數之介電層材質於是被 研發出來。另一方面，隨著積體電路技術的進步，元件 運算速度有逐漸提升的需求，在電路運算中，Rc乘積值 是造成電路延遲的主要因素，因此，在積體電路的後段 製程（backend process flow)，必需降低沉積介電層的介電 常數，以達到降低寄生電容，且提升電路速度的目的。％ 然而，在各種介電層的沉積方法中，如何以簡單製 私且節省成本的方式提供符合特性需求的介電層於特定 領域，是目前各半導體廠不斷研究發展改進的重要課題。 有鏗於此，為了解決上述問題，本發明主要目的在 於提供一種介電層平整化的方法，可適用於降低介電層 的表面粗操度(roughness)。 【發明内容】 本發明之目的之一在於提供一種介電層平整化的方 法，不僅可使介電層表面的粗操度（roughness)降低，又可 維持不影響介電層的性質。 本發明之主要特徵在於利用形成介電層的前驅物在 介電層沉積完成後，再以相同前驅物電漿處理一次介電 層，如此一來，聚附於介電層表面之殘留前驅物便可以 去除，造成介電層表面的粗操度降低，使介電層表面平 滑化。 0503-9750TWF/Jyliu 1294643 為獲致上述之目的，本發明提出一種介電層平整化 的方法，此方法的步驟主要係包括： 首先，提供一基底於一反應室内部。接著’第一次 通入一前驅物於上述反應室内，以沉積一介電層於上述 基底表面。最後，第二次通入上述前驅物於上述反應室 内，使上述介電層表面平整化。 再者，本發明亦提出一種介電層平整化的方法，此 方法的步驟主要係包括： 首先，提供一基底。接著，形成一介電層於上述基 底表面。最後，實施一含烷類與含氮之電漿處理於上述 介電層，使上述介電層表面平整化。 並且，本發明更提出一種介電層平整化的方法，此 方法的步驟主要係包括· 首先，提供一基底。接著，形成一介電層於上述基 底表面，其中上述介電層表面具有一製程前驅物之殘留 物。最後，實施一電漿處理於上述介電層，以去除上述 製程前驅物之殘留物，使上述介電層表面平整化。 如前所述，上述介電層可利用沉積法形成，例如：化 學氣相沉積法（chemical vapor deposition ; CVD)形成。 根據本發明，上述介電層可為氮化物，則上述前驅 物或是上述電漿處理包括：曱烷（SiH4)與氨（NH3)，其中上 述曱烷（SiH4)與氨（NH3)之體積比小於2.3。 根據本發明，上述介電層包括氧化物，則上述前驅 物或是上述電漿處理包括：曱烷（SiH4)與一氧化二氮 0503-9750TWF/Jyliu 6 1294643 (N20)，其中上述曱烷（SiH4)與一氧化二氮（N20)之體積比 大體為0.02〜0.67。 根據本發明，上述介電層更可以包括：氮化物、氧化 物、未摻雜石夕化玻璃（updoped silicate glass ; USG)或是氟 化石夕玻璃（fluorinated silicon glass ; FSG)。 為使本發明之上述目的、特徵和優點能更明顯易 懂，下文特舉較佳實施例，並配合所附圖式，作詳細說 明如下： 【實施方式】 以下請配合參考第1A圖至第1C圖之製程剖面圖， 說明根據本發明之介電層平整化之方法之一較佳實施 例。 首先，請參照第1A圖，先提供一基底100，並且將 基底100設置於一反應室内部500。本發明之介電層適用 於半導體基底100上，例如是一矽晶圓，其上方可以形 成任何所需的半導體元件，例如M0S電晶體、電阻、邏 輯元件等，不過此處為了簡化圖式，僅以平整的基板100 表示之。在本發明的敘述中，”基底”一詞係包括半導 體晶圓上已形成的元件與覆蓋在晶圓上的各種塗層；” 基底表面”一詞係包括半導體晶圓的所露出的最上層， 例如矽晶圓表面、絕緣層、金屬導線等。反應室係一用 以形成後續介電層的設備空間，例如··一化學氣相沉積 室。 0503-9750TWF/Jyliu 7 1294643 然後，形成一介電層102於基底100表面。介電層 102的形成方法最好係以沉積（deposition)方式進行，例如 適當之化學氣象沉積法，包括：次大氣壓化學氣相沉積法 (sub-atmospheric pressure thermal chemical vapor deposition; SACVD)、常壓化學氣相沉積法（atmospheric pressure chemical vapor deposition ; APCVD)、低壓化學 氣相沉積法（low pressure chemical vapor deposition ； LPCVD)、電漿增進式化學氣相沉積法(plasma enhanced chemical vapor deposition ; PECVD)或是高密度電漿化學 氣相沉積法（high density plasma chemical vapor deposition ; HDP CVD)。形成介電層102的前驅物可包括 烷類與含氮氣體，前驅物的種類係依介電層102的材質 而定。介電層102之材質可以包括：氮化物、氧化物、未 摻雜石夕化玻璃（updoped silicate glass ; USG)或是氟化石夕玻 璃（fluorinated silicon glass ; FSG)。例如··當介電層 102 之材質為氮化物（例如氮化矽）時，則前驅物可以為曱烷 (SiH4)與氨(NH3)，可將曱烷（SiH4)與氨（NH3)以電漿型態 第一次通入於反應室500内部，以形成一材質為氮化物 之介電層102於基底100表面。又例如：當介電層102 之材質為氧化物（例如氧化矽）時，則前驅物可以為曱烷 (SiHU)與一氧化二氮(N20)，可將甲烷（SiH4)與一氧化二氮 (AO)以電漿型態第一次通入於反應室500内部，以形成 一材質為氮化物之介電層102於基底1〇〇表面。 在形成介電層102的過程中，製成前驅物往往會因 0503-9750TWF/Jyliu 8 1294643 為某些特定因素，例如：前驅物本身容易聚集的特性，造 成前驅物内聚殘留於介電層102表面，以形成一製程前 驅物之殘留物1021。如此一來，會使得介電層102表面 出現微小突出之製程前驅物之殘留物1021，其尺寸大小 約為0.5μπι，造成介電層102表面之粗操度提高。影響更 大的是，在半導體製程技術中，當介電層102備製完成 後，會進行缺陷（defect)偵測分析，而尺寸約為0·5μιη之 製程前驅物之殘留物1021在缺陷偵測分析時判為缺陷， ® 影響介電層102良率的評估。此製程前驅物之殘留物的 問題係為吾人所獨特研究發現。 接下來，請參照第1Β圖，本發明為了解決前述缺陷 誤判的問題，提供一種使介電層102表面平整化，降低 粗操度（roughness)的方法。此步驟為本發明之主要特徵之 一，進行一介電層平整化步驟S100，實施一電漿處理於 介電層102，電漿例如為含烷類與含氮之電漿，較佳實施 例係第二次通入前驅物，也就是說，當介電層102之材 ® 質為氮化物（例如氮化矽）時，則第二次通入前驅物曱烷 (SiH4)與氨(NH3)於反應室500内部，其中曱烷（SiH4)與氨 (NH3)之體積比最好小於2.3。當介電層102之材質為氧 化物（例如氧化矽）時，則第二次通入前驅物曱烷（SiH4)與 一氧化二氮(N2〇)於反應室500内部，其中曱烷（SiH4)與 一氧化二氮（N20)之體積比大體為0·02〜0·067。 接著，請參照第1C圖，係顯示根據本發明之介電層 平整化處理後之結果。如此，製程前驅物之殘留物1021 0503-9750TWF/Jyliu 9 1294643 可被徐去，獲得一表面平整的介電層^的。 發明優點： 1. 根縣㈣之介電層平整化的方法，不僅可解決五 人獨特發現的前驅物殘留聚集的問題， 二σ 粗操奸。·，)降低，又可維持不影響介“;^的 2. 根據本發明之介電層平整化的方法，步驟簡單，、可 =用現妓備與技術，僅需多施加—道簡單步驟，就 可大^改善前驅物殘留聚集的現象，例如：可以將介電層 表面單位面積下約幾萬顆前驅物殘留聚集物減少至幾百 顆。方法簡單，成效卓越。 ^本表明雖以較佳實施例揭露如上，然其並非用以限 疋本發明的範11 ’任何熟習此項技藝者，在不脫離本發 月之精神和範圍内’當可做各種的更動與潤飾，因此本 ^明之保達範圍當視後附之申請專利範圍所界定者為 準。 0503-9750TWF/Jyliu 1294643 【圖式簡單說明】 第1A圖至第1C圖係顯示根據本發明之介電層平整 化方法之一較佳實施例的製成剖面圖。 【主要元件符號說明】 100〜基底； 102〜介電層； 1021〜前驅物殘留聚集物； • S100〜介電層平整化步驟； 500〜反應室。 0503-9750TWF/Jyliu 11

Claims (1)

1294643 十、申請專利範圍：. 1·一種介電層平整化的方法，包括： 提供一基底於一反應室内部； 第一次通入一前驅物於上述反應室内，以沉積一介 電層於上述基底表面；以及 第二次通入上述前驅物於上述反應室内，使上述介 電層表面平整化。

、2·如申請專利範圍第1項所述之介電層平整化的方 法，其中上述介電層係利用沉積法形成。 、3·如申請專利範圍第2項所述之介電層平整化的方 法其中上逑介電層係利用化學氣相沉積法⑽㈣⑽ vapor deposition ; CVD)形成。 4. 如申請專利範㈣i項所述之介電 法，其中上述介電層係氮化物。 法 5. 如申明專利|巳圍第4項所述之介電層平整化的， ，其中上述前驅物包括：甲烷（SiH4)與氨⑼私）。 法 =申請專利範圍第5項所述之介電層平整㈣ 〜、中上述甲院_4)與氨(NH3)之體積比小於2.3。 法 2申請專利範圍第i項所述之介電層平整化的力 ，其中上述介電層包括氧化物。 料鄉圍第7項所述之介電層平整化的方 / ^ “驅物包括：甲燒咖4)與—氧化二氮(n2〇)。 去，二申請專利範圍“項所述之介電層平整化的方 /，、上述甲烧（SlH4)與-氧化二氮(N2〇)之體積比大 0503-9750TWF/Jyliu 12 1294643 體為 0.02〜0.067。 10·—種介電層平整化的方法，包括： 提供一基底； 形成一介電層於上述基底表面；以及 、、實施一含烷類與含氮之電漿處理於上述介電層，使 上述介電層表面平整化。

、H·如中請專利範圍第H)項所述之介電層平整化的 方法，其中上述介電層係利用沉積法形成。 12^請專利範圍第u項所述之介電層平整化的 法’ -中上述介電層係、利用化學氣相沉積法⑽灿― vapor deposition ; CVD)形成。 請專利範圍第10項所述之介電層平整化的 方法’其中上述介電層係氮化物。 14·如申請專利範圍第 方牛，人"固乐項所述之介電層平整化的 與氨_3)。 水處理包括：甲烧(卿) 15·如申请專利範圍第14項 八带 方法16r二_)與氨⑽㈣ π·如申請專利範圍第 方法，其令上述含烷類與含 與一氧化二氮(Ν·2〇)。 18.如申請專利範圍第 Μ項所述之介電層平整化的 氮之電漿處理包括:甲烷(SiH4) 17項所述之介電層平整化的 〇503^9750TWF/Jyliu 13