TWI291135B - Switched-current integrator - Google Patents

Switched-current integrator Download PDF

Info

Publication number
TWI291135B
TWI291135B TW092100095A TW92100095A TWI291135B TW I291135 B TWI291135 B TW I291135B TW 092100095 A TW092100095 A TW 092100095A TW 92100095 A TW92100095 A TW 92100095A TW I291135 B TWI291135 B TW I291135B
Authority
TW
Taiwan
Prior art keywords
circuit
phase
signal
type current
switching type
Prior art date
Application number
TW092100095A
Other languages
English (en)
Other versions
TW200303487A (en
Inventor
John Barry Hughes
Original Assignee
Nxp Bv
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nxp Bv filed Critical Nxp Bv
Publication of TW200303487A publication Critical patent/TW200303487A/zh
Application granted granted Critical
Publication of TWI291135B publication Critical patent/TWI291135B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/64Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • G06G7/184Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Amplifiers (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Networks Using Active Elements (AREA)

Description

1291135 、 (1) -- 玖、發明說明 、 (發明姻應敘明·發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 技術領域 本發明係有關適於在(例如)無線電接收器的複合通道濾 波器中使用的切換型電流積分器,及有關包含此一積分器 ~ 的裝置。 先前技術 當無線電接收器允許通道濾波器高位準積分時,低中頻 結構於一整合的無線電接收器會是吸引人的結構。一低中 0 頻接收器的通道濾波器的頻率響應透過可拒絕影像頻率而 必須是一非對稱零頻率;因此,具有同相位與四相位相位 輸入與輸出的一複合多相濾波器是需要的。可參考例如在 2000 年 5 月 28-31 日由 B· J· Mi nni s 等人在 I EEE Int· Symposium on Circuits and Systems的第 I-60至 1-63頁名 稱"A Low-IF,Polyphase Receiver for DECT"。此外,差 異輸入與輸出是要提供不受脈衝雜訊的影響。 有關設計一濾波器的基本建構方塊是一積分器;可參考 g 例如在 2000年 2月由 J.B· Hughes 在 IEE Proc. Circuits Devices Syst, Vol· 147, No· 1 的第 73-81 頁名稱"Top-down design of a swi tched-current video filter11 ° 積 分器的雙線性形式具有超過其他積分器形式的效率優點是 眾所周知。 < 為了要減少成本,想要在一 CMOS積體電路(1C)中實施一 無線電接收器或收發器。在此一接收器或收發器中,類比 與數位電路是在相同積體電路中實施,而不是經由分開處 -5- 1291135 _ (2) [^St:明續買 理所產生的個別積體電路。當CMOS元件體積減少而可達成 、 較南種度的整合時,必要的供應電壓亦要減少。當切換型 電流取樣類比電路可提供低功率消耗,且可在低電壓上良 · 好執行時,他們便非常適合此一情況。 _ 因此’需要一複數切換型電流雙線性積分器具有差異輸 入與輪出。一實際切換型電流雙線性積分器具有差異輸入 與輸出是在專利案號EP 94306540. 9揭示,但不是一複合版 本 〇 當用以處理複合信號而使在同相位(1)與四相位(Q)相位鲁 4«號路侵之間具有高程度匹配的電路設計正常是需要的。 在一多相濾波器中,同相位與四相位相位之間的錯誤匹配 等強迫衫像拒絕效率。因此,對於一複數切換型電流雙線 性和分器保護在信號路徑之間的錯誤匹配是需要的。 用來補償在信號路徑之間錯誤匹配的一已知技術是動態 包路匹配(DEM),其中電路元件是在信號路徑之間動態交換 ,所以不同#號路徑會經歷相相平均電路特性。可參考例 如在 20 0 1 年由 L· C· Breems 等人在 IEEE Int. Solid State 鲁 ts C〇nf·’ paper 3·3名稱 nA Quadrature Data-Dependent DEM Algorit]lm t〇 jmpr〇ve image Rejection of a Complex ΣΔ M〇dUlator”。一切換型電流積分器的動態元 件匹配的使用已在專利案號US5, 〇59, 832提議,但是在此專 产 利中並未揭示實際的實施,而且不考慮將動態元件匹配應 , 用到切換型電流電路。 發明内容 -6- (3) 1291135
本發明的— ^,且具有保 誤匹配的影響 根據本發明 雙線性積分器 相位輸入信號 四相位輪入信 之同相位輸出 對之四相位輸 之比例調整電 輸出;及動態 交換該等比例 藉此輕合到該 調整電路變化 時。 當運用到切 配是在同信號 型電流電路元 徑之間勳態交 存部分造成。 本發明是進 中實施,如果 作開始時交換 本發明是進 明是根據動態元件匹 施。串擾是由於切換 當電路元件在信號路 之間傳送的信號的儲
目的是要提供一複數切換型電流雙線性積分 護在同相位和四相位相位信號路徑之間的錯 〜 <八工乜/瓜 ’包含·’第-及第二輸入,肖於一成對之同 之差刀對,第二及第四輸人,用於一成對之 號之差分對;帛-及第二輸出,用於一成對 信號之差分對;第三及第四輪出,用於—成 四信號之差分對;一由取樣保持電路與耦合 路所组成的配置’其耗合至該等輸入及該等 -件匹配裝置,藉此根據一預定切換序列來 調整電路巾之至少料比例調整電路,而且 等取樣保持電路中任付I接 峪τ任何取樣保持電路的比例 只發生於該取檨伴括雷欠 樣保持电路開始進行取樣操作 換型電流電路時,本發 路徑之間造成串擾的實 件的固有電容本質,且 換時,其會在信號路徑 ^ ^ 电路的積分器電路 电路π件耦合到取樣保 I吟/、疋在取樣操 ,在信號路徑之間的串擾便可避免。 一步根據一複合雙線性積 Γ員刀忐以一對跨耦 -7- 1291135 (4) 合實數雙線性積分器實施。 本發明是進一步根 替取樣及交替保持以 保持電路的兩取樣與 成在四個信號路徑中 位與四相位相位信號 與四相位相位信號路 根據本發明的第一 換型電流雙線性積分 根據本發明的第一 換型電流雙線性積分 根據本發明的第一 波器的無線電接收器 雙線性積分器。 根據本發明的第一 施該複數切換型電流 本發明的弟觀點, 性積分器的濾波器; 包括一濾波器的接收 電流雙線性積分器。 實施方式 一複合積分器的S領域信號流程圖是在g 同相位(I )與四相位(Q )相位向前路徑。在 中,一同相位輸入信號I i與一四相位相位β 發明說明續賨 據透過使用成對的取 提供連續積分的實施 保持週期的一四狀態 使電路元件的效率平 混合的一方式而構成 徑。 觀點,本發明亦有關 器的裝置。 觀點’本發明亦有關 器的一濾波器。 觀點’本發明係進一 ’其中該濾波器包含 觀點,本發明係進一 雙線性積分器的一積 具體實施包含該複數 或根據本發明的第一 裔’其中該濾波器包 樣保持電路的交 ,包含每個取樣 切換序列可設計 均,以避免同相 差分對的同相位 於包含一複數切 於包含該複數切 步有關包括一濾 複數切換型電流 步有關於具體實 體電路;或根據 切換型電流雙線 觀點,具體實施 含該複數切換型 3 1 3描述,且包含 同相位向前路徑 ί授信號Qf是按一 1291135 發明說明續買 (5)
因數1/s的應用而積分;該積分信號然後按一因數1/^依比 例處理,以提供一輸出同相位信號I。;而且,該積分信號 是按一因數-ω。依比例處理,以提供一同相位回授信號I f。 在四相位相位向前路徑中,一四相位輸入信號Q i與同相位 回授信號I f是按一因數1 / s的應用而積分;該積分信號然後 是按一因數1 / τ i依比例處理,以提供一輸出四相位相位信 號t ;而且,積分信號是按一因數ω。依比例處理,以提供 四相位相位回授信號Qf。^是積分器時間常數,且ω。是積分 器的極頻率,且以弧度為單位。同相位(I )與四相位(Q )信 號路徑的每一者1的轉換函數是H ( s) =一。應用雙線性ζ 2 1— Τ 轉換…于·C,並錢定^ 與 ω〇 ~ΐ 其中Τ是取樣 間隔,結果是在圖1 4描述的信號流圖。圖1 4的每個向前路
徑具包含一積分級與一輸出級的一實數雙線性積分器形 式,將積分信號以一因數Α依比例處理。因此,一複合雙 線性積分器能以一對實數雙線性積分器實施,且積分信號 的跨耦合是分別透過因數-α。和心依比例處理。為了要合併 差異信號路徑,可使用具比例調整電路的兩此對跨耦合實 數雙線性積分器。應用比例因數的所需的倒轉是透過正 與負差動回授路徑的互換而提供。 請即參考圖1,其係描述具動態元件匹配的(DEM) 100的一 複數切換型電流雙線性積分器,其具有:差分對同相位輸 入信號電流(1/、ΙΓ)的第一及第二信號輸入1 0、11 ; 一差 -9- 1291135
⑹ 分對四相位相位輪入信號電流(Qr、Q〖+)的第三及第四信號 輸入12' 13;第一及第二信號輸出14、η,用以傳遞一差 分對積分同相位輪出信號電流(1〇~、IG + );及第三及第四信 號輸出16、17,用以傳遞一差分對積分四相位相位輸出信 號電流(Q/、Q/)。每個差分對的電流是相等,且方向相反, 即疋 Ii 一―Ii ,Q/二—Q「二Qi,。- =1。和 = 。 具DEM 100的複數切換型電流雙線性積分器包含第一、第 二、第三及第四積分器核心電路2〇、30、40、50。每個積 分器核心電路20、30、40、50包含:如圖2描述的一第一及 一第二切換型零流取樣保持電路20A和20B、30A和30B、40A 和40B、50A和50B ;第一及第二切換型電流取樣保持電路共 有的相對輸入21、31、41、51 ;相對第一切換型電流取樣 保持電路20A、30A、40A、50A的相對第一輸出22、32、42、 52;及第二切換型電流取樣保持電路2〇B、30B、40B、50B 的相對第二輸出23、33、43、53。 具DEM 1 〇 〇的複數切換型電流雙線性積分器具有圖4詳細 描述的一第一切換裝置60,其中該第一切換裝置6〇是根據 在圖5描述的預定重複切換序,列來操作,且具有連續週期 A、Φ2、Φ3、Φ4,以便在週期^和Φ3耦合: 第一積分核心電路輸入21的第一信號輸入1〇,第二積分 核心電路輸入3 1的第二信號輪入11, 第四積分核心電路輸入51的第三信號輸入12, 及第三積分核心電路輸入41的第四信號輸入13, 及在週期<&2和Φ4 : -10- 1291135 ⑺ 第二積分核心電路輸入31的第一信號輸入1〇, 第一積分核心電路輸入21的第二信號輸入丨i, 第二積分核心電路輸入41的第三信說輸入12,及 第四積分核心電路輸入5 1的第四信號輸入丨3。 週期Φι、Φ2、%和%是持續時間T的連續週期。每個週期 Φι、Φ2、Φ3和A的轉變時間是在圖5特別放大顯示,且重叠 相鄰週期Φι、Φ2、(Da和A的上升與下降時間,以便將信號 輸入10、11、12、13的連續耦合提供給積分器核心電路2〇、 30 、 40 、 50 〇 請即參考圖2,其係描述第一積分器核心電路2 〇,第二、 弟二及第四積分斋核心電路30、40、50具有相同結構。每 個切換型電流取樣保持電路20Α和20Β包含:一跨導體,其 具有一跨導-G,一取樣開關,其係耦合跨導體的輸入與輪 出之間;及一電容器’其係耦合到跨導體的輸入。跨導體 是以一 NMOS/PMOS電晶體對實施,以形成一 Αβ類記憶體單 元’其没極是耦合到輸入21,閘極是分別耦合到第一或第 二輸出22或23,如圖3所述。其他跨導體結構可使用。取樣 開關是實質以一 MOS電晶體實施。電容器是實質使用電路的 寄生電容實施’尤其閘極電容,而且如需要,可使用一額 外外在電容器。切換型電流取樣保持電路2〇Α和2〇β是交替 執行一取樣操作。對於切換型電流取樣保持電路2〇α或2〇β 的取樣操作而言,取樣開關是關閉,電流是在輸入2丨及在 保持電路與取樣電路之間流動,而且此電流最初是在相對 跨導體的閘極流動。閘極電流會造成相對跨導體的電晶體 -11 - 1291135
⑻ 的閘極電谷充電,藉使在相對輸出22或23上增加閘極電 壓。結果,汲極會開始傳導電流,且電流會在閘極停止流 動,維持閘極電容充電。在此狀態,相對取樣保持電路2〇A 或20B是透過正取樣保持電路2〇A和2〇B的組合輸入電流與 保持電流的取樣而執行積分。當不執行一取樣操作時,切 換型電流取樣保持電路20A和20B便執行一保持操作。對於 保持操作而言,相對取樣開關是開啟,且閘極電壓是在相 對輸出22或23上保持,藉此保持先前取樣的汲極電流。每 個取樣操作與每保持操作的持續時間是τ。第一及第二切換 型電流取樣保锋電路20A、20Β是透過交替取樣與交替保持 而提供連續取樣。當切換型電流取樣保持電路2〇a、2〇B之 一是保持時,另一者是保持電流與在輸入2丨上流動的電流 總數取樣。如此,在輸入2 1上流動的電流能被積分。每次 第一及第二切換型電流取樣保持電路2〇A、2〇b交換積分與 保持的角色時,在輸入21上流動的電流便需要顛倒方向。 在每個積分器核心電路20、30、40、50的取樣開關是根 據圖5描述的切換序列而工作,以致於在連續週期〇 1,、 Ο/、Φ3’、Φ/中,每個持續時間略小於T,下列狀態序列 可建立: 在週期^’和Φ3’,第一切換型電流取樣保持電路2〇a、 30A、40A和5 0A是取樣,且第二切換型電流取樣保持電路 20B,30B,40B和 50B是保持; 在週期Φ2’和Φ4’,第一切換型電流取樣保持電路2〇a、 30A、40Α和50Α是保持,且第二切換型電流取樣保持電路 -12- 1291135
20B、30B、40B和 50B是取樣。 在圖5 ’切換序列的一高位準是對應一關閉開關,且一低 位準疋對應一開啟開關。切換序列的轉變時間是誇大表 示。特別是,在每個積分核心電路2 〇、3 0、4 0、5 0,在傳 遞給切換型電流取樣保持電路的輸入電流在對應週期φ 1、 ί>2、Φ3或(X>4結束而被第一切換裝置中斷之前,在週期φ〆、 Φ/、Φ/或Φ/的每個取樣操作會結束,藉此確保正確取樣。 第一切換裝置60的上述切換操作是與積分器核心電路 20、30、40、50的取樣操作同步,以致於每個差分對信號 電流的電流交換(即是交換1^和Ii+,及交換Q「和Q/)允許 輸入信號電流Ii_、1/、Qi — 和Q/的連續積分。 輕合到積分核心電路20、30、40、50的第一及第二輸出 22、32、42、52、23、33、43、53是比例調整電路的一第 一配置,包含在圖1的70和71,以便將一第一比例因數心 應用到在這些輸出上傳遞的信號。比例調整電路7 〇、71的 第一配置包含八個此比例調整電路7 〇 1、7 0 2、7 0 3、7 0 4、 711、712、713、714,該等電路是以具有跨導係數—α/的 跨導體實施。 而且,輕合到積分核心電路20、30、40、50的第一及第 一輸出22、32、42、52、23、33、43、53是比例調整電路 的一第二配置,包含圖1的8 0和8 1,以便將一第二比例因數 α0應用到在這些輸出上傳遞的信號。比例調整電路80、81 的第二配置包含八個此比例調整電路801、802、803、804、 811、812、813、814,該等電路是以具有跨導係數_aQG的 發明說明績買 129113^〇) 跨導體實施。 比例調整電路7 0、71、8 0、81的第一及第二配置的每個 跨導體是以一 NMOS/PMOS電晶體對實施,且該等電晶體具有 在他們連接汲極的輸入及在他們連接閘極的輸出,如圖6 有關比例調整電路7 0 1的描述。比例因數α!和a 〇是由在比例 調整電路中電晶體的寬度/長度比所決定。其他跨導體結構 可於比例調整電路7 0、71、8 0、81,當作切換型電流取樣 保持電路20A、 20B、 30A、 30B、 40A、 40B、 50A、 50B。 將積分核心電路20、30、40、50的第一及第二輸出22、 3 2、4 2、5 2、2 3、3 3、4 3、5 31禺合到比例調整電路7 〇、71、 80、81的第一及第二配置是經由一第二切換裝置,其包含 圖1的9 0和91,其可根據圖5描述的切換序列來操作,以便 在%間Φ。、Φ23、Φ34和Φ"上產生在圖8的表列與在圖7所示 的耦合,其中時間Φ23、和Φ“是透過下列關係而定 義:φ12 = φι+φ2; φ23:φ2+φ3; Φ34=Φ3+φ4; &φ“ = φ4+φ〆 對於第一及第二切換型電流取樣保持電路20Α、20Β、4 、 30Β、40Α、40Β、50Α、50Β 的每一者而 t,圭田人 w ^ ’耦合之比例調整 電路的變化只在一取樣週期開始上發生 私王,所以相同比例調 整電路會在整個取樣週期與下列保持週期、維持 第一、第二、第三及第四信號輸出14 丄 4 15、ie、17是經 由一弟三切換裝置而搞合到比例調整雷狄 包袼7〇、71的第一配 置,包含圖1的92、93,以根據圖5描述的| 切換序列來操作, 以便在時間Φ12、Φ23、Φ34和Φ41上產生 一 1 Μ 1 υ的表列與圖9所 不的耦合。 1291135
〇i) 第一及第二切換裝置9〇、91、92、93操作的組合結果是 要在週期和Ο*期間從切換型電流取樣保持電路 20A' 20B、30A、3 0B、40A' 40B、50A、50B與比例調整電 路701 -704和711 - 71 4取得輸出信號電流i〇-、q。-和Q/, 如圖11的表列所示。在圖丨丨,在一切換型電流取樣保持電 路的參考數子之後疋包括字尾—S,以表示切換型電流取樣 保持電路正在取樣,且字尾—H表示切換型電流取樣保持電 路正在保持。對於週期φ!、φ?、%和^的每一個而言,同 相位輸出信號電流I。-、的每一者是從第一及第二積分器 核心電路2 0、3 0拉曳的一電流總數,及透過比例調整電路 7〇、71的第一配置依比例處理,由比例調整電路7〇依比例 決疋I 〇及由比例調整電路7 1依比例決定I,且四相位相位 輸出信號電流QG-、qg+的每一者是從第三及第四積分器核心 電路40、50拉曳電流總數,且透過比例調整電路7〇、71的 第一配置依比例處理,其中由比例調整電路7 〇依比例決定 ,及由比例調整電路71依比例決定Q/。在四個週期Φι、 、气和φ4的完全序列上,輸出信號電流IQ-和Qq_的每一者 於時間τ的相等週期,在比例調整電路70、71的第一配置的 4分70中是透過所有四個比例調整電路了〇1、7〇2、703、704 依比例處理,且輸出信號電流I。+和Q/的每一者於時間T的 相等週期,在比例調整電路7 0、71的第一配置的部分7 1中 是透過所有四個比例調整電路711、71 2、7 1 3、71 4依比例 處理。因此,在四個比例調整電路701到704群中的錯誤匹 配效果在整個序列%、Φ2、Φ# Φ4是平均Iq-和Q。-,且在四 -15-
發明說明績I 1291135 (12) 個比例調整電路711到714群中的錯誤匹配效果在整個序列 (Di、Φ2、〇)3和Φ4是平均1。+和QD+。換句話說,輸出信號電流 I D和Q D的每一者會經歷到第一比例因數α 1的四個值的平 均,且輸出信號電流I 〇 +和Q/的每一者會經歷到第一比例因 數〇^的不同四個值的相同平均。差異輸出信號電流I/、-1^ 和Q/、-Q/是比例調整電路70、71的第一配置是在所有八 個比例調整電路上的平均。
因為第一及第二積分器核心電路2 0、3 0只供應同相位輸 出信號電流(I、I /),且第三及第θ積分器核心電路4 0、 5 0只供應四相位相位輸出信號電流(Q/、Q/ ),儲存在積分 器核心電路2 0、3 0、4 0、5 0的信號不是在同相位與四相位 信號路徑之間傳送。
比例調整電路8 0、8 1的第二配置是將第一、第二、第三 及第四回授電流1+、Qf+ If+、—是經由一第四切換裝置94、 95而分別提供給第一、第二、第三及第四信號輸入1 0、1 1、 12、13,而在時間Φ12、Φ23、Φ34和Φ41上產生圖10的表中定 義及在圖9表示的耦合。 第二及第四切換裝置90、91、94、95操作的組合結果是 在週期、Φ2、(1)3和Φ4期間,要將第一、第二、第三及第 四回授電流Q f +、Q f _、I f +、I f —分別從如圖1 2表列所示的切換 型電流取樣保持電路 20A、20B、30A、30B、40A、40B、50A、 50B、與比例調整電路80 1 -804和811-81 4提供給第一、第 二、第三及第四信號輸入10、11、12、13。在圖12,在一 切換型電流取樣保持電路參考數字之後包括的字尾-S是表 -16 - (13) 1291135
不切換型電流取樣保持電路是正在取樣,且字尾_H是表示 切換型電流取樣保持電路是正在保持。對於週期φι、、 %和Φ4的每一者而言,分別回授給第一及第二信號輸入 ίο、11的每個電流是從第三及第四積分器核心電路4〇、5〇 拉曳的電流總數’及透過比例調整電路80、81的第二配置 依比例處理,其中Qf +是由比例調整電路8〇依比例決定,且 Q f是由比例調整電路81依比例決定,而且分別回授給第三 及第四信號輸入12、13的電流1/、If-每一者是從第三及第 四積分器核心電路4 0、5 0拉曳的電流總數,及透過比例調 整電路80、81的第二配置依比例處理,其中If +是由比例調 整電路8〗依比例決定,且I f-是由比例調整電路8 〇依比例決 疋。分別回授給第一及第二信號輸入1〇、11的電流q/、1一 疋仗弟二及弟四積分器核心電路4〇、50取得,其中該等第 二及第四積分器核心電路是將四相位相位輸入信號電流 Qi、Q/積分,且分別回授給第三及第四信號輸入12、13的 電流If、If是從第一及第二積分器核心電路2〇、30取得, 其中該等第一及第二積分器核心電路是將同相位輸入信號 電流I i、I i +積分。因此,在同相位與四相位相位回授電流 之間有跨輕合。 在四個週期Φ i、Φ2、Φ3和Φ4的整個序列上,回授電流I厂 和Q /的每一者是於時間T的相等週期是在比例調整電路 8 0、8 1的第二配置的部分8 0中經由所有四個比例調整電路 801、802、803、804依比例處理,且回授電流1/和1+的每 一者於時間T的相等週期是在比例調整電路8 0、8 1的第二配 1291135
(14) 置的部分81中經由所有四個比例調整電路8】1、8 i 2、8丨3、 8 1 4依比例處理。因此,在四個比例調整電路8 〇丨到8 〇 &群中 的錯誤匹配效果在整個序列φ!、% ' 〇3和φ*上是丨厂和Q厂的 平均,且在四個比例調整電路8〗丨到8丨4群中的錯誤匹配效 果在整個序列Φ!、、Φ3和%上是If+和Q,的平均。換句話 說’回授電流If和Qf的每一者會經歷第二比例因數%的四 個值的相同平均,且回授電流丨,和+的每一者是經歷第二 比例因數aG的不同四個值的相同平均。 積分器核心電路20、30、40、50的每一者操作是與這些 第一比例調整電路701到704有關聯,其中該等第一比例調 整電路是在任何週期、φζ、^和 '期間耦合到相對積分 器核心電路,以便在週期Φι、Ο〆%和^的每一者中形成 一實數雙線性積分器。與交換的正與負差異同相位回授電 流If和If+的回授電流If-、;[ /、Q厂和Qf_的跨耦合有關聯的 這些貫數雙線性積分器是在週期Φ!、和φ*每一者中 形成一複數切換型電流雙線性積分器。為了清楚,此交換 疋表不If +是在第三信號輸入12上與Qi_加總,及〗厂是在第四 俏號輸入13上與Q/加總;然而,Q/是在第一信號輸入1〇上 與1/加總,且Qf-是在第二信號輪入丨丨上與丨〆加總。 或者’積分器核心電路20、30、40、50的其他形式可使 用。 或者’比例调整電路的其他形式可使用。 或者,其他切換序列可使用,以便在一取樣操作開始而 將一比例調整電路耦合到一切換型電流取樣保持電路。 1291135 ___ (15) 發_說明續買 或者’其他切換序列可使用有,其除了四個取樣週期之 外/、有一重複週期,例如八個取樣週期。 〆者雖然可能會有一降低的匹配效率,但是平均可在 #分比例調整電路上執行。例如,平均可只在比例調整 〇 71、8 0、8 1的弟一或第二配置中的比例調整電路 上執行’或在比例調整電路的第一或第二配置中的一部分 比例調整電路上執行。 刀 遽波器是根據本發明而從具DEM[ 1 〇 〇的一或多個複數 切換型電流雙線性積分器構成。在此一濾波器中,根據想 要的V員率響應’它可能是需要的,以提供由比例因數的不 同值依比例處理的額外輸出信號電流。雖然具不同比例因 數此額外輸出信號電流可透過複製比例調整電路7 7 i 的第一配置而提供,該複製亦耦合到第二切換裝置90、91, 且一複製第三切換裝置92、93是耦合到比例調整電路7〇、 71的複製第一配置。圖1 5是描述透過比例因數\的不同值 (其中k = l· · n)依比例處理的輸出信號電流!-() 〇、〔ak) 如何從第二切換裝置9 0、9 1的部分9 0取得。除了比例因數 之外,在方塊70、70’和70”的比例調整電路是相同的·方 塊70是應用一比例因數0^,方塊70’是應用一比例因數以, 且方塊70"是應用一比例因數αη。方塊93、93,和¢) q” 9 4门 ΰ 〇 疋相同 的。熟諳此技者確認透過比例因數的值(其中k = 1 、仏 τ κ丄,· · · η )依比 例處理的輸出信號電流IQ + ( a k)、Q 〇+ ( a k)是以一等致方J 從第二切換裝置9 0、9 1的部分9 1取得。 圖1 6是描述一濾、波器6 0 0,該濾波器是包含五個複數切換 -19- 1291135 發明說明續頁 (16) 型電流雙線性積分器1〇〇a、1〇〇b、1〇〇c、1〇〇d、1〇〇e的串 聯,其至少一者是根據本發明。一濾波器同相位輸入信號 1 inpUt是輕合到該串聯的第一複數切換型電流雙線性積分器 10 0a的第一及第二信號輸入1〇、n,且一濾波器四相位相 位輸入#號Qinput是耦合到該串聯的第一複數切換型電流雙 線性積分器1 〇 〇 a的第三及第四信號輸入丨2、i 3。在圖i 6, 為了#楚’差異k號的正與負元件不是分開確認,且不互 接正與否定差異元件。該串聯的第一複數切換型電流雙線 性積分器100a可傳遞分別由比例因數a和〜依比例處理的 化唬輸出1。(〇〇 _、Q〇(ai)和1(}(a2)、Q。(〜)。在該串聯的該 等積分100a-100e的每一者可傳遞輸出信號,且該等輸出 信號是透過根據已知設計方法所選取的比例因數而依比例 處理,以便從濾波器β 〇 〇達成一需要的頻率響應。在該串聯 的積分器100a-100e之間存在回授與供應前向耦合,而且是 根據已知的設計方法選取。濾波信號L — ”、Q…一是在濾 波器的輸出上從該串聯的最後積分器級i 〇 〇 e傳遞。濾波器 6 0 0能以一積體電路實施。 圖1 7是根據本發明而描述一無線電接收器g 〇 〇,其中該無 線笔接收益具有一低中頻結構,且包括一據波器,該濾、波 器包含一複數切換型電流雙線性積分器,如上面圖丨6的描 述。接收器90 0是耦合從一天線901接收一無線電信號。接 收信號是在一射頻天線濾波器9 1 0濾波,然後在一低雜訊放 大器92 0放大。該低雜訊放大器920是耦合將一平衡信號傳 遞給一第一混合器9 3 0的一第一輸入,及耦合到一第二混合 -20- 1291135 (17) 器935的一第一輸入。該第一混合器93〇的一第二輸入是從 一本地振盪器950接收一本地振盪器信號,且將一平衡同相 位低中頻信號傳遞給一多相低中頻濾波器97〇,其中根據本 發明,該多相低中頻濾波器包含具有動態元件匹配1 〇 〇的一 複數切換型電流雙線性積分器。第二混合器935的一第二輸 入是經由一 90度相位移器940而從本地振盪器950接收一本 地振盪器信號,並且將一平衡四相位相位低中頻信號傳遞 給多相低中頻濾波器970。多相低中頻濾波器97〇是將平衡 同相位與四相位相位濾波低中頻信號傳遞給一資料解調變 器9 8 0,以便在一輸出9 9 0上傳遞解調變資料。無線電接收 為9 0 0能以'積體電路實施。 工業適用性 乂電子電路是使用例如無線電接收器的通道濾波器的切換 型意i技術。 圖式簡單說明 本發明現將只經由範例與附圖來描述,其中:
圖1是使用動態元件匹配的一複數切換型電流雙線性積 分器電路圖, 圖2是一積分器核心電路的電路圖, 圖3是一積分器核心電路的電路圖, 圖4是一第一切換裝置的電路圖, 圖5是顯示一重複切換序列的時序圖, 圖6是一比例調整電路的電路圖, 圖7是一第二切換裝置的電路圖, -21 - 發明說明續頁 1291135 (18) 圖8是由第二切換裝置達成的兩表格, 圖9是一第三及一第四切換裝置的電路圖, 圖1 0是由第三及第四切換裝置達成的兩表格, 圖11是在週期^、Φ2、〇3和〇4期間的輸出信號電流、 1。+、和的衍生表格, 圖1 2是在週期t、Φ2、03和04期間的回授電流Qf+、Q/、 1/、If_的衍生表格, 圖1 3是一複合積分器的S領域信號流程圖, 圖1 4是一複合雙線性積分器的z領域信號流程圖, 圖1 5描述額外比例因數的實施, 圖1 6是根據本發明的一濾波器電路圖,其中該濾波器包 含一複數切換型電流雙線性積分器,及 圖1 7是根據本發明的的包括一濾波器的無線電接收器電 路圖,其中該濾波器包含一複數切換型電流雙線性積分器。 圖式代表符號說明 70, 71’,70”,71 比例電路 711,712, 713, 714, 811,812, 813, 814,比例電路 701,702, 703, 704, 801,802, 803, 804 90, 91 92, 93, 93’. 93” 94, 95 20, 30, 40, 50 14 15 16 第二切換裝置 第三切換裝置 第四切換裝置 切換型電流取樣保持電路 第一信號輸出 第二信號輸出 第三信號輸出 129113?,) 發明說明績頁 17 10 11 12 13 23, 33, 43, 53 22, 32, 42, 52 21,31,41,51 20A, 30A, 40A, 50A 20B, 30B, 40B, 50B 60 " 100,100a,100b,100c,100d,100e 600 900 901 910 920 930 935 940 950 970 980 990 第四信號輸出 第一信號輸入 第二信號輸入 第三信號輸入 第四信號輸入 第二輸出 第一輸出 輸入 第一切換型電流取樣保持電路 弟二切換型電流取樣保持電路 第一切換裝置 複合切換型電流雙線性積分器 濾波器 無線電接收器 天線 射頻天線濾波器 低雜訊放大器 第一混合器 第二混合器 90度相位移器 本地振盪器 多相低中頻濾波器 資料解調變器 輸出

Claims (1)

1291135 拾、申讀專利範爵入 i —種複數切換型電流雙線性積分器,包含:第一及第二 輪入’用於-成對之同相位輪入信號之差分對;第三及 第四輸入,用於一成對之四相位於 相位輸入信號之差分對;第 及弟二輸出’用於一成對之\ 之同相位輪出信號之差分 對;第三及第四輸出,用於一忐料4 、, 成對之四相位輸四信號之 差分對;一由取樣保持電路崩:鉍入4 /、稱合之比例調整電路所組 成的配置,其耦合至該等輸入及 次該等輸出;及動態70件 匹配裝置,藉此根據一預定切換皮 7硬序列來交換該等比例調 整電路中之至少部份比例調整 榮 、 電路,而且藉此耦合到該 、取樣保持電路中任何取樣保 # /、持电路的比例調整電路 變化只發生於該取樣保持電路 @開始進行取樣操作時。 2·如申請專利範圍第1項之複數 後歎切換型電流雙線性積分 时,其中由取樣保持電路與耦合 + 0之比例調整電路所組成 的該配置提供:積分裝置,用 ^ πu積分運算在該等第一、 第二、第三、及第四輸入的每〜 裥敕壯 者出現的k號;比例 凋I裝置,用於按一第一比例因赵# ^ γ 4 四數依比例處理該等产八 信號的每-者;比例調整裝置,用於按一第二比例:: 依比例處理該等積分信號;及·合裝置,用以將按,第 二比例因數所依比例處理的積分信號编合到該等輪 入,藉此跨耦合該等同相位與四相位相位信號。 5 3·=申請專利範圍第2項之複數切換型電流雙線性積分 ™其中用以應用該第一比例因數的該等比例調整電路 中至少部份比例調整電路能被交換,或用以應用該第二 1291135 比例因數的該等比例調整電路中至少部份比例調整電 路能被交換。 4 如申請專利範圍第2項之複數切換型電流雙線性積分 器’其中用以應用該卜比例因數的該等比例調整電路 中至少部份比例調整電路能被交換,且用以應用該第二 比例因數的該等比例調整電路少部份比例調整電 路能被交換。 5. 如申請專利範圍第4項之複數切換型電流雙線性積分 器’其中該交換可促成計算n比例因數的平均、 及/或促成計算四個第二比例因數的平均。 6. 如申請專利範圍第5項之複數切換型電流雙線性積分 器’其中該預定切換序列具有該等取樣操作的四個重複 週期。 7·如申請專利範圍第2至6項中扭 項T任一項之複數切換型電流 雙線性積分器,其中該積分 積刀裝置包含一成對之取樣保持 電:對’用以交替執行一取樣操作,及交替執行一保持 ::,:且其中該取樣操作包含同時取樣在該等輸入之 _ ^號’及同時藉由該取樣保持電路對的 另一取樣保持電路保持一信號。 8 如申清專利範圍繁7 J苜夕、Λ-如 .. 、之複數切換型電流雙線性積分 裔’其包含 '"-七刀她壯 、 ,用以交換在第一及第二輸入上 的L號’及用以交換在二# ^ ^ . '弟二及弟四輸入上的信號,該交 換同y於耦合到相對輸入 雨接P从也 之該等取樣保持電路的交替 取樣操作與保持操作。 一種包含如申古主 μ 明d範圍第1至8項中任一項之複數切 9. 1291135 串睛翻範圍顚 換型電流雙線性積分器的濾波器。 _ 1 0. —種包含如申請專利範圍第9項之濾波器的無線電接收 器。 · 11. 一種積體電路,其包含如申請專利範圍第1至8項任一項 _ 中之複數切換型電流雙線性積分器、或如申請專利範圍 第9項之濾波器、或如申請專利範圍第1 0項之無線電接 收器。 1 2. —種包含如申請專利範圍第1至8項中任一項之複數切 換型電流雙線性積分器的裝置。 φ
TW092100095A 2002-01-08 2003-01-03 Switched-current integrator TWI291135B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GBGB0200289.7A GB0200289D0 (en) 2002-01-08 2002-01-08 Switched-current integrator

Publications (2)

Publication Number Publication Date
TW200303487A TW200303487A (en) 2003-09-01
TWI291135B true TWI291135B (en) 2007-12-11

Family

ID=9928724

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092100095A TWI291135B (en) 2002-01-08 2003-01-03 Switched-current integrator

Country Status (9)

Country Link
US (1) US7057439B2 (zh)
EP (1) EP1466332A1 (zh)
JP (1) JP4130410B2 (zh)
KR (1) KR100959430B1 (zh)
CN (1) CN1613121B (zh)
AU (1) AU2002353324A1 (zh)
GB (1) GB0200289D0 (zh)
TW (1) TWI291135B (zh)
WO (1) WO2003058640A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2360538T3 (es) * 2006-09-08 2011-06-06 Johns Hopkins University Composiciones para aumentar el transporte a través de moco.
CN113037262B (zh) * 2021-03-12 2022-05-17 电子科技大学 用于高功率密度降压型开关变换器的开关电流积分器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2225885A (en) * 1988-12-08 1990-06-13 Philips Electronic Associated Integrator circuit
GB2231423A (en) * 1989-05-10 1990-11-14 Philips Electronic Associated Integrator circuit
GB9318640D0 (en) * 1993-09-08 1993-10-27 Philips Electronics Uk Ltd Integrator
GB9517790D0 (en) * 1995-08-31 1995-11-01 Philips Electronics Uk Ltd Switched current circuits
DE19800206A1 (de) * 1998-01-07 1999-07-15 Philips Patentverwaltung Integrator-Filterschaltung
CN1145091C (zh) * 2001-05-08 2004-04-07 李淑华 一种控制开关电路装置的方法及用其实现的控制电路

Also Published As

Publication number Publication date
JP4130410B2 (ja) 2008-08-06
KR100959430B1 (ko) 2010-05-25
CN1613121A (zh) 2005-05-04
JP2005514724A (ja) 2005-05-19
US20050104648A1 (en) 2005-05-19
CN1613121B (zh) 2010-04-28
GB0200289D0 (en) 2002-02-20
WO2003058640A1 (en) 2003-07-17
US7057439B2 (en) 2006-06-06
AU2002353324A1 (en) 2003-07-24
TW200303487A (en) 2003-09-01
KR20040077867A (ko) 2004-09-07
EP1466332A1 (en) 2004-10-13

Similar Documents

Publication Publication Date Title
TWI221357B (en) Method and apparatus for dc offset removal in a radio frequency communication channel
JP5607904B2 (ja) ダイレクトサンプリング回路及び受信機
CN105634451A (zh) 一种数据时钟恢复电路及其相位插值器
US8838057B2 (en) Harmonic rejection mixer architecture with reduced sensitivity to gain and phase mismatches
US9124335B1 (en) Wideband receiver robust to radio frequency harmonics
JP6118735B2 (ja) サンプリングミクサ回路及び受信機
JP2013051702A (ja) 低雑音および低変換損を有する直交無線周波数ミキサ
US8670739B1 (en) Frequency-translational bandpass filter with harmonic rejection
TW201126895A (en) Mixer circuit, integrated circuit device and radio frequency communication unit
WO2013098182A1 (en) Signal filtering
US7514993B2 (en) IQ demodulator
TWI291135B (en) Switched-current integrator
US20060252396A1 (en) Phase generator using polyphase architecture
JP2008199543A (ja) 信号処理装置およびその補正方法
US8319551B2 (en) Method and system for improving limiting amplifier phase noise for low slew-rate input signals
US6393266B1 (en) Preprocessor and related frequency translator
JP5682558B2 (ja) 直交ミキサ
US6696876B2 (en) Clock interpolation through capacitive weighting
US10103914B2 (en) Equalizer circuit and receiving apparatus using the same
CN1487709B (zh) 数据接收装置
JP2017121035A (ja) イコライザ回路及びそれを用いた受信装置
TWI235549B (en) High frequency device
Rus et al. A reconfigurable and programmable filter for Software Defined Radio based on a transconductor-capacitor analog array
JP2005514724A6 (ja) 切替え電流式積分器
WO2009059831A2 (en) Mixing apparatus

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees