TWI289341B - Method of forming lightly doped drain (LDD) by inverted trapezoid gate structure - Google Patents

Description

1289341 五、發明說明（1) 【發明領域】 本發明係有關一種半導體元件的製造方法，特別是有 關於一種利用形成反梯形形狀之閘極結構，形成輕換雜& 極(lightly doped drain, LDD)的方法，以準確控制通 道長度。 【發明背景】 當半導體元件尺寸縮小的情況下，通道長度亦相對縮 小，此時便會發生短通道效應的問題，習知解決短通道效 應所造成的熱電子效應的方法如第1 A圖所示，在基底1 〇上 形成閘氧化層1 2與多晶矽閘極1 4之閘極堆疊結構，以該多 晶矽閘極1 4為罩幕，進行淺離子摻雜製程，以形成淺離子 摻雜區1 6。 接著請參閱第1 B圖，於多晶石夕閘極1 4二側形成間隙壁 (spacer) 18，以該間隙壁18與多晶矽閘極14為罩幕，進 行深摻雜製程，以形成源極2 0與汲極2 2結構，其中淺離子 摻雜區内未被深離子摻雜的位置即為LDD 24。 但疋上述LDD 2 4結構在後繽的熱製程中，因環境溫度 的影響’使得LDD 24之離子將如第lc圖所示橫向擴散，ς 侵入至通道區而縮短通道的長度，此現象會造成漏電流、 擊穿效應及閘極與淺離子摻雜區的岑*咖^ / •、从 上 J奇生電容（parasitic capacitor)等短通道效應，這個輛、 米製程巾（小於o.15p製程效應尤其在次微 因此面臨半導體元件積集度越决”t 來愈小的情況下，半導體製程中的教鬲，製程的線寬愈 “、、製程對淺離子摻雜區

1289341 五、發明說明（2) 所造成之橫向擴散，不僅縮短了源極與汲極間的通道長度 ，進一步更造成短通道效應，影響元件的穩定性，使得難 以製作較小的半導體元件，降低元件之良率及電性品質。 因此，本發明即在針對上述之缺失，提出一種利用反梯形 閘極結構形成LDD的方法，以有效克服傳統方式之缺失。 【發明目的與概述】 本發明之主要目的係在提供一種利用反梯形閘極結構 形成LDD的方法，其中可準確控制多晶矽閘極下方通道的 長度，使其可應用在次微米的半導體製程中。 本發明之次要目的係在提供一種利用反梯形閘極結構 形成LDD的方法，減少短通道效應的發生，以增進元件的 特性及電性品質。 本發明之再一目的係在提供一種利用反梯形閘極結構 形成LDD的方法，使得半導體元件縮小時，仍能保持元件 的特性，以利元件製造並提升產品良率。 為達到上述之目的，本發明係在一基底表面完成閘極 堆疊結構後，利用蝕刻的方式將該閘極堆疊結構蝕刻成反 梯形之態樣，再於閘極堆疊結構兩旁之基底中形成一淺離 子摻雜區，經熱製程處理時，該淺離子摻雜區只會橫向擴 散至閘極底緣的基底，而不會擴散至閘極堆疊結構下方的 基底。 以下藉由具體實施例配合所附的圖式詳加說明，當更 容易瞭解本發明之目的、技術内容、特點及其所達成之功 效0

1289341 五、發明說明（3) 【圖號簡單說明】 10 基底 12 閘氧化層 14 多晶矽層 16 淺離子摻雜區 18 間隙壁 20 源極 22 汲極 24 LDD 20 基底 22 閘氧化層 24 多晶矽層 26 閘極堆疊結構 261 頂邊 2 6 3 底邊 28 淺離子摻雜區 30 源極 32 汲極 34 LDD 【詳細說明】

本發明係在基底上預先形成的一閘極堆疊結構，並將 該閘極堆疊結構蝕刻成反梯形之形狀，使其在形成淺離子 摻雜區後，經熱製程淺離子摻雜區僅橫向擴散至閘極堆疊 結構之底邊周緣下方的基底，進行重離子摻雜而形成LDD

1289341

結構時，可確保通道 中常見的短通道效應 第2A圖至第2E圖 的各步驟剖面示意圖 括有下列步驟： 的長度，有效解決 〇 分別為本發明之較 ;如圖所示，本發 次微米半導體製程 佳實施例製作LDD 明之製造方法係包 請參，第2A圖，首先在基底2G上形成—閘氧化層22 ; 二、< 在閘氧化層2 2上沈積一多晶矽層2 4，利用微影蝕刻技 術蝕去該多晶矽層24,以定義形成一閘極堆疊結構26，其

中形成該閘極氧化層22係利用熱氧化法，形成多晶矽層24 採用化學氣相沈積法（CVD)。 接著飯刻該閘極堆疊結構2 6，以將該閘極堆疊結構2 6 蝕刻形成一如第2 B圖所示之反梯形之形狀，即閘極堆疊結 構^6頂邊261的寬度較底邊2 6 3為寬（如虛線所表示），其 中该钱刻方法可為非等向性的敍刻製程。

再請參閱第2C圖，以為罩幕，進行一淺離子摻雜製程 ，將摻雜的離子以〇度角的角度植入基底2〇 (即以離子束 與基底2 0垂直），在反梯形閘極堆疊結構2 6兩侧，形成一 $離子摻雜區28,由於閘極堆疊結構26的反梯形形狀，使 得離子楂入的範圍只達到閘極堆疊結構26頂邊261之垂直 線外的區，而該淺離子摻雜區2 8之離子為磷離子或硼離子 再進行一熱製程’如快速熱回火（RTA)，使淺離子 私雜區28松向擴散，該橫向擴散之區域以做為之用， 同時亦可對進行離子摻雜時受損的晶格進行修復，使植入

第7頁 1289341

的離子均勻分佈。如第2D圖所示，離子擴散的範圍只到反 梯形閘極堆疊結構2 6之底邊2 6 3周緣的位置，即間極堆最 結構2 6底邊2 6 3之兩側，而不會擴散至閘極堆疊結構2 6下 方的通道。 口 再以閘極堆疊結構26為罩幕，如第2Ε圖所示，以垂直 於基底20的角度進行一重離子摻雜製程，以分別形成源極 3 0與汲極3 2，而在淺離子摻雜區2 8内未被深離子換雜的地 方即為LDD 34的結構。 夕， 因此，本發明中形成一反梯形的閘極堆疊結構，可麽 泛應用在半導體製程中，利用蝕刻技術將閘極堆疊結構钱 刻形成一頂邊較底邊長的反梯形態樣，即預留後續熱製程 中淺離子摻雜區可能擴散的距離，可有效減少淺離子摻雜 區因熱產生的橫向擴散，而縮短通道距離的發生，不僅減 少了多晶矽閘極與淺離子摻雜區間的寄生電容，更可防止 源極與沒極產生擊穿現象及漏電流的發生，藉此增加產品 的特性及電性品質，以提升產品的良率。 以上所述之貫施例僅係為說明本發明之技術思想及特 j、其目的在使熟習此項技藝之人士能夠瞭解本發明之内 令並據以實施，當不能以之限定本發明之專利範圍，即大 士，本發明所揭示之精神所作之均等變化或修飾，仍應涵 盍在本發明之專利範圍内。

1289341 圖式簡單說明 第1 A圖至第1C圖為習知製作LDD的剖面示意圖。 第2A圖至第2E圖為本發明製作LDD的剖面示意圖。 ΙΙΗΙ

Claims (1)

1289341 六、申請專利範圍 1 · 一種利用反梯形閘極結構形成LDD的方法，包括下列 步驟： 提供一基底，其上已形成一閘極堆疊結構，該閘極堆 疊結構包括有一閘氧化層及多晶矽閘極； 蝕刻該閘極堆疊結構，以形成一頂邊較底邊寬的反梯 形態樣； 以該閘極堆疊結構為罩幕，進行一淺離子摻雜製程， 以在該閘極堆疊結構兩側之該基底中，形成一淺離 子摻雜區；及 進行一熱製程，使得該淺離子摻雜區橫向擴散至該閘 極堆疊結構的底邊周緣之該基底中，以形成LDD結 構。 2 ·如申請專利範圍第1項所述之利用反梯形閘極結構形 成LDD的方法，其中該淺離子植入係以垂直該基底的 角度進行摻雜。 3 ·如申請專利範圍第1項所述之利用反梯形閘極結構形 成LDD的方法，其中在進行該熱製程步驟後，更可在 該基底中進行深離子植入，以形成源極與汲極。 4 ·如申請專利範圍第1項所述之利用反梯形閘極結構形 成LDD的方法，其中在形成該淺離子摻雜區之步驟後 ，更可在該基底中進行深離子植入，以形成源極與汲 極0 5 ·如申請專利範圍第1項所述之利用反梯形閘極結構形 成LDD的方法，其中該淺離子摻雜係植入硼離子或磷

1289341 六、申請專利範圍 離子。 11111