TWI288327B - Non-volatile memory and method with control data management - Google Patents

Non-volatile memory and method with control data management Download PDF

Info

Publication number
TWI288327B
TWI288327B TW093141376A TW93141376A TWI288327B TW I288327 B TWI288327 B TW I288327B TW 093141376 A TW093141376 A TW 093141376A TW 93141376 A TW93141376 A TW 93141376A TW I288327 B TWI288327 B TW I288327B
Authority
TW
Taiwan
Prior art keywords
block
update
memory
logical
data
Prior art date
Application number
TW093141376A
Other languages
English (en)
Other versions
TW200601041A (en
Inventor
Sergey Anatolievich Gorobets
Alan David Bennett
Alan Douglas Bryce
Original Assignee
Sandisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/750,155 external-priority patent/US7139864B2/en
Application filed by Sandisk Corp filed Critical Sandisk Corp
Publication of TW200601041A publication Critical patent/TW200601041A/zh
Application granted granted Critical
Publication of TWI288327B publication Critical patent/TWI288327B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1072—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in multilevel memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1405—Saving, restoring, recovering or retrying at machine instruction level
    • G06F11/141—Saving, restoring, recovering or retrying at machine instruction level for bus or memory accesses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1658—Data re-synchronization of a redundant component, or initial sync of replacement, additional or spare unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5641—Multilevel memory having cells with different number of storage levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Description

1288327 九、發明說明·· 【發明所屬之技術領域】 本發明一般有關非揮發性半導體記憶體，尤其有關具有 吕己憶體區塊管理糸統的非揮發性半導體記情、體。 【先前技術】 能夠進行電荷之非揮發性儲存的固態記憶體，尤其是屬 於封裝成小型記憶卡之EEPR0M及快閃eeprom的形式， 近來已成為各種行動及手持裳置選擇的儲存裝置，特別是 資訊家電及消費性電子產品。不像也是固態記憶體的
Ram(隨機存取記憶體），㈣記憶體係為非揮發性，即使 在關閉電源後仍能保留其儲存的資料。€有，不像 R〇M(唯讀記憶體）’快閃記憶體和磁碟儲存裝置-樣都是 :再寫。儘管成本較高，但在大量儲存應用中，快閃記憶 體的使用漸增。基於旋轉磁性媒體的習用大量儲存裝置， 如硬碟機及軟碟，並不適合 碟機傾向於體積龐大，容易=^展竟。這是因為磁 一 4 α 谷易機械故障且具有高等待時間及 咼功率萬求。這些不想要 無法在大多數的行動另了 tL基於磁碟的儲存裝置 為 可‘式應用中使用。另一方面，既 為内肷式且為抽取式却糌 、 Λ .. ° 之形式的快閃記憶體在理想上 極為適用於行動及手持 高速及古可土 、兄，口 /、尺寸小、功率消耗低、 冋迷及回可罪性等特性。 快閃 EEPR〇M和 EEPR〇M(電 、^ 體）的相似處在於，苴 々及可程式唯讀記憶 或「程式 龙，為能夠被抹除且能將新的資料寫入 心己憶體單元中的非揮發性記憶體。二者 98706.doc 1288327 均利用％效電晶體結構中’位在半導體基板中通道區之上 =在源極及沒極區之間的浮動（未連接）導電間極。接著在 汙動閘極之上提供控制閘極。浮動閘極所保留的電荷量可 控制電晶體的定限電壓特性。也就是說， 定位準的電荷而言，其中有必續在^ ° ，、甲有义須在「開啟」電晶體之前施 加於控制閉極的對應„(^限），以允許在其源極及沒極 區之間的導電。尤其，如快閃EEPR〇M的快閃記憶體允許 同4抹除記憶體單元的整個區塊。 —浮動閘極可以保持某個電荷範圍，因此，可經程式化為 定限電塵窗内的任何定限電壓位準。定限電壓窗的尺寸受 限於裝置的最小及最大定限位準，而裝置的最小及最大定 :位準對應於可經程式化至浮動閘極上的電荷範圍。定限 ®叙根據記憶體裝i的特性、操作條件及記錄而定。原 2上’在此窗a ’各有所不同❸、可解析的定限電壓位準 範圍均可用於指定單元之明確的記憶體狀態。 通常會藉由兩種機制之一，將作為記憶體單元的電晶體 程式化為「已程式化」&態。在「熱電子注人」中，施加 1汲極的高電壓可加速橫跨在基板通道區上的電子。同 % ’施加於控制閘極的高電壓可吸引熱電子通過薄閘極介 電質到_極上。在「穿隨注入」巾，會相對於該基板 把加一高電遷給該控制間極。依此方式，可將基板的電子 吸引到中間的浮動閘極。雖然習慣使用用語「程式化」描 述藉由注入電子至記憶體單元的初始抹除電荷儲存單1來 寫入記憶體以改變記憶體狀態，現已和較為常見的用語， 98706.doc 1288327 如「寫入」或「記錄」交換使用。 可以利用下面數種機制來抹除該記憶體裝置。對 EEPROM而言，藉由相對於該控制閘極施加一高電壓給該 基板，致使可於該浮動閘極中誘發出電子，使其穿隧一薄 氧化物進入w亥基板通道區（也就是，F〇wier_N〇rdheimf(^ 效應）便可黾抹除一記憶體單元。一般來說，EEPROM可 以逐個位兀組的方式來抹除。對快閃eepr〇m而言，可每 次電抹除所有的記憶體或是每次電抹除一個以上最小可抹 除區塊中一最小可抹除區塊可能係由一個以上的區段 所組成且每個區段均可儲存5丨2個位元組以上的資料。 該記憶體裝置通常包括可被安裝於一記憶卡上的一個以 己k體曰曰片。各§己憶體晶片包含為周邊電路（如解碼器 和抹除、寫入及讀取等電路）所支援之記憶體單元陣列。 較為精密的記憶體裝置還附有執行智慧型和較高階記憶體 操作及介面連接的控制器。 見今已有弄多市售成功的非揮發性固態記憶體裝置。該 些記憶體裝置可能係快閃EEpR〇M，或是可採用其它類型 的非揮發性記憶體單元。快閃記憶體與系統及其製造方法 的範例揭示於美國專利案第5,070,032號、第5,095,344號、 第 5,315,541 號、第 5,343,〇63 號、第 5,661，〇53 號、第 ，1號以及弟6,222,762號。明確地說，具nanD線 串結構的快閃記憶體裝置係描述於美國專利 號、第5州，4㈣ '第M4M城料亦可利用 具有一用來儲存電荷之介面層的記憶體單元來製造非揮發 98706.doc 1288327 性記憶體裝置。其係利用一介電層來取代前面所述的導電 浮動閘極元件。此等利用介電儲存元件的記憶體裝置已描 述於 Eitan 等人於 2000 年 11 月在 IEEE Electr〇n Device
Letters，第21冊，第11號，第543_545頁中所發表的 rNROM: A Novel Localized Trapping, 2-Bit Nonvolatile Memory Cell」一文中。有一 〇N〇介電層會延伸跨越源極 與汲極擴散區間的通道。其中一個資料位元的電荷會於靠 近該汲極的介電層中被局部化，而另一個資料位元的電荷 會於靠近該源極的介電層中被局部化。舉例來說，美國專 利案第5,768，192號及第6,011，725號便揭示一種於兩層二氧 化矽層間夾放一陷捕介電質的非揮發性記憶體單元。藉由 分開讀取該介電質内空間分離的電荷儲存區域的二進制狀 態，便可實現多重狀態的資料儲存。 為了提高讀取及程式化效能，會平行讀取或程式化陣列 中的多個電荷儲存元件或記憶體電晶體。因此，會一起讀 取或程式化記憶體元件#「頁面」。在現有的記㈣架I 中，-列通常含有若干交錯的頁面或一列可構成一個頁 面。一個頁面的所有記憶體元件會被一起讀取或程式化。 在快閃記憶體系統中’抹除操作可能需要多達長於讀取 及程式化操作的數量級。因此，希望能夠具有大尺寸的抹 除區塊。依此方式，即可降低總數很大之記憶體單元上的 抹除時間。 依照快閃記憶體的性質，資料必須寫入已抹除的記憶體 位置。如果要更新主機之特定邏輯位址的資料，一個方式 98706.doc 1288327 是將更新資料再寫入相同的實體記憶體位置中。也就是 說’邏輯對實體位址映射不會變更。然而，這便表示必須 先抹除含有該實體位置的整個抹除區塊，然後再以更新資 料寫入。此更新方法很沒有效率，因其需要抹除及再寫入 整個抹除區塊，尤其在要更新的資料只佔用抹除區塊的一 小部分時。此外，還會造成比較頻繁之記憶體區塊的抹除 再循環，而這對此類型記憶體裝置的有限耐久性而言並不 理想。 另一個管理快閃記憶體系統的問題是必須處理系統控制 及目錄資料。各種記憶體操作的過程期間會產生且存取該 資料。因此，其有效處理及迅速存取將直接影響效能。由 於快閃記憶體是用來儲存且是非揮發性，因此希望能夠在 快閃記憶體中維持此類型的資料。然而，因為在控制器及 快閃記憶體之間有中間檔案管理系統，所以無法直接存取 資料。還有，系統控制及目錄資料傾向於成為作用中及成 為片段，而這對於具有大尺寸區塊抹除之系統中的儲存毫 無助益。照慣例，會在控制器RAM中設定此類型的資料， 糟此允許由控制器直接存取。在開啟記憶體裝置的電源 後，初始化程序會掃描快閃記憶體，以編譯要放在控制器 ram中的必要系統控制及目錄資訊。此程序既耗時又需要 控制器RAM容量，對於持續增加的快閃記憶體容量更是如 此。 US 6,567,307揭露一種在大抹除區塊中處理區段更新的 方法’其包括在多個當作可用記憶區的抹除區塊中記錄更 98706.doc -10- 1288327 新資料，及最後在各種區塊中彙總有效區段，然後按邏輯 循序順序重新排列有效區段後再將其寫入。依此方式，在 每個最微小的更新時，不必抹除及再寫入區塊。 W0 03/027828及W0 00/49488均揭露一種處理大抹除區 塊中更新的記憶體系統，其中包括以區域為單位分割邏輯 區段位址。小區域的邏輯位址範圍係保留用於和另一個用 於使用者資料之區域分開的作用中系統控制資料。依此方 式，在其自已區域中的系統控制資料操控便不會和另一區 域中關聯的使用者資料互相作用。更新屬於邏輯區段層 級，而且寫入指標會指向要寫入之區塊中的對應實體區 段。映射資訊會被緩衝在RAM中，且最後被儲存在主記憶 體的區段配置|中。邏輯區段的最新版本會淘汰現有區塊 中的所有先前版本，這些區塊因此變成部分淘汰。執行廢 棄項目收集可保持部分淘汰區塊為可接受的數量。 先前技術的系統傾向於使更新資料分布在許多區塊上或 更新貧料會使許多現有的區塊受到部分淘汰。結果通常是 大量為部分淘汰之區塊所需的廢棄項目收集，這很沒有效 率且會造成記憶體提早老化。還有，和非循序更新相比， 更缺少有系統及有效的方式來處理循序更新。 因此，普遍需要高容量及高效能的非揮發性記憶體。尤 其，更需要有能夠在大區境中執行記憶體操作且沒有上述 問題的高容量非揮發性記憶體。 【發明内容】 一種非揮發性記憶體系統係按照實體記憶體位置的實體 98706.doc 1288327 群組來組織。各實體群組（中繼區塊）為可抹除的單元且能 用來儲存一個邏輯群組的資料。記憶體管理系統允許藉由 配置記錄邏輯群組之更新資料專用的中繼區塊來更新一個 邏輯群組的資料。更新中繼區塊按照所接收的順序記錄更 新資料，且對記錄按照原始儲存的正確邏輯順序（循序')與 否（混亂）並沒有限制。最後會關閉更新中繼區塊以進行其 他記錄。會發生若干程序之一，但最終會以按照正確順^ 完全填滿之取代原始中繼區塊的中繼區塊結束。在混亂的 例子中，會以有助於經常更新的方式將目錄資料維持在非 揮發性記憶體中。系統支援多個同時更新的邏輯群組。 本發明的一個特色允許以逐個邏輯群組的方式來更新資 料。因此，在更新邏輯群組時，會限制邏輯單元的分布 (還有更新淘汰之記憶體單元的散佈）範圍。這在邏輯群組 通常含在實體區塊内時更是如此。 在邏輯群組的更新期間，通常必須指派一或兩個緩衝已 更新之邏輯單元的區塊。因此，只需要在相對較少數量的 區塊上執行廢棄項目收集。藉由彙總或壓縮即可執行混亂 區塊的廢棄項目收集。 相較於循序區塊來說，更新處理的經濟效能於更新區塊 的一般處理中會愈加明顯，因而便無須為混亂（非循序）更 新配置任何額外的區塊。所有的更新區塊均被配置為循序 的更新區塊，而且任何的更新區塊均可被變更成混亂的更 新區塊。更確切地說，可任意地將一更新區塊從循序式變 更成混亂式。 98706.doc -12- 1288327 有夕使用系統資源允許同時進行更新多個邏輯群組。這 可進一步增加效率及減少過度耗用。 & 分散在多個記憶髏平面上的記憶體對齊 根據本發明的另一方面，對於一被組織成複數個可抹除 區ί且=多個記憶體平面所構成（因而可平行地讀取複I 個遴輯單元或是將複數個邏輯單元平行地程式化至該等多 個平面产之中）的記憶體陣列，當要更新儲存於特定記憶二 平面中第一區塊的原始邏輯單元時，會供應所需以將已 新的賴單元保持在和原始相同的平面中。這可藉由以下 方j來：成·將已更新的邏輯單元記錄到仍在相同平面中 之第一區塊的下一個可用位置。較佳將邏輯單元儲存在平 面中和其中其他版本相同的位移位置，使得給定邏輯單元 的所有版本係由相同組的感測電路予以服務。 本項較佳具體實施例中，以邏輯單元的目前版 、不；ί於上一個程式化記憶體單元與下一個可用平面 對齊記憶體單元 干面 的任何中間_。將邏輯上位於該最 後被私式化之邏輯單 — 月、爲結L 便1邏輯早7L的目前版本以 及璉軏上位於被儲存在該 元中之i羅結T用的千面排列記憶體單 t輯早7L岫面的該等邏輯單 中，便可完成該填補作業。早兀的目别版本填入間隙 相式’可將邏輯單元的所有版本維持在具有和原始 相同位移的相同平面 ^ 必從不同平面擷取邏輯單t 收集操作中，不 在-項較佳呈體二 敢新版本，以免降低效能。 Λ —巾，可利用料最新的版本來更新 98706.doc -13- 1288327 或填補該平面上的每個記惊 面中平行地讀出一邏輯單元 進一步重新排列。 體單元。因此，便可從每個平 ’其將會具有邏輯順序而無需 此方案措由允+平面上重無祕 ^ 更新排列邏輯群組之邏輯單元的 最新版本’且不必收集不同田 °己體平面的农新版本，而矣宿 短彙總混亂區塊的時間。土古如士 β ^ 、、、 k很有好處，其中主機介面的效 能規袼可定義由記憶體李蛴6 乐、、死心成區段寫入操作的最大等待 階段性程式錯誤處置 根據本發明的另一方面，在具有區塊管理系統的記憶韻 :，在時間緊急的記憶體操作期間，區塊中的程式失敗可 藉由繼續中斷區塊（breakGut blQek)中的程式化操作來處 置。猶後，在較不緊急的時間，可將中斷前記錄在失敗: 塊中的資料傳送到其他可能也是中斷區塊的區塊。接著即 可丟棄失敗的區塊。依此方式，在遇到缺陷區塊時，不會 因必須立刻傳送缺陷區塊中儲存的資料而損失資料及超過 指定的時間限制’即可加以處理。此錯誤處置對於廢棄項 目收集操作尤其重要，因此在緊急時間期間不需要對一嶄 新的區塊重複進行整個作業。其後，在適宜料間，藉由 重新配置到其他區塊，即可挽救缺陷區塊的資料。 程式失敗處置在彙總操作期間尤其重要。正常的彙總操 作可將常駐在原始區塊及更新區塊巾之邏輯群組的所有邏 輯單元的目前版本彙總至彙總區塊。在彙總才喿作期間，如 果在彙總區塊中發生程式失敗，則會提供另_個當作中斷 98706.doc -14- 1288327 彙總區塊的區塊，以接收其 爷 丁 v…也丨抑 < 科早疋的茱總。依此方 式，不必稷製邏輯單元一次以 4k ^ έ^ΐ M, ^ ^ 而仍可在正常彙總操作 才曰疋的期間内元成例外處理 細辦古土老w 作在適宜的時間，將群 組所有未處理完成之邏輯單 砰 成彙總操作。適宜的時門將β户 研L鬼甲即可凡 一此盆… 疋在目前主機寫入操作以外的 些其他有時間執行囊總之 時間是在另一個1中有”,“間個此種適宜的 入的期間。 〜、關聯之彙總操作之主機寫 施只：當’可將程式失敗處置的彙總視為以多階段來實 她至Γ階段中’在發生程式失敗後，會將邏輯單元囊 、:Μ上區塊中’以避免彙總各邏輯單元-次以上。 間會完成最後階段…會將邏輯群組囊總至 中斷二Γ藉由按循序順序將所有邏輯單元收集至 非循序更新區塊索引 根據本發明的另一方面，在具有支援具非循序邏輯單元 :::區塊之區塊管理系統的非揮發性記憶體中，非循序 將中邏輯單元的索引被緩衝儲存在RAM中，並定期 八子至非揮發性記憶體中。在—項具體實施例中，將 例：儲用於儲存索引的區塊中。在另一項具體實施 施例Φ 在更新區塊本身中。在又另—項具體實 中1 將索引儲存在各邏輯單元的標頭中。在另一方面 _個索引更新之後但在下—個索引更新之前寫入 早疋會將其索引資訊儲存在各邏輯單元的標頭中。 98706.doc -15- 1288327 方式在電源中斷後，不必在初始化期間執行掃描， p可决疋取近寫人之邏輯單元的位置。在又另—方面中， 將區塊管理成部分循序及部分非循序指向一個以上邏輯子 群組。 控制資料完整性與管理 根據本發明的另一 次 、 万面，如部分或全部控制資料的關鍵 士果被維持在複製項中，則保證額外等級的可靠性。 複製的執行方式對於採用兩次編碼過程(tw〇-pass)程式化 技:以連~程式化相同組記憶體單元之多位元的多重狀態
5己體系統而言，第-A 一大、、扁碼過程中的任何程式化錯誤都 :法毁損第—次編碼過程建立的資料。複製還有助於偵測 : 彳貞測*測（即’兩個複本有良好的ECC但資料不 二)，且可增加額外等級的可靠性。若干資料複製的技術 均已考慮。 f一項具體實施例中，在稍早程式化編碼過程中程式化 Γ資料的兩健本後，I⑲式化編碼過程可避免程式 =於儲存該等兩個複本中至少—個的記憶體單元。依此 編二、丹在後^式化編石馬過程在完成之前中止及毀損稍早 、、扁馬過程的資料時，該等 影響。 π1U设本中至少一個也不會受到 在另一項具體實施例中， 健六认 y 系給疋貧料的兩個複本會被 健存於兩個不同的區塊中， 复 且5亥寺兩個複本中至多僅有 個的記㈣單元會於後面的程式化編碼過程中被程 98706.doc -16- 1288327 於另一具體實施例中，於一 給定資料的兩個複本之後，便 本的記憶體單元組實施任何進 單元組的最終程式化編碼過程 可達成此目的。 私式化編碼過程中儲存某一 不再對用於儲存該等兩個複 一步的程式化。於該記憶體 中來程式化該等兩個複本便 在又另-項具體實施例中’可於二進制程式化模式中將 某-給定資料的該等兩個複本程式化至一多重狀態的記憶 體之中，致使不會對該等已程式化的記憶體單元進行任何 進一步的程式化。 在又另一項具體實施例中，對於採用兩次編碼過程程式 ，技術以連續程式化相同組記憶體單元之多位元的多重狀 態記憶體系統而言’會採用容錯瑪以編碼多個記憶體狀 態，使稍早程式化編碼過程所建立的資料不會受到後續程 式化編碼過程中錯誤的影響。 根據本發明的另—方面，在具有區塊管理系統的非揮發 性把憶體中，可實施記憶體區塊的「控制廢棄項目收集」 或先佔式重新配置，以避免發生大量的更新區塊均恰巧同 :寺需要進行重新配置的情形。例如，在更新用於控制區塊 管理系統操作的控㈣料時會發生此情況。控㈣料類型 的層級可和不同程度的更新次數共存，導致其關聯的更新 區塊需要不同速率的廢棄項目收集或重新配置。會有一個 乂上扶制貝料類型之廢棄項目收集操作同時發生的特定次 數。在極端的情況中，所有控制資料類型之更新區塊的重 ”-置匕&會進行整頓，導致所有的更新區塊都需要同時 98706.doc -17- 1288327 芩考本發明以下結合附圖之較佳具體實施例的說明，即 可瞭解本發明的其他特色及優點。 【實施方式】 圖1以示意圖顯示適於實施本發明之記憶體系統的主要 硬體組件。記憶體系統2〇通常透過主機介面以主機1〇操 作。圯憶體系統通常形式為記憶卡或内嵌式記憶體系統。 記憶體系統20包括由控制器1〇〇控制操作的記憶體2〇〇。記 憶體200包含分布於一或多個積體電路晶片上的一或多個 陣列的非揮發性記憶體單元。控制器1〇〇包括··介面11〇、 處理器120、選用性副處理器121、R〇M 122(唯讀記憶 體）、RAM 13〇(隨機存取記憶體）、及選用性可程式非揮發 性記憶體124。介面11〇有一個連接控制器和主機的組件及 另一個連接至記憶體200的組件。儲存於非揮發性r〇m 122及/或選用性非揮發性記憶體124中的韌體可提供處理 器120程式碼以實施控制器1〇〇的功能。處理器12〇或選用 性副處理器12!可處理錯誤校正碼。在一項替代性且體實 施例中，控制器、100可藉由狀態機器，（未顯示）來實施。在又 另一項具體實施例中，控制器1〇〇可在主機内實施。 邏輯與實體區塊結構 圖2為根據本發明一較佳具體膏施也丨从—m _ 組織成數個實體區段竞 記憶體管理器來管理 區塊’其中每個中繼區塊係一群組
起抹除的實體區 98706.doc -18- 1288327 段 S。、、SN_!。 主機10可在；安么 # ^荼糸統或作業系統下執行應用程式時存取 記憶體200。一私本上、 版义祝，該主機會以邏輯區段為單位來定 址資料，：I：中，办 ^ 、 例如，各區段可含有512位元組的資料。 ^有4機it常亦會以邏輯叢集為單位來讀取或寫入該記 L體系統’各邏輯叢集由一或多個邏輯區段所組成。在部 刀主機系統中’可存在選用性主機端記憶體管理器，以執 行主機的較低階記憶體管理。在大部分的例子中，在讀取 或寫入操作期間，主機1〇實質上會對記憶體系統2〇發出指 7，以讀取或寫入含有一串具連續位址之資料邏輯區段的 程式段。 一記憶體端記憶體管理器被實施在該記憶體系統2〇的控 制為100之中，用以管理於該快閃記憶體200的複數個中繼 區塊中儲存與擷取主機邏輯區段的資料。於該較佳的具體 貫施例中，該記憶體管理器含有數個軟體模組，用於管理 該等中繼區塊的抹除作業、讀取作業、以及寫入作業。該 圮憶體管理器還會於該快閃記憶體200及該控制器RAM 130之中維護和其作業相關的系統控制與目錄資料。 圖3A(i)-3A(iii)為根據本發明一較佳具體實施例介於一 邏輯群組與一中繼區塊間之映射的概略示意圖。該實體記 憶體的該中繼區塊具有N個實體區段，用於儲存一邏輯群 組的N個邏輯區段資料。圖3A(i)所示的係來自邏輯群組 LGi的資料，其中該等邏輯區段呈現連續的邏輯順序〇、 1、…、N-1。圖3Α(ιι)所示的係正以相同的邏輯順序被儲 98706.doc -19- 1288327 存於°亥中繼區塊中的相同資料。當依此方式儲存時，咳中 2區塊便係所謂的「循序式」。—般來說，該中繼區^可 …有以不同順序儲存的資料，於該情況中，該中繼區 塊則係所謂的「非循序式」或「混亂式」。 、 在邏輯群組的最低位址及其映射之中繼區塊的最低位址 之間會有位移。此時，邏輯區段位址會於該中繼區塊内以 環狀的方式從該邏輯群組的底部反繞回至頂端。例如，在 :3Α(ιιι)中’ δ亥中繼區塊會在其始於邏輯區段让之資料的 弟一位置中進行儲存。在到達最後邏輯區段N-1時，中繼 區塊會繞回至區段〇,最後在其最後實體區段中储存和邏 輯區祆k-Ι關聯的資料。在較佳具體實施例中，會使用頁 面標記來識別任何位移，例如，識別在中繼區塊之第一實 體區段中所儲存之資料的起始邏輯區段位址。當兩個區塊 僅相差-個頁面標記時，則會認為該等兩個區塊係以相同 的順序來儲存其邏輯區段。 圖3B為介於複數個邏輯群組與複數個中繼區塊間之映射 的概略示意圖。每個邏輯群組均映射至_唯—的中繼區 塊’除了其中的資料正在被更新的少數邏輯群組以外。一 邏輯群組在被更新之後，其可能會映射至—不同的中繼區 塊。可將映射資訊維持在一組邏輯 會詳細說明。 ^對貫體目錄中，稍後將 :考慮其它類型的邏輯群組至中繼區塊映射關係。舉例 來5兒’由Alan Sinclair於和本發明pi B u 不毛月同—天提出之共同待審 及共同擁有的美國專利申請案，標題為「― 98706.doc -20- 1288327
Metablocks , ^ Φ 4e ^ _ 以引用的…便揭不具有可變大小的中繼區塊。本文 = 共同待審申請案全部的揭示内容。 本表月的-個特色在於系統以單 憶體系統的整個遴龉> ^ 刀口 J #作，及吕己 的…！ 範圍中的邏輯區段群組均以相同 用者資料的區段分布在H ㈣的區段及含有使 —奴刀布在邏輯位址空間令的任何地方。 置：像先前技術的系統，並無系統區段(即，有關檔案配 ，、目錄或子目錄的區段）的特別分割或分區，以局部 ，在可能含有高次數及小尺寸之更新資料的邏輯位址空間 =又中。而是’更新區段之邏輯群組的本方案會有效處理 ;、、、糸、’充區&典型且為檔案資料典型的存取模式。 圖4顯示中繼區塊和實體記憶體中結構的對齊。快閃記 憶體包含可當作_個單元—起抹除之記憶體單元的區塊。 ，種抹除區塊為快閃記憶體之最小的抹除單元或記憶體的 最]可抹除單疋（MEU)。最小抹除單元是記憶體的硬體設 十多數不過，在一些支援多個MEU抹除的記憶體系統 中，也可以設定包含一個以上MEU的「超級Meu」。對於 快閃EEPROM，-個MEU可包含一個區段，但較佳包含多 個區段。在所示的範例中，其具有Μ個區段。在較佳具體 貫施例中，各區段可以儲存5 12位元組的資料且具有使用 者資料部分及用於儲存系統或附加項資料的標頭部分。如 果中纟k區塊係以ρ個MEU所構成且各MEU含有Μ個區段， 則各中繼區塊將具有N = ρ*Μ個區段。 在系統層級，中繼區塊代表記憶體位置的群組，如，可 98706.doc -21 - 1288327 -起抹除的區段。快閃記憶體的實體位址空間會被處理成 -組中繼區塊，其中中繼區塊是最小的抹除單^。於本份 說明書内，「中繼區塊」與「區塊」等詞語係同義詞，: 來定義媒體管理於系統層級的最小抹除單位，而「最小抹 除單位」或MEU-詞則係用來表示快閃記憶體的最小抹卜 單位。 矛、 連結數個最小抹除單位（MEU)以構成中繼區塊 為了最大化程式化速度及抹除速度，會儘可能利用平行 方式，其係藉由配置多個要平行程式化的頁面資訊（位在 多個MEU中）’及配置多個要平行抹除的meu。 在快閃記憶體中，一個頁面是可在單一操作中一起程式 化之圮憶體單元的群組。一個頁面可包含一或多個區段。 還有，可將記憶體陣列分割成一個以上平面，其中一次只 能程式化或抹除一個平面内的一個MEU。最後，可在一或 多個記憶體晶片中分布各平面。 在快閃記憶體中，MEU可包含一或多個頁面。可將快閃 記憶體晶片内的數個MEU按平面來組織。由於可同時程式 化或抹除各平面的一個MEU，因此有利於從各平面選擇一 個MEU以形成多個MEU中繼區塊（請見下文圖5b)。 圖5 A顯示從連結不同平面之最小抹除單元所構成的中繼 區塊。各中繼區塊（例如MBO、MB1、…）均係以記憶體系 統之不同平面的數個MEU所構成，其中不同平面可分布在 一或多個晶片中。圖2所示的中繼區塊連結管理器1 7〇可管 理各中知區塊之MEU的連結。如果MEU之一沒有失敗，在 98706.doc -22- 1288327
初始格式化程序期間設定各中繼區塊，並在整個系統壽命 中保留其組成的MEU。 可P 圖5B顯示從各平面選擇一最小抹除單元⑽^以連結成 中繼區塊的一項具體實施例。 圖5C顯示其中從各平面選擇—個以上卿以連結成中繼 區塊的另一項具體實施例。在另一項具體實施例中，可從 各平面選擇一個以上MEU以形成一超級MEu。例如，舉^ 來說，一超級MEU可能係由兩個MEU所構成的。此時，會 採取一次以上編碼過程以進行讀取或寫入操作。 由Carlos Gonzales等人於和本發明同一天提出之共同待 審及共同擁有的美國專利申請案，標題為「Adaptive Deterministic Grouping 〇f Blocks into Multi-Block Structures」之中亦揭示將複數個MEU連結及再連結成中
Ik區塊。本文以引用的方式併入該共同待審申請案全部的 揭示内容。 . 中繼區塊管理 圖6為如控制器及快閃記憶體中實施之中繼區塊管理系 統的示意方塊圖。中繼區塊管理系統包含實施於控制器 100中的各種功能模組，並在依階層式分布於快閃記憶體 200及控制器RAM 130的表格及清單中維持各種控制資料 (包括目錄資料）。實施於控制器100中的功能模組包括：介 面模組110、邏輯對實體位址轉譯模組140、更新區塊管理 為模組150、抹除區塊管理器模組160及中繼區塊連結管理 器 170 〇 98706.doc -23- 1288327 面110允許中繼區塊管理系統介接主機系統。邏輯對 實體位址轉譯模組140將主機的邏輯位址映射至實體記憶 體位置。更新區塊管理器模組i 5〇管理記憶體中給定之資 料邏輯群組的資料更新操作。已抹除區塊管理器1管理 中知區塊的抹除操作及其用於儲存新資訊的配置。中繼區 塊連結官理态170管理區段最小可抹除區塊之子群組的連 …以構成給定的中繼區塊。這些模組將在其個別段落中詳 細說明。 於作業期間，該中繼區塊管理系統會產生且配合控制資 料（例如位址、控制與狀態資訊）來運作。由於許多控制資 料傾向於是經常變更的小型㈣，因此無法在具有大型區 塊結構的快閃記憶體中予以隨時有效儲存及維持。為了在 非揮發性快閃記憶體中儲存比較靜態的控制資料，同時在 控制器RAM中尋找數量較少之比較有變化的控制資料，以 進行更有效的更新及存取，會採用階層式與分散式的方 案。在發生電源關機或故障時，此方案允許掃描非揮發性 記憶體中-小組的控制資料，以在揮發性控制器讀中快 Ϊ重建控制資料。這之所以可行是因為本發明可限制和給 疋邏輯群組之資料之可能活動關聯的區塊數量。依此方 式’即可限制掃描。此外，會將部分需要持久性的#制資 料館存在按區段更新的非揮發性中繼區塊中，丨^新 ::::錄取代先厨區段的新區段。控制資料會採用區段索 引方木以在中繼區塊中記錄按區段的更新。 非揮發性快閃記憶體2〇〇儲存大 畺相對較靜態的控制資 98706.doc -24- 1288327 料。這包括：群組位址表（GAT)210、混亂區塊索引 (CBI)220、已抹除的區塊清單（EBL)230及MAP 240。GAT 2 10可記錄區段之邏輯群組及其對應中繼區塊之間的映 射。除非更新，否則該等映射關係不會改變。CBI 220可 吕己錄更新期間邏輯上非循序區段的映射。EBL 230可記錄 已經抹除之中繼區塊的集區。MAp 240是顯示快閃記憶體 中所有中繼區塊之抹除狀態的位元對映。 揮發性控制器RAM 13 0儲存一小部分經常變更及存取的 控制資料。這包括配置區塊清單（ABL)134及清除區塊清單 (CBL)136。ABL 134可記錄中繼區塊用於記錄更新資料的 配置，而CBL 1 3 6可記錄已解除配置及已抹除的中繼區 塊。在較佳具體實施例中，RAM 130可當作儲存在快閃記 憶體200之控制資料的快取記憶體。 更新區塊管理器 更新區塊管理器150(如圖2所示）處理邏輯群組的更新。 根據本發明的一方面，會配置進行更新之區段的各邏輯群 組一用於記錄更新資料的專用更新中繼區塊。在較佳具體 實施例中，會將邏輯群組之一或多個區段的任何程式段記 錄在更新區塊中。可管理更新區塊以接收按循序順序或非 循序（又稱為「混亂」）順序的更新資料。混亂更新區塊允 許邏輯群組内按任何順序更新區段資料，並可任意重複個 別區段。尤其’不必重新配置任何資料區段，循序更新區 塊可變成混亂更新區塊。混亂資料更新不需要任何預定的 區塊配置，任何邏輯位址的非循序寫入可被自動納入。因 98706.doc -25- 1288327 此，不像先前技術的系統，和先前技術系統不同的係，並 不必特別處置該邏輯群組之各個更新程式段究竟係邏輯循 序或非循序。一般更新區塊只用來按照主機請求的順序記 錄各種程式段。例如，即使主機系統資料或系統控制資料 傾向於依混亂方式加以更新，仍不必以和主機使用者資料 的不同方式來處理邏輯位址空間對應於主機系統資料的區 域。 較佳將區段之完整邏輯群組的資料按邏輯上循序順序儲 存在單一中繼區塊中。依此方式，可預定義已儲存之邏輯 區&的索引。當中繼區塊按照預定順序儲存給定邏輯群組 的所有區段時，其可說是「完整」。至於更新區塊，當其 取後按邏輯上循序順序填滿更新資料時，則更新區塊將成 為Ik日守可取代原始中繼區塊之已更新的完整中繼區塊。另 方面，如果更新區塊按邏輯上和完整區塊的不同順序填 滿更新資料，更新區塊為非循序或混亂更新區塊，則必須 進一步處理順序紊亂的程式段，以便最後能按和完整區塊 相同的順序來儲存邏輯群組的更新資料。在較佳的例子 中/、在單中龜區塊中係按照邏輯上循序的順序。進一 步的處理涉及將更新區塊中已更新的區段和原始區塊中未 夂更的區段彙總至又另一個更新中繼區塊。然後彙總的更 新區塊將&照邏輯上循序的順序並能夠用來取代原始區 鬼在些預疋條件下，彙總程序之前會有一或多個壓縮 私序壓鈿程序只是將混亂更新區塊的區段重新記錄成取 代的此亂更新區塊’同時除去任何已由相同邏輯區段的後 98706.doc -26- 1288327 績更新均汰的複製邏輯區段。 斤方案允存同B錢行多個多達預定極大值的更新執行 、，各執仃緒為使用其專用更新中繼區塊進行更新的邏輯 群組。 循序資料更新 先更新屬於邏輯群組的資料時，會配置中繼區塊及將 八專用為邏輯群組之更新資料的更新區塊。當從主機接收 寫入建輯群組之一或多個區段之程式段的指令時（現有的 中㈣塊已經儲存所有完整區段），會配置更新區塊。對 於弟-主機寫入操作，會將第一程式段的資料記錄在更新 區塊上。由於各主機寫入是具有連續邏輯位址之一或多個 區段的-個程式段’因此會遵循第一更新在特性上永遠循 序。在後縯的主機寫入中，會按照從主機接收的順序將相 同邏輯群組内的更新程式段記錄在更新區塊中。一個區塊 繼續接受管理為循序更新區塊，而關聯邏輯群組内由主機 更新的區段維持邏輯上循序。在此邏輯群組中更新的所有 區段會被寫入此循序更新區塊，直到區塊關閉或轉換為混 亂更新區塊。 圖7A顯示由於兩個分開的主機寫入操作而按循序順序寫 入循序更新區塊之邏輯群組中之區段的範例，而邏輯群組 之原始區塊中對應的區段變成淘汰。在主機寫入摔㈣ 中，會更新邏輯區段LS5_LS8的資料。更新成為LS5，指， 的資料會被記錄在新配置的專用更新區塊中。 為了方便，會將邏輯群組中要更新的第—區段記錄在始 98706.doc -27- 1288327 於弟一貫體區段位置的專用更新區塊中。一般而言，要更 新的第一邏輯區段不一定是群組的邏輯第一區段，因此， 在邏輯群組的起點及更新區塊的起點之間會有位移。此位 移稱為「頁面標記」，如先前結合圖3 A所述。後續區段將 按照邏輯上循序的順序加以更新。在寫入邏輯群組的最後 區段時’群組位址會繞回及寫入序列會從群組的第一區段 繼續。 在主機寫入操作#2中，會更新邏輯區段LS9-LS12中資料 的程式段。更新成為LS9，_LS12,的資料會被記錄在直接在 最後寫入結束處之後之位置中的專用更新區塊。圖中顯示 兩個主機寫入如下··按邏輯上循序順序記錄在更新區塊中 的更新資料，即LS5，-LS12,。更新區塊可視為循序更新區 塊，因其已按邏輯上循序的順序填入。記錄在更新區塊中 的更新資料可淘汰原始區塊中對應的資料。 混亂資料更新 當關聯的邏輯群組内由主機更新的任何區段為邏輯上非 循序，可為現有的循序更新區塊啟始混亂更新區塊管 理。混亂更新區塊是資料更新區塊的形式，其中關聯邏輯
組内的邏輯區段位址為何。 98706.doc -28- 1288327 圖7B顯示由於五個分開的主機寫入操作而按混亂順序寫 入混亂更新區塊之邏輯群組之區段的範例，而邏輯群組之 原始區塊中被取代的區段及混亂更新區塊中被複製的區段 變成淘汰。在主機寫入操作#1中，會更新儲存於原始中繼 區塊之給定邏輯群組的邏輯區段LSI0-LS 11。已更新的邏 輯區段LSlO’-LSll，會被儲存到新配置的更新區塊中。此 時，更新區塊為循序的更新區塊。在主機寫入操作#2中， 會將邏輯區段LS5-LS6更新成為LS5，-LS6,及將其記錄在緊 接上個寫入之後之位置的更新區塊中。這可將循序的更 新區塊轉換為混亂的更新區塊。在主機寫入操作#3，再次 更新邏輯區段LS 10及將其記錄在更新區塊的下一個位置成 為LS 10”。此時，更新區塊中的ls 10”可取代先前記錄中的 LSI01，而LSI0’又可取代原始區塊中的LS 10。在主機寫入 操作#4中，再次更新邏輯區段LS1〇的資料及將其記錄在更 新區塊的下一個位置中成為LS10，，，。因此，LS10，，，現在是 邏輯區段LS 10的最後且唯一有效的資料。在主機寫入操作 #5中’會更新邏輯區段LS30的資料及將其記錄在更新區塊 中成為L S 3 0 ’。因此’此範例顯示可以按照任何順序及任 意重複，將一邏輯群組内的複數個邏輯區段寫入至一混亂 更新區塊中。 · 強制循序更新 圖8顯示由於兩個在邏輯位址有中斷之分開的主機寫入 操作而在邏輯群組中按循序順序寫入循序更新區塊之區段 的範例。在主機寫入#1中，將邏輯區段LS5-LS8的更新資 98706.doc -29- 1288327 料記錄在專用更新區塊中成為LS5，_LS8，。在主機寫入⑽ 中，將邏輯區段LSI4-LS16的更新資料記錄在上一個寫入 後的更新區塊中成為LS14，-LS16,。然而，在LS8及LS14 之間有位址跳躍，及主機寫入#2通常會使更新區塊成為非 循序。由於位址跳躍不是很多，一個選項是在執行主機寫 入#2之前將原始區塊之中間區段的資料複製到更新區塊， 以先執行填補操作（#2A)。依此方式，即可保存更新區塊 的循序特性。 圖9顯示根據本發明的一般具體實施例，更新區塊管理 器更新一個邏輯群組之資料的程序流程圖。更新程序包含 以下步驟： 步驟260 :該記憶體被組織成複數個區塊，每個區塊均 被分割成可一起抹除的複數個記憶體單元，每個記憶體單 元係用於儲存一邏輯單元的資料。 步驟262 :該資料被組織成複數個邏輯群組，每個邏輯 群組均被分割成複數個邏輯單元。 、v驟264 ·在標準的例子中，根據第一指定順序，較佳 為邏輯上循序的順序，將邏輯群組的所有邏輯單元儲存在 原始區塊的記憶體單元中。依此方式，即可得知存取區塊 中個別邏輯單元的索引。 v驟270 ·對於給定邏輯群組（如，LGx)的資料，請求更 新LGX内的邏輯單元。（邏輯單元更新係為舉例說明。一般 而言，更新將是由LGx内一或多個連續邏輯單元所組成的 程式段。） 98706.doc -30- 1288327 步驟272 ··請求的更新邏輯單元將 第二區塊I記錄順序係根據2 =記: 的順序。本發明的-個特色允許設定初二 堍：μ彳序或序記錄的資料為-般的更新區 塊。因此根據第二順序，第— 混亂更新區塊。 弟-…〜循序更新區塊或 步驟心當程序迴圈返回到步驟27〇時，第二 記錄所請求的邏輯單元。,1 匕兄、，k、，員 一 鞞早70在關閉的預定條件成形時將會關 閉第一區塊，以接收、隹_半Φ 步驟276。 乂更新。…程序繼續進行至 步驟276 ·判斷該已關閉之第二區塊是否以和原始區塊 相^順序來記錄其更新邏輯單元。當該等兩個區塊記錄 邏輯早兀僅相差一頁面標記時，f亥等兩個區塊便會被視為 -有相同的順序’如結合圖3a所述。如果這兩個區塊具有 相同的順彳’程序繼續進行至步驟，否則，必須在步 驟290執行廢棄項目收集。 父驟280由於第二區塊具有和第一區塊相同的順序， /、可用來取代原始的第一區塊。然後，更新程序結束 於步驟299。 乂驟290 ·彳之第二區塊（更新區塊）及第一區塊（原始區塊） ，集給定邏輯群組之各邏輯單元的最新版[然後按照和 第區塊相同的順序將給定邏輯群組之已彙總的邏輯單元 寫入第三區塊。 步^ 292·由於第三區塊（彙總的區塊）具有和第一區塊 98706.doc -31 - 1288327 始的第一區塊。然後， 的更新區塊時，該區塊 。將會終止此邏輯群組 相同的順序，因此其可用來取代原 更新程序結束於步驟299。 步驟299 ··當結束程序建立完整 會變成給定邏輯群組的新標準區塊 的更新執行緒。 圖10顯示根據本發明的一項較 只平乂1土具體貫施例，更新區塊 管理器更新一個邏輯群組資料 、科f、、且之貝科的耘序流程圖。更新程序 包含以下步驟： 步驟310 ··對於給定邏輯群組（如，LGX)的資料，會請求 更新LGx内的邏輯區段。（區段更新係為舉例說明…般而 言’更新將是由叫内一或多個連續邏輯區段所組成的程 式段。） 步驟312 :如果LGx專用的更新區塊尚未存在，繼續進 至步驟410以啟始邏輯群組之新的更新執行緒。這可藉由 以下方式來完成：配置記錄邏輯群組之更新資料專用的更 新區塊。如果已經有開啟的更新區塊，則繼續進行至步驟 3 14 ’開始將更新區段記錄至更新區塊上。 步驟3 14 :如果目前更新區塊已經混亂（即，非循序）， 則直接繼續進行至步驟510，以將請求的更新區段記錄至 混亂更新區塊上。如果目前更新區塊為循序，則繼續進行 至步驟3 16，以處理循序更新區塊。 步驟316 :本發明的一項特點係允許於初始時將—更新 區塊設置成通用於以邏輯循序或混亂順序的方式來記錄次 料。不過’因為該邏輯群組最終會將其資料以邏輯循序的 98706.doc •32- 1288327 順序儲存於一中繼區塊之中，所以，因此希望儘可能保持 該更新區塊的循序狀態。接著，當關閉一更新區塊以進行 進—步更新時，將會需要較少的處理，因為並不需要進行 廢棄項目收集。 因此，判斷所請求的更新是否遵循更新區塊的目前循序 順序。如果更新循序遵循，則繼續進行至步驟51〇以執行 循序更新，及更新區塊將維持循序。另一方面，如果更新 未循序遵循（混亂更新），則其會在未採取任何動作時將循 序更新區塊轉換成混亂更新區塊。 在一項具體實施例中，不會進行任何動作來挽救此情 況，然後程序直接進行至步驟37〇，其中允許更新將更新 區塊變成混亂更新區塊。 選用性強制循序程序 在另一項具體實施例中，會選用性執行強制循序程序步 驟320，以儘可能因顧及懸置的混亂更新而保存循序更新 區塊。其中有兩個情況，這兩個情況都需要複製原始區塊 的遺失區段，以維持更新區塊上記錄之邏輯區段的循序順 序。第一個情況是其中更新可建立短的位址跳躍。第二個 情況是提早結束更新區塊以將其保持循序。強制循序程序 步驟320包含以下子步驟： 步驟330 :如果更新建立的邏輯位址跳躍未大於預定的 數量cB，則程序繼續進行至步驟35〇的強制循序更新程 序，否則程序繼續進行至步驟34〇，以考慮其是否適合進 行強制循序結束。 98706.doc -33- 1288327 步驟340 ·•如果未填充的實體區段數量超過預定的設計 參數Cc(其代表值為更新區塊尺寸的一半），則更新區塊為 相對未被使用’因此不會提早關閉。程序繼續進行至步驟 3 70 ’及更新區塊會成為混亂。另一方面，如果實質上已 填充更新區塊’則將其視為已經充分利用，因此進入步驟 360以進行強制循序結束。 步驟350 ·•只要位址跳躍未超過預定的數量，強制循 序更新允許目前循序更新區塊維持循序。實質上，會複製 更新區塊之關聯原始區塊的區段，以填充位址跳躍跨越的 間隙。因此’在繼續進行至步驟5丨〇之前，會以中間位址 的資料填補循序更新區塊，以循序記錄目前的更新。 步驟360 :如果目前循序更新區塊在實質上已經被填 充’而非由懸置的混亂更新轉換為混亂更新區塊，則強制 循序結束允許目前循序更新區塊成為關閉狀態。混亂或非 循序更新的定義是具有以下項目的更新：不為上述位址跳 躍例外所涵盍的正向位址轉變、反向位址轉變、或位址重 複。為了防止循序更新區塊為混亂更新所轉換，會藉由複 製更新區塊之關聯之原始部分淘汰區塊的區段來填充更新 區塊的未寫入區段位置。然後完全淘汰及抹除原始區塊。 現在’目前的更新區塊具有完整組的邏輯區段，然後結束 成為取代原始中繼區塊的完整中繼區塊。然後，程序繼續 進行至步驟430以在其位置配置更新區塊，以接受在步驟 3 10先睛求之懸置區段更新的記錄。 轉換成混亂更新區塊 98706.doc •34- 1288327 步驟370:當懸置的更新未按循序順序且可有可無時， 如果無法滿足強制循序條件，則在程序繼續進行至步驟 5 10時，藉由允許在更新區塊上記錄具有非循序位址的懸 置更新區段，以允許循序更新區塊轉換為混亂更新區塊。 如果最大數虿的混亂更新區塊存在，則在允許轉換進行之 前，必須關閉最久未存取的混亂更新區塊；因而不會超過 取大數量的混亂區塊。最久未存取之混亂更新區塊的識別 和步驟420所述的一般例子相同，但僅限於混亂更新區 塊。此時關閉混亂更新區塊可藉由如步驟55〇所述的彙總 來達成。 配置受系統限制的新更新區境 步驟410 :將抹除中繼區塊配置為更新區塊的程序始於 决疋疋否超過預定的系統限制。由於資源有限，記憶體管 理系統通常允許可同時存在之更新區塊的預定最大數量 CA。此限制是循序更新區塊及混亂更新區塊的總數，也是 a又计參數。在一項較佳具體實施例中，此限制為例如最大 8個更新區塊。還有，由於系統資源的較高需求，在可同 日守開啟之混亂更新區塊的最大數量上還有對應的預定限制 (如，4) 〇 因此，在已經配置Ca個更新區塊時，則只有在關閉現有 的配置請求之一後，才能滿足下一個配置請求。程序繼續 進行至步驟420。當開啟的更新區塊數量小於Ca時，程序 直接進行至步驟43〇。 步驟420 :在超過更新區塊的最大數量Ca時，關閉最久 98706.doc -35- 1288327 未存取的更新區塊及執行廢棄項目收集。最久未存取的更 新區塊會被識別為和最久未存取之邏輯區塊關聯的更新區 塊。為了決定最久未存取的區塊，存取包括邏輯區段的寫 入及選擇性讀取。會按照存取的順序維持開啟更新區塊的 清單’初始化時，不會假設任何存取順序。更新區塊的關 閉在更新區塊為循序時，將按照結合步驟36〇及步驟530所 述的相同程序，在更新區塊為混亂時，將按照結合步驟 540所述的相同程序。此關閉可挪出空間以在步驟430配置 新的更新區塊。 步驟430 ·配置一新的中繼區塊作為該給定邏輯群組 LGX專屬的更新區塊便可滿足該配置要求。接著，程序繼 續進行至步驟51〇。 在更新區塊上記錄更新資料 v驟5 10 ·將晴求的更新區段記錄在更新區塊的下一個 可用貝體位置上。然後，程序繼續進行至步驟520，決定 更新區塊是否準備結束就緒。 更新區塊結束 y驟520 ·如果更新區塊還有接受附加更新的空間，則 繼績進仃至步驟522。否則繼續進行至步驟57〇以結束更新 區塊在目如請求的寫入嘗試寫入多於區塊所有空間的邏 輯區段時，有兩項填滿更新區塊的可能實施例。在第一實 施例中會將寫入請求分成兩個部分，其中第一部分可寫 入直到區塊的最後實體區段。然後關閉區塊及將寫入的第 二部分處理為下—個請求的寫人。在另—個實施例中，會 98706.doc •36- 1288327 在區塊填補其餘區段時保留請 „ 的寫入，然後再將其關 閉。§月求的寫人會被處理為下—個請求的寫入。 步驟522:如果更新區塊為循序，則繼續進行至步驟530 以進行循序_。如果更新區塊為混m繼續進行至步 驟5 4 0以進行混亂關閉。 循序更新區塊結束 步驟530:由於更新區塊為循序且已完全填充，因此盆 中儲存的邏輯群組為完整。中㈣塊為完整且能取代原始 的中繼區塊。此時，會完全淘汰原始區塊及將其抹除。然 後程序繼續進行至步驟570,其中給定邏輯群組的更新執 行緒結束。 混亂更新區塊結束 步驟540 :由於更新區塊為非循序填充，可能含有一些 邏輯區段的多個更新，因此會執行廢棄項目收集以挽救其 中的有效資料。混亂更新區塊可為已經壓縮或彙總。在步 驟542將會決定執行的程序。 步驟542 :要執行壓縮或彙總將根據更新區塊的退化而 定。如果邏輯區段已更新多次，其邏輯位址將高度退化。 δ己錄在更新區塊上的將有相同邏輯區段的多個版本，而只 有隶後§己錄的版本為該邏輯區段的有效版本。在含有多個 版本之邏輯區段的更新區塊中，有所區分之邏輯區段的數 量會比邏輯群組的少很多。 在較佳具體實施例中，當更新區塊中有所區分之邏輯區 段的數量超過預定的設計參數Cd(其代表值為邏輯群組尺 98706.doc -37- 1288327 寸的一半）k ’結束程序會在步驟5 5 0執行彙總，否則程序 會繼續進行至步驟560的壓縮。 步驟550 :如果要彙總混亂更新區塊，則將以含有彙總 資料之新的標準中繼區塊取代原始區塊及更新區塊。彙總 後，更新執行緒將結束於步驟570。 步驟560 :如果要壓縮混亂更新區塊，則將以載有壓縮 資料之新的更新區塊取代之。壓縮後，已壓縮更新區塊的 處理將結束於步驟5 7 0。或者，可將壓縮延遲直到再次寫 入更新區塊，因此排除壓縮之後為沒有中間更新之彙總的 可能性。然後，當步驟502中出現下一個要求於LGx中進行 更新時，在給定邏輯區塊的進一步更新中使用新的更新區 塊。 步驟570 :當結束程序建立完整的更新區塊時，該區塊 會變成給定邏輯群組的新標準區塊。此邏輯群組的更新執 行緒將會終止。在結束程序建立取代現有更新區塊之新的 更新區塊時，會使用新的更新區塊記錄為給定邏輯群組請 求的下一個更新。在更新區塊未結束時，處理會在步驟 3 1〇中出現下一個要求於LGx中進行更新時時繼續。 «上述程序可知’在關閉混亂更新區塊時，會進一步處 理其上記錄的更新資料。尤其，其有效資料的廢棄項目收 集係藉由以下程序：壓縮至另一個混亂區塊的程序，或和 其關聯之原始區塊彙總以形成新的標準循序區塊的程序。 圖Π A為詳細顯示關閉圖1〇所示之混亂更新區塊之彙總 程序的流程圖。混亂更新區塊彙總是執行於結束更新區塊 98706.doc -38· 1288327 時（如當更新區塊已填滿其寫入的最後實體區段位置時）的 兩個可能程序之一。區塊中寫入之有所區分的邏輯區段數 量超過預定的設計參數〇^時，將選擇彙總。圖10所示的囊 總程序步驟5 5 0包含以下子步驟： 步驟5 5 1 ·在混亂更新區塊被關閉時，會配置可取而代 之的新中繼區塊。 步驟5 5 2 :在混亂更新區塊及關聯之原始區塊中，收集 各邏輯區段的最新版本並忽略所有的淘汰區段。 步驟554 ··將所收集的有效區段按邏輯上循序順序記錄 在新的中繼區塊上，以形成完整區塊，即，按循序順序記 錄之邏輯群組之所有邏輯區段的區塊。 步驟556 :以新的完整區塊取代原始區塊。 步驟558 :抹除已結束的更新區塊及原始區塊。 圖11B為詳細顯示關閉圖1〇所示之混亂更新區塊之壓縮 程序的流程圖。區塊中寫入之有所區分的邏輯區段數量低 於預定的設計參數CD時，將選擇壓縮。圖10所示的壓縮程 序步驟560包含以下子步驟： 步驟561 :在混亂更新區塊被壓縮時，會配置取而代之 的新中繼區塊。 步驟562 :在要壓縮之現有的混亂更新區塊中，收集各 邏輯區段的最新版本。 步驟564 :將所收集的區段記錄在新的更新區塊上，以 形成具有壓縮區段之新的更新區塊。 步驟566 :以具有壓縮區段之新的更新區塊取代現有的 98706.doc -39- 1288327 更新區塊。 步驟568 :抹除已結束的更新區塊。 邏輯舆中繼區塊狀態 圖12 A顯示邏輯群組的所有可能狀態，及其間在各種操 作下的可能轉變。 圖12B為列出邏輯群組之可能狀態的表格。邏輯群組狀 恕的定義如下： 1 ·完整：邏輯群組中的所有邏輯區段已依照邏輯循序順 序）被寫入單一中繼區塊之中，其可能利用頁面標記捲繞 方式。 2·呆|八：邏輯群組中未曾寫入任何邏輯區段。邏輯群 組在群組位址表中會會標示為未寫入且沒有任何配置的中 繼區塊。返回預定的資料模式，以回應此群組内每個區段 的主機讀取。 3·#序夏新：邏輯群組内的一些區段已經按邏輯上循序 順序被寫入中繼區塊中，可能使用頁面標記，因此其可取 代群組中任何先前完整狀態之對應的邏輯區段。 4·滿農豸奔：邏輯群組内 序順序被寫入中繼區塊中， 取代群組中任何先前完整狀 的區段可被寫入一次以上， 的版本。 的一些區段已經按邏輯上非循 可能使用頁面標記，因此其可 恶之對應的邏輯區段。群組内 其中最新版本將取代所有先前 及其間在各種操 圖13八顯示中繼區塊的所有可能狀態 作下的可能轉變。 98706.doc -40- 1288327 圖13B顯示中繼區塊的所有可能狀態，及其間在各種操 作下的可能轉變： 1 ·己#欲：中繼區塊中的所有區段已被抹除。 2· #序f _··中繼區塊已經被部份寫入，其區段呈現邏 輯循序順序，可能使用頁面標記。所有區段均屬於相同的 邏輯群組。 3·逆嚴f舞：該中繼區塊已經被部份或完全寫入，其區 段呈現邏輯非循序順序。任何區段均可被寫入一次以上。 所有區段均屬於相同的邏輯群組。 4·完鲞：中繼區塊已經以邏輯循序的順序被完全寫入， 可能使用頁面標記。 5·及舍：中繼區塊先前為完整但至少一區段已因主機資 料更新而淘汰。 ' 圖Η(Α)_14⑺為顯示邏輯群組狀態上及實體中繼區塊上 各種操作效果的狀態圖。 圖14(A)顯示對應於第一寫入操作之邏輯群組及中繼 塊轉變的狀態圖。主機按邏輯上循序順序將先前未寫入之 邏輯群組的一或多個區段寫入至新配置的已抹除中繼區 鬼㉞輯群組及中繼區塊進入循序更新狀態。 圖Β(Β)顯7F對應於第_完整操作之邏輯群組及中繼區 塊轉艾的狀恶圖。先所未寫入的循序更新邏輯群組因主機 循序寫入所有區段而變成完整。如果記憶卡以預定的資料 核式填充其餘未寫人的區段來填滿群組，則也會發生轉 變。中繼區塊變成完整。 98706.doc 1288327 圖i4(c)顯示對應於第一混亂操作之邏輯群組及中繼區 塊轉變的狀態圖。先前未寫入的循序更新邏輯群組在主機 非循序寫入至少一區段時變成混亂。 圖14(D)顯示對應於第一壓縮操作之邏輯群組及中繼區 塊轉變的狀態圖。從舊區塊將先前未寫入之混亂更新邏輯 群組内的所有有效區段複製到新的混亂中繼區塊，然後再 將其抹除。 ^ 圖14(E)顯示對應於第一彙總操作之邏輯群組及中繼區 塊轉變的狀態圖。從舊的混亂區塊移動先前未寫入之混亂 更新邏輯群組内的所有有效區段，以按邏輯上循序順序填 充新配置的已抹除區塊。主機未寫入的區段會以預定的資 料模式加以填充。然後抹除舊的混亂區塊。 圖14(F)顯示對應於循序寫入操作之邏輯群組及中繼區 塊轉變的狀態圖。主機按邏輯上循序順序將完整邏輯群組 的一或多個區段寫入新配置的已抹除中繼區塊。邏輯群組 及中繼區塊成為循序更新狀態。先前完整的中繼區塊變成 原始中繼區塊。 圖14(G)顯示對應於循序填充操作之邏輯群組及中繼區 塊轉變的狀態圖。循序更新邏輯群組在主機循序寫入所有 其區段時變成完整。這也可發生於以原始區塊的有效區段 填充循序更新邏輯群組以使其完整的廢棄項目收集期間， 在此之後會抹除原始區塊。 圖14(H)顯示對應於非循序寫入操作之邏輯群組及中繼 區塊轉變的狀態圖。循序更新邏輯群組在主機非循序寫入 98706.doc -42- 1288327 至少一區段時變成混亂。非循序區段寫入可造成更新區塊 或對應原始區塊中的有效區段變成淘汰。 圖14(1)顯示對應於壓縮操作之邏輯群組及中繼區塊轉變 的狀態圖。從舊區塊將混亂更新邏輯群組内的所有有效區 段複製到新的混亂中繼區塊，然後再將其抹除。原始區塊 不會受到影響。 圖14(J)顯示對應於彙總操作之邏輯群組及中繼區塊轉變 的狀態圖。從舊的混亂區塊複製混亂更新邏輯群組内的所 有有效區段，以按邏輯上循序順序填充新配置的已抹除區 塊。然後抹除舊的混亂區塊及原始區塊。 更新區塊追蹤及管理 圖15顯示用於追蹤已開啟及已關閉之更新區塊與已抹除 區塊以進行配置的配置區塊清單（ABL)的結構的較佳具體 貝施例。該配置區塊清單（ABL)61〇會被保存於控制器 RAM 130之中，以允許管理已抹除區塊之配置、配置的更 新區塊、關聯的區塊及控制結構，以啟用正確的邏輯對實 體位址轉譯。在較佳具體實施例中，ABL包括：已抹除區 塊的清單、開啟的更新區塊清單614、及關閉的更新區塊 清單616。 開啟的更新區塊清單614是ABL中具有開啟更新區塊之 屬性的區塊項目組。開啟的更新區塊清單具有目前開啟之 各貧：更新區塊的-個項目。各項目保有以下資訊。LG 是目前更新巾㈣塊專用的邏輯群組位址。循序/混亂是 代表以循序或混亂更新資料填充更新區塊的狀態。⑽是 98706.doc -43 - 1288327 更新區塊的中繼區塊位址。頁面標記是在更新區塊之第一 實體位置記錄的起始邏輯區段。寫入的區段號碼代表目前 在更新區塊上寫入的區段號碼。mb〇是關聯之原始區塊的 中繼區塊位址。Page Tag〇是關聯之原始區塊的頁面標記。 關閉的更新區塊清單616是配置區塊清單（Abl)的子集。 其為ABL中具有關閉更新區塊之屬性的區塊項目組。關閉 的更新區塊清單具有一個已關閉之各資料更新區塊的項 目，但其項目在邏輯對主實體目錄中並未更新。各項目保 有以下育訊。LG是目前更新區塊專用的邏輯群組位址。 MB是更新區塊的中繼區塊位址。頁面標記是在更新區塊 之第一實體位置記錄的起始邏輯區段。MBg是關聯之原始 區塊的中繼區塊位址。 混亂區塊索引 循序更新區塊具有#邏輯上循相序儲存的資料，因此 很谷易尋找區塊中的任何邏輯區段。混乱更新區塊具有其 未按順序儲存的邏輯區段並可儲存_個邏輯區段的多個更 新世代。必須維持附加資訊，以記錄各有效邏輯區段被配 置在混亂1更新區塊中的位置。 在較佳具时施财，隸區塊㈣資料結構允許追縱 及快速存取混亂區塊中的所有有效區段。混亂區塊索引獨 =理小型區域的邏輯位址空間，並可有效處理系統資料 及使用者資料的熱區。索 情體中_ m n構h上允許在快閃記 二體中維持具有不常更 典心鄕 又“衣的索引貝矾，以免效能明顯 又到衫響。另一方面，合 曰將此亂&塊中攻近寫入區段的清 98706.doc -44- 1288327 單保留在控制器RAM的混亂區段清單中。還有，會將快閃 記憶體之索引資訊的快取記憶體保留在控制器RAM中，以 減少位址轉譯之快閃區段存取的數量。各混亂區塊的索引 係儲存於快閃記憶體的混亂區塊索引（CBI)區段中。 圖16A顯示混亂區塊索引（CBi)區段的資料欄位。混亂區 塊索引區段（CBI區段）含有邏輯群組中各區段映射至混亂 更新(I塊的索引，可定義邏輯群組各區段在混亂更新區塊 或其關聯之原始區塊内的位置。CBI區段包括：記錄混亂 區塊内有效區段的混亂區塊索引欄位、記錄混亂區塊位址 參數的混亂區塊資訊欄位、及記錄儲存CBI區段之中繼區 塊（CBI區塊）内有效CBI區段的區段索引欄位。 圖16B顯示記錄於專用中繼區塊中之混亂區塊索引（CBI) 區段的範例。專用的中繼區塊可稱為CBI區塊620。在更新 CBI區段時，會將其寫入CBI區塊620中下一個可用的實體 區段位置。因此，CBI區段的多個複本可存在CBI區塊 中’其中只有最後寫入的複本為有效。例如，已經利用有 效版本的最新版本將邏輯群組LGi的CBI區段更新三次。 區塊中最後寫入之CBI區段的一組索引可識別CBI區塊中 各有效區段的位置。在此範例中，區塊中最後寫入的CBI 區段是LGm的CBI區段，及其索引組是取代所有先前索引 組的有效索引組。當CBI區塊最後變成以CBI區段予以完 全填充時，會將所有有效區段再寫入新的區塊位置，以在 控制寫入操作期間壓縮區塊。然後抹除整個區塊。 CBI區段内的混亂區塊索引攔位含有邏輯群組内各邏輯 98706.doc -45- 1288327 區4又的索引項目或映射至混|L更新區塊的子群組。各索引 項目代表對應邏輯區段之有效資料所在之混亂更新區塊内 的位移。保留的索引值代表混亂更新區塊中沒有邏輯區段 的有效資料，及代表關聯之原始區塊中的對應區段為有 效。一些混亂區塊索引欄位項目的快取記憶體會被保留在 控制器RAM中。 CBI區段内的混亂區塊資訊欄位含有關於存在於系統中 各混亂更新區塊的一個項目，以記錄區塊的位址參數資 訊。此欄位中的資訊只在CBI區塊的最後寫入區段中有 效。此資訊也會出現在RAM的資料結構中。 各混亂更新區塊的項目包括三個位址參數。第一個參數 是和混亂更新區塊關聯之邏輯群組（或邏輯群組數）的邏輯 位址。第二個參數是混亂更新區塊的中繼區塊位址。第三 個參數是寫入混亂更新區塊中最後區段的實體位址位移。 位移資訊設定初始化期間混亂更新區塊的掃描起點，以在 RAM中重建資料結構。 區段索引欄位含有關於CBI區塊中各有效CBI區段的項 目。其可定義CBI區塊内有關各許可之混亂更新區塊之最 近寫入的CBI區段所在的位移。索引中位移的保留值代表 許可的混亂更新區塊並不存在。 圖16C為顯示存取正在進行混亂更新之給定邏輯群組之 邏輯區段之資料的流程圖。在更新程序期間，會將更新資 料$己錄在混亂更新區塊中，而未變更的資料則留在和邏輯 群組關聯的原始中繼區塊中。在混亂更新下存取邏輯群組 98706.doc -46- 1288327 之邏輯區段的程序如下： v驟650 ·開始哥找給定邏輯群組的給定邏輯區段。 乂驟652 ·在CBI區塊中尋找最後寫入的CBI區段。 v驟654 ·藉由查詢最後寫入之CBI區段的混亂區塊資訊 搁位’哥找和給定邏輯群組關聯的混亂更新區塊或原始區 塊。此步驟可在步驟662前的任何時間執行。 步驟65 8 ·如果最後寫入的CBI區段係指向給定的邏輯群 組’則可尋找CBI區段。繼續進行至步驟662。否則，繼續 進行至步驟660。 步驟660 :藉由查詢最後寫入之CBI區段的區段索引欄 位’尋找給定邏輯群組的CBI區段。 步驟662 :藉由查詢所尋找到之CBI區段的混亂區塊索引 欄位’尋找混亂區塊或原始區塊中的給定邏輯區段。 圖16D顯示根據其中已將邏輯群組分割成子群組的替代 性具體實施例，存取正在進行混亂更新之給定邏輯群組之 邏輯區段之資料的流程圖。CBI區段的有限容量只能記錄 預定最大數量的邏輯區段。當邏輯群組具有多於單一 CBI 區段所能處理的邏輯區段時，會將邏輯群組分割成多個具 有指派給各子群組之CBI區段的子群組。在一個範例中， 各CBI區段具有足夠追蹤由256區段所組成及多達8個混亂 更新區塊之邏輯群組的容量。如果邏輯群組具有超過256 區段的尺寸，則存在用於邏輯群組内各256區段子群組之 分開的CBI區段。CBI區段可存在用於邏輯群組内多達8個 子群組，以支援尺寸多達2048區段的邏輯群組。 98706.doc -47- 1288327 在較佳具體實施例中，會採用間接索引方案以促進& 的管理。區段索引的各項目具有直接及間接欄位。 、 直接區段索引可定義CBI區塊内有關特定混_丨语^ 同^尺新區塊 之所有可能CBI區段所在的位移。此攔位中的資訊口在有 關該特定混亂更新區塊之最後寫入的CBI區段中 ’效。索 引中位移的保留值代表CBI區段並不存在，因為對靡之有 關混亂更新區塊的邏輯子群組或是不存在，或是由於已配 置更新區塊而未更新。 間接區段索引可定義有關各許可的混亂更新區塊之最近 寫入之CBI區段所在之CBI區塊内的位移。索引中位移的 保留值代表許可的混亂更新區塊並不存在。 圖16D顯示在混亂更新下存取邏輯群組之邏輯區段的程 序，其步驟如下： 步驟670 ·將各邏輯群組分割成多個子群組及指派cBI區 段給各子群組。 步驟680 :開始尋找給定邏輯群組之給定子群組的給定 邏輯區段。 步驟682 :在CBI區塊中尋找最後寫入的CBI區段。 步驟684 :藉由查詢最後寫入之CBI區段的混亂區塊資訊 搁位’尋找和給定子群組關聯的混亂更新區塊或原始區 塊。此步驟可在步驟696前的任何時間執行。 步驟686 ·•如果最後寫入的cB][區段係指向給定的邏輯群 組’則繼續進行至步驟691。否則，繼續進行至步驟690。 步驟690 ··藉由查詢最後寫入之CBI區段的間接區段索引 98706.doc •48- 1288327 攔位，尋找給定邏輯群組之多個CBI區段中最後寫入的 CBI區段。 步驟691:已經尋找到和給定邏輯群組之子群組其中之 一關聯的至少一 CBI區段。繼續。 步驟692 :如果所尋找到的CBI區段指向給定子群組，則 可尋找給定子群組的CBI區段。繼續進行至步驟696。否 則，繼續進行至步驟694。 步驟694 :藉由查詢目前尋找之CBI區段的直接區段索引 攔位，尋找給定子群組的CBI區段。 步驟696 :藉由查詢給定子群組之CBI區段的混亂區塊索 引攔位’尋找混亂區塊或原始區塊中的給定邏輯區段。 圖16E顯示在其中將各邏輯群組分割成多個子群組的具 體實施例中，混亂區塊索引（CBI)區段及其功能的範例。 邏輯群組700原來將其完整的資料儲存在原始中繼區塊702 中。接著，邏輯群組配合配置專用的混亂更新區塊7〇4進 行更新。在本範例中，將邏輯群組7〇〇分割成子群組，這 些子群組八、：6、（：、0各具有256個區段。 為了尋找子群組B中的第i個區段，會先尋找CBI區塊“ο 中取後寫入的CBI區段。最後寫入之CBI區段的混亂區塊 資訊攔位可提供尋找給定邏輯群組之混亂更新區塊704的 位址同日守，其逛可提供寫入混亂區塊中之最後區段的位 置。此 > 矾在掃描及重建索引時很有用。 如果取後寫入之CBI區段結果是給定邏輯群組的四個 品&之，則會進一步決定其是否正是含有第丨個邏輯 98706.doc -49- 1288327 區段之給疋子群組B的CBI區段。如果是，則CBI區段的混 I區塊索引會指向儲存第i個邏輯區段之資料的中繼區塊 位置。區段位置會在混亂更新區塊704中或在原始區塊702 中 〇 如果农後寫入之CBI區段結果是給定邏輯群組之四個 CBI區段之一但卻非屬於子群組B，則會查詢其直接區段 索引’以哥找子群組B的CBI區段。在尋找此確切的CBI區 段後’會查為混亂區塊索引，以在混亂更新區塊7〇4及原 始區塊702中尋找第丨個邏輯區段。 如果最後寫入之CBI區段結果不是給定邏輯群組之四個 CBI區段的任一個，則會查詢間接區段索引以尋找四個區 段中的一個。在圖16E所示的範例中，會尋找子群組c的 CBI區段。然後，子群組c的此CBI區段查詢其直接區段索 引，以尋找子群組B之確切的CBI區段。此範例顯示在查 詢混亂區塊索引時，將發現第i個邏輯區段為未變更及會 在原始區塊中尋找到其有效資料。 在給定邏輯群組的子群組C中尋找第j個邏輯區段時也會 做出同樣的考慮。此範例顯示最後寫入之CBI區段結果不 疋給定邏輯群組之四個CBI區段的任何一個。其間接區段 索引指向給定群組之四個CBI區段之一。所指向之四個中 的最後寫入結果也正是子群組C的CBI區段。在查詢其混 亂區塊索引時’將發現第j個邏輯區段被尋找在混亂更新 區塊704中的指定位置。 控制器RAM中存在系統中之各混亂更新區塊的混亂區段 98706.doe -50- 1288327 /月單每伤巧單均含有一份自快閃記憶體中最後被更新的 相關CB~區U始至目前區段為止被寫人該混亂更新區塊 之中的區段的記錄。特^混亂更新區塊之邏輯區段位址 (可保留在混亂區段清單中）的數量是8至丨6之代表值的設計 參數。β單的最佳尺寸可決^為其對混亂資料寫人操作之 過度耗用的作用及初始化期間之區段掃描時間之間的權 衡。 在系統初始化期間，為了識別自其關聯之CBI區段之一 的先A更新後所寫入的有效區段，必須掃描各混亂更新區 塊。在控制器RAM中，會構成各混亂更新區塊的混亂區段 清單。只需要在最後寫入的CBI區段中，從各區塊之混亂 區塊資訊欄位中定義的最後區段位址開始掃描各區塊即 可0 在配置混亂更新區塊時，會寫入CBI區段以對應於所有 的更新邏輯子群組。混亂更新區塊的邏輯及實體位址會被 寫入區段中可用的混亂區塊資訊攔位，其中空值項目在混 亂區塊索引欄位中。會在控制器RAM中開啟混亂區段清 單。 在關閉混亂更新區塊時，會以從區段中混亂區塊資訊攔 位移除的區塊邏輯及實體位址寫入CBI區段。RAM中對應 的混亂區段清單變成未使用。 可修改控制器RAM對應的混亂區段清單，以包括寫入混 亂更新區塊之區段的記錄。當控制器RAM中的混亂區段清 單沒有寫入混亂更新區塊之其他區段記錄的任何可用空間 98706.doc -51 - 1288327 時，會為有關清單中區段的邏輯子群組寫入已更新的CBI 區段，然後清除清單。 當CBI區塊620變滿時，會將有效的CBI區段複製到已配 置的已抹除區塊中’然後抹除先前的CBI區塊。 位址表 圖2所示的邏輯對實體位址轉譯模組140負責關聯快閃記 憶體中主機的邏輯位址和對應的實體位址。邏輯群組及實 體群組（中繼區塊）間的映射係儲存於非揮發性快閃記憶體 200及揮發性卻較為敏捷之RAM 13 0(見圖1)中分布的一組 表格及清單中。位址表係維持在含有記憶體系統中每個邏 輯群組之中繼區塊位址的快閃記憶體中。此外，最近寫入 區段的邏輯對實體位址記錄會暫時保留在RAM中。在系統 啟動後進行初始化時，可從快閃記憶體中的區塊清單及資 料區段標頭中重新構成這些揮發性記錄。因此，快閃記憶 體中的位址表只需要偶而更新，以降低控制資料之過度耗 用寫入操作的百分比。 邏輯群組之位址記錄的階層包括：在ram中之開啟的更 新區塊清單、關閉的更新區塊清單及維持在快閃記憶體中 的群組位址表（GAT)。 開啟的更新區塊清單是控制器RAM中目前開啟用於寫入 已更新之主機區段資料之資料更新區塊的清單。區塊的項 目在區塊關閉時會被移至關閉的更新區塊清單。關閉的更 新區塊清單是控制器RAM中已經關閉之資料更新區塊的清 單。清單中項目的子集在控制寫人操作期間會被移至群組 98706.doc -52- 1288327 位址表中的區段。 群組位址表（GAT)是記憶體系統中主機資料所有邏輯群 組之中繼區塊位址的清單。GAT含有根據邏輯位址循序排 序之各邏輯群組的一個項目。GAT中的第η個項目含有具 位址η之邏輯群組的中繼區塊位址。在較佳具體實施例 中，G AT是快閃記憶體中的表格，其中包含一組具定義記 憶體系統中每個邏輯群組之中繼區塊位址之項目的區段 (稱為GAT區段）。在快閃記憶體中，會將GAT區段尋找在 一或多個專用的控制區塊（稱為GAT區塊）中。 圖17A顯示群組位址表（GAT)區段的資料攔位。GAT區段 可如具有足夠含有一組128個連續邏輯群組之GAT項目的 容量。各G AT區段包括兩個成分，即：一組用於範圍内各 邏輯群組之中繼區塊位址的GAT項目，及GAT區段索引。 第一成分含有用於尋找和邏輯位址關聯之中繼區塊的資 訊。第二成分含有用於尋找GAT區塊内所有有效G AT區段 的資訊。各GAT項目有三個攔位，即：中繼區塊號碼、如 先前結合圖3 A(iii)所述的頁面標記、及代表中繼區塊是否 已經重新連結的旗標。GAT區段索引列出G AT區塊中有效 G AT區段的部分。此索引會在每個GAT區段中但會被G AT 區塊中下一個寫入之GAT區段的版本所取代。因此只有最 後寫入之G AT區段中的版本為有效。 圖17B顯示記錄在一或多個GAT區塊中之群組位址表 (GAT)區段的範例。GAT區塊是記錄GAT區段專用的中繼 區塊。在更新GAT區段時，會將其寫入GAT區塊720中下一 98706.doc -53- 1288327 個可用的貫體區段位置。因此，GAT區段的多個複本可存 在G AT區塊中，其中只有最後寫入的複本為有效。例如， GAT區段255(含有邏輯群組LG3%8 - LG4098的指標）至少已 經使用有效版本的最新版本更新兩次。區塊中最後寫入之 GAT區段的一組索引可識別GAT區塊中各有效區段的位 置。在此範例中，區塊中最後寫入的GAT區段是GAT區段 236 ’及其索引組是取代所有先前索引組的有效索引組。 當G AT區塊最後變成以GAT區段完全填充時，會將所有有 效區段再寫入新的區塊位置，以在控制寫入操作期間壓縮 區塊。然後抹除整個區塊。 如上述，G AT區塊在邏輯位址空間的區域中含有邏輯上 連續組之群組的項目。GAT區塊内的GAT區段各含有128個 連續邏輯群組的邏輯對實體映射資訊。在GAT區塊所跨越 的位址範圍内，儲存所有邏輯群組項目所需的GAT區段數 僅佔用區塊内總區段位置的一小部分。因此，在區塊中下 一個可用區段位置將GAT區段寫入，即可將其更新。gat 置的索引係維持在最近寫 GAT區塊中有效gat區段 區塊中所有有效GAT區段及其位 入之GAT區段中的索引攔位中。 所佔用之總區段的一小部分係為系統設計參數，其通常為 25%。然而，每個GAT區塊中最多有64個有效〇ατ區段。 可能必須在一個以上的G AT區塊 各G AT區塊係和固定範圍的邏輯 在大邏輯容量的系統中， 中儲存G AT區段。此時， 群組關聯。 可將GAT更新執行作為控制寫人操作的部分，此操作會 98706.doc -54- 1288327 在ABL用盡配置的區塊時受到觸發（見圖丨8)。其執行和 ABL填充及CBL清空操作同時進行。在GAT更新操作期 間，一個GAT區段具有以關閉之更新區塊清單中對應項目 所更新的項目。GAT項目被更新時，會從關閉的更新區塊 清單（CUBL)移除任何對應的項目。例如，會根據關閉的 更新區塊清單中的第一項目選擇要更新的gat區段。可將 更新區段寫入G AT區塊中的下一個可用區段位置。 當沒有任何區段位置可供一已更新的gat區段使用時， 於控制寫入操作期間便會發生GAT再寫入操作。將會配置 新的GAT區塊及從完整的GAT區塊按循序順序複製GAT索 引所定義的有效G AT區段。然後抹除整個GAT區塊。 GAT快取記憶體是控制器ram 13 0中，GAT區段之12 8個 項目之子分割之項目的複本。GAT快取記憶體項目的數量 疋一項系統設計參數，代表值為3 2。每次從GAT區段讀取 一個項目時，即可建立相關區段子分割的GAT快取記憶 體。將會維持多個gat快取記憶體。其數量是代表值為4 的設計參數。GAT快取記憶體會根據最久未使用以不同區 段子分割的項目來覆寫。 抹除的中繼區塊管理 圖2所示的抹除區塊管理器1 go可使用一組維持目錄及系 統控制資訊的清單來管理抹除區塊。這些清單係分布於控 制Is RAM 130及快閃記憶體2〇〇中。當必須配置已抹除的 中繼區塊以儲存使用者資料或儲存系統控制資料結構時， 會選擇保留在控制器RAM中的配置區塊清單（ABL)中的下 98706.doc -55- !288327 一個可用中繼區塊號碼（見圖1 5)。同樣地，在撤出中繼區 塊後而將其抹除時，會將其號碼新增至同樣保留在控制器 RAM中的清除區塊清單（CBL)。相對較靜態的目錄及系統 控制資料係儲存於快閃記憶體中。這些包括列出快閃記憶 體中所有中繼區塊之抹除狀態的已抹除區塊清單及位元對 映（MAP)。已抹除的區塊清單及map係儲存於個別區段 中’且會記錄在稱為「map區塊」的專用中繼區塊中。這 些分布於控制器RAM及快閃記憶體中的清單可提供已抹除 區塊記錄的層級以有效管理已抹除中繼區塊的使用。 圖18為顯示使用及再循環已抹除區塊之控制及目錄資訊 之分布及流程的示意方塊圖。控制及目錄資料係維持在被 保留在常駐於快閃記憶體2〇〇之控制器RAM 130或在MAP 區塊7 5 0中的清單。 在較佳具體實施例中，控制器RAM 130會保留配置區塊 清單（ABL)610及清除區塊清單（CBL)740。如先前結合圖15 所述，配置區塊清單（ABL)可記錄最近已配置哪個中繼區 塊以儲存使用者資料或儲存系統控制資料結構。在必須配 置新的已抹除中繼區塊時，會在配置區塊清單（ABL)中選 擇下一個可用的中繼區塊號碼。同樣地，會使用清除區塊 清單（CBL)記錄已經解除配置及抹除的更新中繼區塊。在 控制器RAM 130(見圖1)中會保留ABL及CBL以在追蹤相對 作用中更新區塊時進行快速存取及簡易操控。 配置區塊清單（ABL)可記錄即將成為更新區塊之已抹除 中繼區塊的集區及已抹除中繼區塊的配置。因此，各個這 98706.doc -56- 1288327 些中繼區塊可由指定其是否為ABL懸置配置中的已抹除區 塊、開啟的更新區塊、或關閉的更新區塊之屬性來說明。 圖18顯示ABL含有：已抹除ABL清單612、開啟的更新區 塊清單614、及關閉的更新區塊清單616。此外，和開啟的 更新區塊清單614關聯的是關聯的原始區塊清單615。同樣 地，和關閉的更新區塊清單關聯的是關聯的已抹除原始區 塊清單617。如先前圖15所示，這些關聯的清單分別是開 啟的更新區塊清單614及關閉的更新區塊清單616的子集。 已抹除的ABL區塊清單612、開啟的更新區塊清單614、及 關閉的更新區塊清單616均為配置區塊清單（ABL)610的子 集，各清單中的項目分別具有對應的屬性。 MAP區塊750是儲存快閃記憶體200中之抹除管理記錄專 用的中繼區塊。MAP區塊儲存MAP區塊區段的時間序列， 其中各MAP區段不是抹除區塊管理（EBM)區段760，就是 MAP區段780。當已抹除區塊在配置用盡且在撤出中繼區 塊時再循環時，關聯的控制及目錄資料較佳含在可在MAP 區塊更新的邏輯區段中，其中會將更新資料的各例項記錄 在新的區塊區段中。EBM區段760及MAP區段780的多個複 本可存在MAP區塊750中，其中只有最新版本為有效。有 效MAP區段之位置的索引係含在EMB區塊的欄位中。有效 的EMB區段總是在控制寫入操作期間最後被寫入MAP區塊 中。當MAP區塊750已滿時，會在控制寫入操作期間將所 有有效區段再寫入新的區塊位置而將其壓縮。然後抹除整 個區塊。 98706.doc -57- 1288327 各EBM區段760含有已抹除的區塊清單（EBL)77〇，此清 單是已抹除區塊總體之子集位址的清單。已抹除的區塊清 單（EBL)770可當作含有已抹除之中繼區塊號碼的緩衝器， 從此缓衝器中會定期取用中繼區塊號碼以重新填充ABL， 並疋期將中繼區塊號碼新增至此緩衝器中以重新清空 CBL。EBL 770可當作用於以下項目的緩衝器··可用的區 塊緩衝裔（ABB)772、已抹除的區塊緩衝器（ΕΒβ)774及已 清除的區塊緩衝器（CBB)776。 可用的區塊緩衝器（ABB)772含有緊接先前ABL填充操作 之後之ABL 610之項目的複本。其實際上是正在ABL填充 操作之後之ABL的備份複本。 已抹除的區塊緩衝器（EBB)774含有先前從MAp區段78〇 或CBB π單776傳送之已抹除的區塊位址（說明如下），且該 等位址可用在ABL填充操作期間傳送至abl 610。 已清除的區塊緩衝器（CBB)776含有在CBL清空操作期間 已從CBL 740傳送及其後會被傳送至map區段78〇及ebb清 單774之已抹除區塊的位址。 各個MAP區段780含有稱為「MAp」的位元對映結構。 MAP會使用快閃記憶體中各中繼區塊的一位元，以用來表 不各區塊的抹除狀態。對應於EBM區段中ABL、CBL或已 抹除的區塊清單所列之區塊位址的位元在MAp中不會被設 為抹除狀態。 區塊配置演算法永遠不會使用在MAp、已抹除的區塊清 單、ABL或CBL内，任何未含有有效資料結構及未被指定 98706.doc -58- 1288327 為已抹除區塊的區塊，因此無法存取此類區塊用於儲存主 機或控制資料結構。這可提供從可存取的快閃記憶體位址 空間排除具有缺陷位置之區塊的簡單機制。 圖18所示之階層可有效地管理已抹除區塊記錄，並且對 被儲存於該控制器之RAM中的該等區塊位址清單提供完整 的安全性。可以不頻繁的方式在該些區塊位址清單及一個 以上的MAP區段780之間交換已抹除的區塊項目。可於電 源關閉之後的系統初始化期間，透過被儲存於快閃記憶體 中複數個區段中該等已抹除區塊清單及位址變換表中的資 成’以及有限地掃描快閃記憶體中少量被參照的資料區 塊，來重建該些清單。 用於更新已抹除中繼區塊記錄之階層所採用的該等演算 法可以下面的順序來配置使用已抹除區塊：將來自該MAp 區塊750的區塊叢於位址順序中交錯來自該cBl 740的區塊 位址叢，其反映的係區塊被該主機更新的順序。對大部份 的中繼區塊大小與系統記憶體容量而言，單一 map區段可 針對该糸統中的所有中繼區塊提供一位元對映。於此情況 中，已抹除的區塊必定會以和被記錄於此map區段中相同 的位址順序來配置使用。 抹除區塊管理操作 如上述，ABL 610是具有以下位址項目的清單：可經配 置使用的已抹除中繼區塊，及最近已配置為資料更新區塊 之中繼區塊。ABL中區塊位址的實際數量介於為系統設計 變數之最大及最小限制之間。在製造期間，袼式化之ABl 98706.doc -59- 1288327 項目的數量是記憶卡類型及容量的函數。此外，由於可用 之已抹除區塊的數量會因壽命期間的區塊故障而縮減，也 會縮減ABL中項目的數量接近系統壽命終點。例如，在填 充操作後，ABL中的項目可指定可用於以下用途的區塊。 每個區塊具有一個項目之部分寫入資料更新區塊的項目不 超過系統對同時開啟之最大更新區塊的限制。用於配置為 貧料更新區塊之抹除區塊的一至二十個項目之間。配置為 控制區塊之已抹除區塊的四個項目。 ABL填充操作 由於ABL 61〇會因為配置而變成耗盡，因此需要進行重 新填充。填充ABL的操作發生於控制寫入操作期間。此係 觸發於以下情況時：必須配置區塊，但ABL含有不足用於 配置為資料更新區塊或一些其他控制資料更新區塊的已抹 除區塊項目。在控制寫入期間，ABL填充操作係和gat更 新操作同時進行。 在ABL填充操作期間會發生以下動作。 1·保留具有目前資料更新區塊之屬性的ABL項目。 2·保留已關閉資料更新區塊之屬性的ABL項目，除非該 區塊的某個項目正於該同時進行的GAT更新作業中被寫 入，於此情況中則會從該AB]L中移除該項目。 . 3。 保留用於未配置之抹除區塊的abl項目。 4. 壓縮ABL以移除因移除項目所產生的間隙，以維持項 目的順序。 、' 以完全 5·藉由附加來自該EBB清單中下次可用的項目 98706.doc -60- 1288327 填充該ABL。 6·利用該ABL中該等目前的項目來覆寫該abb清單。 CBL清空操作 CBL是控制器RAM中已抹除區塊位址的清單，對已抹除 區塊項目數量的限制和ABL相同。清空CBL的操作發生於 控制寫入操作期間。因此，其和ABL填充/GAT更新操作或 CBI區塊寫入操作同時進行。在CBL清空操作中，會從 CBL 740移除項目並將其寫入cbb清單776。 MAP交換操作 當EBB清單774已為清空時，在MAP區段78〇之抹除區塊 資訊及EBM區段760間的MAP交換操作可定期發生於控制 寫入操作期間。如果系統中的所有已抹除中繼區塊均記錄 在EBM區段760中，將無任何MAP區段78〇存在及不會執行 任何MAP交換。在MAP交換操作期間，用於將已抹除區塊 饋送給EBB 774的MAP區段被視為來源MAp區段782。相反 地’用於從CBB 776接收已抹除區塊的map區段被視為目 的地MAP區段784。如果只有一個MAP區段，則可當作來 源及目的地MAP區段，其定義如下。 在MAP交換期間會執行以下動作。 1. 以遞增指標的方式為基礎，選擇一來源map區段。 2. 以不在該來源MAP區段中之第一 CBB項目中的區塊位 址為基礎來選擇一目的MAP區段。 3 ·如该CBB中相關項目所定義的方式來更新該目的map 區段，並且從該CBB中移除該等項目。 98706.doc -61 - 1288327 4.將該已更新的目的MAP區段寫入至該MAP區塊之中， 除非沒有分離的來源MAP區段存在。 5·如該CBB中相關項目所定義的方式來更新該來源MAp 區段，並且從該CBB中移除該等項目。 6·將該CBB中剩餘的項目附加至該ebb之中。 7.利用該來源MAP區段所定義之已抹除區段位址盡可能 地填充該EBB。 8·將該已更新的來源MAP區段寫入至該MAP區塊中。 9·將一已更新的EBM區段寫入至該MAP區塊中。 清單管理 圖1 8顯示各種清單間控制及目錄資訊的分布與流程。為 了方便，在清單元件間移動項目或變更項目屬性的操作， 在圖18中識別為[A]至[0]，說明如下。 [A] 在將抹除區塊配置為主機資料的更新區塊時， 會將其在ABL中的項目屬性從已抹除的ABL區塊變更為開 啟的更新區塊。 [B] 在將已抹除的區塊配置為控制區塊時，會移除其 在ABL中的項目。 [C] 在建立一具有開啟更新區塊屬性的ABL項目時，會 將關聯的原始區塊欄位新增至項目，以記錄被更新之邏輯 群組的原始中繼區塊位址。從GAT可獲得此資訊。 [D] 關閉更新區塊時，其在ABL中的項目屬性會從開啟 的更新區塊變更為關閉的更新區塊。 [E] 關閉更新區塊時，會抹除其關聯的原始區塊，及 98706.doc -62- 1288327 會將其在ABL中項目之關聯原始區塊欄位的屬性變更為已 抹除的原始區塊。 [F] 在ABL填充操作期間，任何其位址在相同控制寫入 操作期間於GAT中更新的已關閉更新區塊會從ABL中移除 其項目。 [G] 在ABL填充操作期間，在從ABL移除已關閉更新區 塊的項目時，會將其關聯之已抹除原始區塊的項目移至 CBL。 [H] 在抹除控制區塊時，會將其所用項目新增至CBL。 [I] 在ABL填充操作期間，會從EBB清單將已抹除區塊 項目移至ABL，且被賦以已抹除之ABL區塊的屬性。 [J] 在ABL填充操作期間修改所有相關的ABL項目後， ABL中的區塊位址將取代ABB清單的區塊位址。 [K] 和控制寫入期間的ABL填充操作同時進行，將CBL 中已抹除區塊的項目移至CBB清單。 [L] 在MAP交換操作期間，從CBB清單將所有相關項 目移至MAP目的地區段。 [M] 在MAP交換操作期間，從CBB清單將所有相關項 目移至MAP來源區段。 [N] 在MAP交換操作期間的[L]與[M]之後，從CBB清單 將所有其餘項目移至EBB清單。 [O] 在MAP交換操作期間的[N]之後，如果可能，從 MAP來源區段移動除了在[M]中移動之項目以外的項目， 以填充EBB清單。 98706.doc -63- 1288327 邏輯對實體位址轉譯 為了在快閃記憶體中尋找邏輯區段的實體位置，圖2所 示的邏輯對實體位址轉譯模組14〇可執行邏輯對實體位址 轉#。除了最近已更新的邏輯群組外，可以使用常駐在控 制器RAM 130中快閃記憶體200或GAT快取記憶體的群組 位址表（G AT)執行大多數的轉譯。最近已更新之邏輯群組 的位址轉譯會需要查詢主要常駐在控制器RAM 13〇中之更 新區塊的位址清單。因此，邏輯區段位址之邏輯對實體位 址轉譯的程序端視和區段所在之邏輯群組關聯之區塊的類 型而定。區塊的類型如下：完整區塊、循序資料更新區 塊、混亂資料更新區塊、關閉的資料更新區塊。 圖19為顯示邏輯對實體位址轉譯程序的流程圖。實質 上，先使用邏輯區段位址查詢各種更新目錄（例如，開啟 的更新區塊清單及關閉的更新區塊清單），即可尋找對應 的中繼區塊及實體區段。如果關聯的中繼區塊並不屬於更 新私序的部分，則由GAT提供目錄資訊。邏輯對實體位址 轉譯包括以下步驟： ^驟8〇〇 ··給定一邏輯區段位址。 查詢控中開啟之更新區塊清單川 給疋避輯位址（見圖15與18)。如果查詢失敗，繼續進行 步驟82G’ m繼續進行至步驟830。 步驟820:在關閉的更新區塊清單616中查詢給定的邏 =二如果查㈣敗，則給定的邏輯位址衫屬於任何 王的部分；、繼、續進行至步驟87〇，卩進行gat位址 98706.doc -64- 1288327 澤。否則繼續進行至步驟86〇，以進行關閉的更新區塊位 址轉譯。 步驟830 :如果含有給定邏輯位址的更新區塊為循序， 則繼續進行至步驟84〇，以進行循序更新區塊位址轉譯。 否則繼續進行至步驟850，以進行混亂更新區塊位址轉 痒° 步驟840 :使用循序更新區塊位址轉譯來取得中繼區塊 位址。繼續進行至步驟880。 步驟850 :使用混亂更新區塊位址轉譯來取得中繼區塊 位址。繼續進行至步驟88〇。 步驟860 :使用關閉的更新區塊位址轉譯來取得中繼區 塊位址。繼續進行至步驟8 § 〇。 步驟870 :使用群組位址表（GAT)轉譯來取得中繼區塊位 址。繼續進行至步驟88〇。 步驟880 :將中繼區塊位址轉換為實體位址。轉譯方法 端視中繼區塊是否已經重新連結而定。 步驟890 :已取得實體區段位址。 下文將更詳細說明該等各種位址轉譯處理： 循序更新區塊位址轉譯（步称84〇) 從開啟之更新區塊清單614 (圖15及18)的資訊即可直接 完成和循序更新區塊關聯之邏輯群組中目標邏輯區段位址 的位址轉譯，說明如下。 1.從清單的「頁面標記」及「寫人的區段號碼」搁位可 決定目標邏輯區段是否已經配置在更新區塊或其關聯的原 98706.doc -65- 1288327 始區塊中。 2. 從、音星φ _ ^ • ’ T 1頃取適合目標邏輯區段的中繼區塊位址。 3. k合適的「頁面標記」欄位可決定中繼區塊内的區段 位址。 混亂更新區塊位址轉譯（步驟85〇) 和混亂更新區塊關聯之邏輯群組中目標邏輯區段位址的 位址轉譯序列如下。 1 ·如果從RAM中的混亂區段清單決定區段是最近寫入的 區段’則直接從其在此清單中的位置即可完成位址轉譯。 2.在CBI區塊中最近寫入的區段在其混亂區塊資料攔位 内含有和目標邏輯區段位址相關之混亂更新區塊的實體位 址。其在間接區段索引襴位内也含有有關此混亂更新區塊 最後寫入之CBI區段之CBI區塊内的位移（見圖16A-16E)。 3 ·該些攔位中的資訊均被快取儲存於ram之中，而不需 要於後續的位址轉譯期間來讀取該區段。 4. 讀取步驟3由間接區段索引欄位所識別的CBI區段。 5·將最近被存取之混亂更新子群的直接區段索引欄位快 取儲存於RAM之中，而不需要實施步驟4處的讀取以重複 存取相同的混亂更新區塊。 6.在步驟4或步驟5讀取的直接區段索引欄位接著可識別 有關含有目標邏輯區段位址之邏輯子群組的CBI區段。 7·從步驟6中識別的CBI區段讀取目標邏輯區段位址的混 亂區塊索引項目。 8.該最近被讀取之混亂區塊索引欄位可被快取儲存於控 98706.doc -66- 1288327 制為、RAM之中’而不需要實施步驟4與步驟7處的讀取以重 複存取相同的邏輯子群。 9·混亂區塊索引項目可定義目標邏輯區段在混亂更新區 塊或關聯之原始區塊中的位置。如果目標邏輯區段的有效 複本係在原始區塊中，則可使用原始中繼區塊及頁面標記 資訊將其尋找。 關閉的更新區塊位址轉譯（步驟860) 從關閉之更新區塊清單的資訊即可直接完成和關閉之更 新區塊關聯之邏輯群組中目標邏輯區段位址的位址轉譯 (參見圖18)，說明如下。 1 ·從清單中可讀取指派給目標邏輯群組的中繼區塊位 址0 2·從清單中的「頁面標記」欄位可決定中繼區塊内的區 段位址。 GAT位址轉譯（步驟870) 如果邏輯群組不會受到開啟或關閉之區塊更新清單的參 考’則其在GAT中的項目為有效。由gat所參考之邏輯群 組中目標邏輯區段位址的位址轉譯序列如下。 1 ·評估RAM中可用GAT快取記憶體的範圍，以決定目標 邏輯群組的項目是否含在GAT快取記憶體中。 2。如果在步驟1發現目標邏輯群組，則gat快取記憶體 含有完整的群組位址資訊，包括中繼區塊位址及頁面標 記’因此允許轉譯目標邏輯區段位址。 3 ·如果目標位址不在GAT快取記憶體中，則必須讀取目 98706.doc -67- 1288327 標G AT區塊的G AT索引’以識別有關目標邏輯群組位址之 G AT區段的位置。 4·最後存取之GAT區塊的GAT索引會保留在控制器ram 中，且不用從快閃記憶體讀取區段即可存取。 5 ·將一份由每個G AT區塊之中繼區塊位址及被寫入每個 GAT區塊之中的區段數量所組成的清單保存在控制器ram 之中。假使步驟4處無法取得必要的GAT索引，則可立刻 從快閃記憶體之中讀取。 6·從步驟4或步驟6處所獲得的GAT索引所定義的GAT區 塊中的區段位置中讀取有關目標邏輯群組位址的GAT區 段。以含有目標項目之區段的子分割來更新GAT快取記憶 體。 7.從目標GAT項目内的中繼區塊位址及「頁面標記」欄 位取得目標區段位址。 中繼區塊對實體位址轉譯（步称880) 如果和中繼區塊位址關聯的旗標代表中繼區塊已經被重 新連結，則會從BLM區塊讀取相關的LT區段，以決定目標 區段位址的抹除區塊位址。否則，會從中繼區塊位址決直 接定抹除區塊位址。 控制資料管理 圖20顯示在記憶體管理的操作過程中，在控制資料結構 上執行的操作階層。資料更新管理操作可對f駐在ram中 的各種清單發生作用。控制寫人操作可對快閃記憶體中各 種控制資料區段及專用區塊發生作用，並還能和ram中的 98706.doc •68- 1288327 清單交換資料。 資料更新管理操作會於RAM中針對ABL、CBL、以及該 混亂區段清單來實施。當一已抹除區塊被配置為一更新區 塊或控制區塊時，或是關閉一更新區塊時，便會更新該 ABL。當抹除一控制區塊時，或是將一已關閉的更新區塊 的某個項目寫入該GAT之中時，便會更新該CBL。當一區 段被寫入一混亂更新區塊之中時，便會更新該更新混亂區 段清單。 控制寫入操作會使得來自RAM中之控制資料結構的資訊 被寫入快閃記憶體中的控制資料結構之中，必要時會隨之 更新快閃記憶體與RAM之中其它支援的控制資料結構。當 該ABL不含欲被配置為更新區塊的已抹除區塊的任何其它 項目時，或是再寫入該CBI區塊時，便會觸發控制寫入操 作。 在較佳具體實施例中，會在每個控制寫入操作期間執行 ABL填充操作、CBL清空操作、及EBM區段更新操作。當 含有EBM區段的MAP區塊已滿時，會將有效的EBM及MAP 區段複製至已配置的已抹除區塊，然後抹除先前的MAP區 塊。 在每個控制寫入操作期間，寫入一個G AT區段，也會隨 著修改關閉的更新區塊清單。當G AT區塊已滿時，將執行 GAT再寫入操作。 如上述，經過幾次的混亂區段寫入作業之後，便會寫入 一 CBI區段。當CBI區塊變滿時，會將有效的CBI區段複製 98706.doc -69- 1288327 到已配置的抹除區塊中，然後抹除先前的CBI區塊。 如上述，MAP交換操作係執行於EBM區段的EBB清單中 沒有其他已抹除的區塊項目時。 每次再寫入MAP區塊時，會在專用的MAPA區塊中寫入 用於記錄MAP區塊之目前位址的MAP位址（MAPA)區段。 當ΜAPA區塊已滿時，會將有效的MAPA區段複製至已配 置的已抹除區塊，然後抹除先前的MAPA區塊。 每次再寫入MAPA區塊時，會將啟動區段寫入目前的啟 動區塊中。當啟動區塊已滿時，會將目前版本之啟動區塊 的有效啟動區段複製至備份版本，然後該版本再變成目前 的版本。先前的目前版本會被抹除並變成備份版本，並會 將有效的啟動區段寫回其中。 分散在多個記憶體平面上之記憶體的對齊 如先前結合圖4及圖5A-5C所述，為了增加效能，會平行 操：多個記憶體平面。基本上，各平面有其自己的感測放 大器組作為讀取及程式電路的部分，以平行服務跨越平面 之記憶體單元的對應頁面。在結合多個平面時，可平行操 作多個頁面，使得效能更為提高。 很爆不發明的另 ,队—日〜从饭数调可抹 Π〇 ^ ®記憶體平面所構成（因而可平行地讀取複 個邏輯單元或是將複數個…… 订“取硬 個平面之中）的記憶 备 平面中第-區h Ε 田要更㈣存於特定記憶, 新的邏輯單元保持在 j應心以將已」 原始相同的平面中。這可藉由以- 98706.doc -70· 1288327 方式來完成：將已更靳 β 之第、璉輯單元記錄到仍在相同平面中 2:一£塊的下-個可用位置。較佳將邏輯單元儲存在: 面中和其中其他版本、铒早兀儲存在平 1 的位移位置，使得給定邏輯單开 的所有版本係由相间έ0 6A A <、铒早兀 田相同組的感測電路予以服務。 據此’在一項較佳具 本來填補介於上—個m财早儿的目前版 個式化記憶體單元與下一個可用平而 :背記憶體單元之間的任何中間間 後被程式化之邏輯單元後面的 =上缺違取 及邏輯上位於被儲在/兮 、、輯早兀的目耵版本以 元中之邏輯單元前面的用的平:排列記憶體單 中，便可完成該填補作業。耳早70的目别版本填入間隙 依此方式，可將邏輯單 ,^ 早凡的所有版本維持在具有和原始 相同位移的相同平面中， ^ 致使在廢棄項目收集操作中，不 必k不同平面擷取邏輯單曰 的取新版本，以免降低效能。 在一項較佳具體實施例中， 利用5亥寻取新的版本來更新 或填補該平面上的每個記愔鲈 - 己氐體早兀。因此，便可從每個平 面中平行地讀出一邏輊罝S ^ ，/、將會具有邏輯順序而盔需 進一步重新排列。 … 此方案藉由允許平面上會報 曰 重新排列邏軏群組之邏輯單元的 最新版本，且不必收集不同 一 卞个11己丨思體平面的最新版本，而縮 短果總混亂區塊的時間。
Atia„ 延很有好處，其中主機介面的效 月匕規格可定義由記憶體系絲& 士 、、’先70成區&寫入操作的最大等待 日彳間0 圖2 1顯示以多個記憶齅承 U體千面所構成的記憶體陣列。記憶 98706.doc 71 1288327 、:、’可以來自相同的s己憶體晶片或多個記憶體晶片。各 平具有其自己的讀取及程式電路912以平行服務記憶 體早，的頁面914。在不失一般性之下，在所示的範例 中，記憶體陣列具有四個平行操作的平面。 叙而5，邏輯單疋是主機系統存取的最小單元。通常 -個邏輯單元是尺寸512位元組的區段。頁面是平面中平 行讀取或程式化的最大單元。通常_個邏輯頁面含有一或 多個邏輯單元。因此，在結合多個平面時，可將平行讀取 或程式化的最大總數單元視為記憶體單元的中繼頁面，其 中中繼頁面係由多個平面中之各平面的頁面所構成。例 如，如MP。之中繼頁面具有四個頁面，即來自各平面p〇、 P1、P2、及P3的頁面，其中平行儲存邏輯頁面…n、 LPy LP3。因此，和僅在—個平面中的操作相比，記憶體 的讀取及寫入效能增加四倍。 記憶體陣列會進一步組織成複數個中繼區塊，如 ° ·.. MBj，其中各中繼區塊内的所有記憶體單元可 成為-個單元_起抹除。如MB〇的中繼區塊係以多個記憶 體位置所構成，以儲存資料的邏輯頁面914，如UVU>N. 广中繼區塊中的邏輯f面係根據其填充於中繼區塊的^ 序，按預定的序列分布於四個平面ρ〇、ρι、p2&p3*。例 如，在按邏輯上循序順序填充邏輯頁面時，會以第一平面 中弟一頁面、第二平面中第二頁面等等的循環順序造訪平 面。在到達最後的平面後’填充會以循環的方式返回，以 從下一個中繼頁面的第一平面重新開始。依此方式，即可 98706.doc -72- 1288327 在^有平面均為平行操作時平行存取連續的邏輯頁面。 、:般而言，如果有w個平面平行操作中及中繼區塊係按 上循序順序進行填充，則中繼區塊中第k個邏輯頁面 將常駐在平面x中，其中x = k mod w。例如，有四個平 面w - 4，在按邏輯循序順序填充區塊時，第5個邏輯頁 面LP5將常駐在由5胸4給定的平面中，即平w，如圖 21所示。 nt'體平面中的記憶體操作係由—組讀取/寫入電路 912來執行。進出各讀取/寫入電路的資料係透過在控制器 92=控制下的資料匯流排93()進行傳送。控制器中的 緩衝為922可經由貧料匯流排93〇協助緩衝資料的傳送。尤 第平面的操作需要存取第二平面的資料時，將需要 兩個步驟的程序。控制器會先讀出第二平面的資料，然後 經由資料匯流排及緩衝器傳送至第一平面。事實上，在大 夕數的》己隐體木構中’在兩個不同的位元線之間傳送資料 也需要透過資料匯流排92〇交換資料。 至少，這涉及在-平面中從一組讀取/寫入電路傳送出 去’然後進入另-平面中的另一組讀取/寫入電路。在其 中平面係來自不同晶片的例子中，將需要在晶片之間傳 送。本發明可提供記憶體區塊管理的結構及方案，以避免 -個平面從另一個+面存取資#，以便將效能最大化。 如圖21所示，一中繼頁面係由多個邏輯頁（各位於其中 一個平面之中）所構成。每個邏輯頁可能係由一個以上的 邏輯單元所組成。當資料欲以逐個邏輯單元的方式被記錄 98706.doc -73- 1288327 於:跨越該等平面的區塊中時，每個邏輯單元便將會落在 該等四個記憶體平面之一中。 在更新邏輯單元時會發生平面對齊的問題。在目前的範 例中，為了便於解說，將邏輯單元視為512位元組的邏輯 區段，-個邏輯頁面也是一個邏輯單元寬。由於快閃記憶 體不允許未先抹除整個區塊而再寫入區塊的一部分，因此 不會將邏輯頁面的更新寫入現有的位置之上，而是將其記 錄在區塊未使用的位置中。然後會將邏輯單元的先前版本 視為淘汰。在一些更新後，區塊可含有-些由於已經更新 ，此變成淘汰的邏輯單元。然後此區塊可以說是「不乾 爭」而廢棄項目收集操作會忽略不乾淨的邏輯單元而收 p各個㉙輯單％的最新版本並按邏輯上循序順序將其重新 π己錄在一或多個新的區塊中。然後抹除及再循環不乾淨的 區塊。 當该已更新邏輯單元被記錄於某-區塊中下個未被使用 2位置之中呀，其通常不會被記錄於和先前版本相同的記 1 —平面之中。§要進行廢棄項目收集操作時，如彙總或 H 一邏輯單元的最新版本便會被記錄於和原來相同的 平面之中’以維持原來的順序。然而’如果必須從另一個 平面擷取最新版本，效能將會降低。 因此，根據本發明的另一方面，給定平面之第一區塊的 原始邏輯早70。這可藉由以下方式來完成··將已更新的邏 輯單元記錄到仍在相同平面中之第二區塊的下一個可用位 置。在-項較佳具體實施例中，會以和原始區塊中原始邏 98706.doc -74- 1288327 輯單元的相同相對位置之邏輯單元的目前版本，填補 (即，藉由複製來填充）任何在上一個程式化記憶體單元和 下一個可用平面對齊記憶體單元之間的中間間隙。 圖22A顯示根據本發明的一般實施例，具有平面對齊之 更新之方法的流程圖。 步驟950 ·’於一被組織成複數個區塊的非揮發性記憶體 之中’每個區塊均被分割成可—起抹除的複數個記憶體單 元，每個記憶體單元係用於儲存一邏輯單元的資料。 步驟952 :以多個記憶體平面構成記憶體，各平面具有 一組用於平行服務記憶體頁面的感測電路，該記憶體頁面 含有一或多個記憶體單元。 ' ^驟Μ依照第-順序將邏輯單元的第—版本錯存於 第一版本邏轉 一第一區塊的複數個記憶體單元之中 單元均被儲存於該等記憶體平面之一中。 步驟956 ··依照不同於篦一… 、弟順序的弟二順序將邏輯單天 的後績版本儲存於一第 弟一&塊之中，每個後續版本均被 存於和該第一版本相同的記情 和置-“ 千面中下一個可用的記憶 工— H亥組相同的感測電路從該相同的 平面中來存取-邏輯單元的所有的版本。 圖22B顯示在圖22A所示之 較佳具體實施例。 ^圖中儲存更新之步驟的 步驟956’包括步驟957、步驟州及步驟959。 乂驟957 .將各區塊分割成中 各平面的一頁面所構成。此牛聰貝"中觝頁面係以 再攻此步料錢❹驟的任_項之 98706.doc -75- 1288327 前執行。 步驟95 8 ··根據和第一 的後續版本料至卜同的弟二料將邏輯單元 繼百而φ ^ 塊’各後續版本係儲存於具有中 、，、k頁面中和弟一版本相 徊叮m 中。 Ν位移的下一個可用記憶體單元 々/驟959:和儲存邏輯單元的後續版本同時進行，根攄 第順序複製邏輯早元的目前版本，以逐個中繼頁_ 式來填補在該下一個可用 、 用口己隐體早兀之刖的任何未使用 憶體早兀。 圖23A顯示不顧平面對齊按循序順序寫人至循序更新區 塊之邏輯單元的範例。該範例顯示出每個邏㈣的大小均 係-個邏輯區段，例如LS〇、LS1…。於該四平面的範例 中，每個區塊（例如MB〇)均可視為被分割成複數個中繼頁 ®MP〇、MPl、···，其中每個中繼頁面（例如MP〇)均含有四 個區段（例如LSO、LSI、LS2、以及LS3)，每個區段分別 來自平面P0、PI、P2、以及P3。所以，該區塊會以循環順 序逐個區段地被填入平面P0、P1、p2、以及p3中的邏輯單 元之中。 在主機寫入操作#1中，正在更新邏輯區段LS5_LS8中的 資料。會將更新成為LS5’-LS8,的資料記錄在始於第一可用 位置之新配置的更新區塊中。 在主機寫入操作#2中，正在更新邏輯區段LS9_LS12中資 料的程式段。會將更新成為LS9f-LS 12,的資料記錄在緊接 在最後寫入結束處之後之位置中的更新區塊中。圖中顯示 98706.doc -76- 1288327 兩次主機寫入的方式係以邏輯循序方式將該更新資料記錄 於該更新區塊之中’即LS5，-LS12，。更新區塊可視為循序 更新區塊，因其已按邏輯上循序的順序被填補。記錄在更 新區塊中的更新資料可淘汰原始區塊中對應的資料。 然而，更新邏輯區段係根據下一個可用位置但卻不顧平 面對齊而記錄在更新區塊中。例如，區段LS5原來是記錄 在平面P1中，但已更新的LS5,現在則記錄在⑼中。同樣 地’其他更新區段全部無法對齊。 圖23B顯示不顧平面對齊按非循序順序寫入混亂更新區 塊之邏輯單元的範例。 在主機寫入操作# 1中，會更新儲存於原始中繼區塊之給 定邏輯群組的邏輯區段LS10_LS11。已更新的邏輯區段 LSI 0 -LSI lf會被儲存到新配置的更新區塊中。此時，更新 區塊為循序的更新區塊。在主機寫入操作#2中，會將邏輯 區段LS5-LS6更新成為LS5，-LS6，及將其記錄在緊接上一個 寫入之後之位置的更新區塊中。這可將循序的更新區塊轉 換為混亂的更新區塊。在主機寫入操作#3，再次更新邏輯 區段LS 10’及將其記錄在更新區塊的下一個位置中成為 LS10"。此時，更新區塊中的1^1〇，，可取代先前記錄中的 LS10’，而LS10,又可取代原始區塊中的^⑺。在主機寫入 操作#4中，再次更新邏輯區段LS10的資料及將其記錄在更 新區塊的下一個位置中成為Lsl〇，，，。因此，lsi〇m，現在是 邏輯區段LS10的最後且唯一有效的版本。LS1(^々所有先 所版本現在均已淘汰。在主機寫入操作#5中，會更新邏輯 98706.doc -77- 1288327 區段LS30的貧料及將其記錄在更新區塊中成為LS3〇，。在 此範例中，可按任何順序及以任何重複將邏輯群組内的邏 輯單元寫入至混亂更新區塊。 同樣地，更新邏輯區段係根據下一個可用位置但卻不顧 平面對齊而記錄在更新區塊中。例如，區段LS丨〇原來是記 錄在平面P2(即，MP2、第三平面）中，但更新1^1〇，現在卻 記錄在P0(即，MP〇，，第一平面）中。同樣地，在主機寫入 #3中，會再次將邏輯區段LS1〇,更新成為lS1〇"並被放在結 果也在平面POCMPi’的第一平面）的下一個可用位置中。因 此，一般而言，從圖中可見，將更新區段記錄至區塊的下 一個可用位置會使更新區段被儲存在和其先前版本不同的 平面中。 具有以填補填充之中間間隙之平面對齊的循序更新區塊 圖24A顯示根據本發明的一項較佳具體實施例，具有平 面對齊及填補之圖23 A的循序更新範例。 在主機寫入操作#ι中，會將更新成aLS5，_LS8，的資料記 錄在始於第一可用平面對齊位置之新配置的更新區塊。在 此例中，LS5原來在P1中，Pi是中繼頁面的第二平面。因 此，會在更新區塊之第一可用中繼頁面Mp〇的對應平面中 私式化LS5’-LS7’。同時，會以原始區塊中繼頁面中在[Μ W之邏輯區段LS4的目前版本填補MP()，中未使用之第一平 面的間隙。然後將原始LS4處理成淘汰的資料。然後將剩 餘的LS8’記綠在下一個中繼頁面ΜΡι，的第一個平面中並已 平面對齊。 98706.doc -78- 1288327 在主機寫入操作#2中，會將更新成為LS9，丨S12，的資料 §己錄在下一個可用平面對齊位置的更新區塊中。因此，會 將LS9’記錄在下一個可用的平面對齊記憶體單元中，即 ΜΡΓ的第二平面。此時，不會造成任何間隙，也不需要任 何填補。更新區塊可視為循序更新區塊，因其已按邏輯上 循序的順序填入。此外，其將因各更新邏輯單元和其原始 的一樣都在相同平面中而已平面對齊。 具中間間隙之平面對齊的混亂更新區塊 圖24B顯不根據本發明的一項較佳具體實施例，具有平 面對齊及不具有任何填補之圖23B的混亂更新範例。 在主機寫入操作#1中，將已更新的邏輯區段LS1〇，-Lsii， 儲存在新配置的更新區塊中。並不會將其儲存在下一個可 用的記憶體單元中，而是將其儲存在下一個可用的平面對 齊記憶體單元中。由於LS10,及LSU，原來係分別儲存在平 面P2及P3(原始區塊之MI>2的第三及第四平面），下一個可 用的平面對齊記憶體單元將在更新區塊之Μιγ的第三及第 四平面中。此時，更新區塊為非循序，其中將按「未填 充」、「未填充」、LSI 0’及LSI Γ的順序填充中繼頁面Μρ〇的 頁面。 在主機寫入操作#2中，會將邏輯區段LS5_LS6更新成為 LS5’-LS6’及將其記錄在下一個可用之平面對齊的更新區塊 中。因此，會將原始區塊中在ΜΡι之第二（pi)及第三（p2) 平面或g憶體單元的LS5’及LS6’程式化至更新區塊中下一 個可用中.頁面ΜΡ!’之對應的平面中。這會在Μρι，中留下 98706.doc -79- 1288327 在w面之未使用的第一平面。 “ 成寫入操作#3，再次更新邏輯區段LSI0,及將其記 錄在更新區塊的下一個平面對齊位置中成為⑶〇，，。因 =會將其寫入下一個可用的第三平面，即在ML,中。這 、1的取後平面及MP2’的前兩個平面中留下位在前面 的間隙。這將會淘汰在MP〇,中的LSI 0，。 :欠在主機寫入操作#4中，會再次更新邏輯區段⑶〇”中的 貧料並將其記錄在更新區塊中中繼頁面MP2,的下一個可用 第三平田面中成為LS10’，，。因此，Lsl〇,，，現在是邏輯區段 、最後且唯一有效的版本。這會留下由Mb，之最後平 面及MP3之如兩個平面所組成的間隙。 在主機寫入操作#5中，會更新邏輯區段LS30的資料及將 /、己·亲在更新區塊中成為LS3〇,。由於原始的[㈣常駐於 中、’k頁面的p2或第三平面中，因此會將其寫入更新區塊中 下-個可用的第三平面。此時，其將是MP4,的第三平面。 將讀3,的最後平面與MP4，的前兩個平面而產生間隙。因 此，此耗例顯示可以平面對齊的方式，按照任何順序及任 意重複，將-邏輯群組内的複數個邏輯區段寫入至一混亂 更新區塊中。在後續的廢棄項目收集操作中，將便利地由 相同組的感測電路來服務給定邏輯區段的所有版本，尤其 是最新版本。 具有以填補填充之中間間隙之平面對齊的混亂更新區塊 圖24C顯示根據本發明的另一項較佳具體實施例，且有 平面對齊及填補之圖23B的混亂更新範例。 98706.doc -80- 1288327 此操作和圖24B所示的相同，但中間間隙會先以填補加 以填充。在主機寫入操作#1中，會先以常駐在原始區塊之 LS8及LS9的目前版本，來填補由中繼頁面MP〇,之第一及第 二未使用的平面所產生的間隙。這會使原始區塊中的LS8 及LS9淘汰。此時，更新區塊是循序的更新區塊，其中中 繼頁面MP〇’的填充順序為LS8、LS9、LS10,及LS11，。 在主機寫入操作#2中，將因MP!’中在前面之未使用的第 一平面而產生間隙，其將先以LS4進行填補。這將使原始 區塊中的LS4淘汰。和之前一樣，第二寫入可將循序更新 區塊轉換為混亂更新區塊。 在主機寫入操作#3中，將因MP!，中未使用的最後平面及 MP/的前兩個平面而產生間隙。會先以在上一個程式化之 LS6’之後的LS7來填補MPi，的最後平面，然後以在LS1〇之 别的邏輯單元（即LS8及LS9)來填補MP2,的前兩個平面。這 會淘汰MP〇’中的LS10,及原始區塊中的LS7-LS9。 在主機寫入操作#4中，將產生由mp2’的最後平面及mp3, 的前兩個平面所組成的間隙。ΜΙγ的最後平面可由中繼頁 面ΜΡ2中在敢後寫入之LS 10”之後之邏輯單元目前版本的 LS 11進行填補。ΜΡ3’的前兩個平面分別可藉由[Μ及[S9 進行填補，和中繼頁面MIV中在Lsl〇"，之前的邏輯單元一 樣。 在主機寫入操作#5中，也會跟著分別以Lsn，、“以及 LS29來填補從MIV之最後平面至Μιγ前兩個平面之間的間 隙。因此，此範例顯示可以平面對齊的方式，按照任何順 98706.doc -81 - 1288327 序及任思重複’將一邏輯群纟且肉沾访去 f、、且内的*數個ϋ輯區段寫入至 一混亂更新區塊中。 在較佳具體貫施例中，一個令繼 的維w i 頁面含有來自個別平面 循哀頁面。由於中繼頁面可以平行進行讀取或程式化， 中繼頁面的粒度實施主機更新會报方便。在有任何 真補％，其可和按令繼頁面的更新邏輯單元一起記錄。 在圖24Α及圖24C之範例顯示的具體實施例中， 機寫入期間，會在要程式化更新 么 々之十面對齊記憶體單元之 =未使用的記憶體單元上執行填補。在下―個主機寫入之 二會？後在上一個程式化之記憶體單元後之任何未使用 §己憶體單it的動作。—般巾言 谷中知頁面的邊界内 壬何在所面之未使用的記憶體單元。換古之，如果在 前面的間隙跨越於兩個中繼頁面之上，則按I中繼頁面合 適的邏輯上循序順序在各中繼 轨仃填補，但不顧橫 跨邊界的連續性。在囊總區塊 丁取俊馬入的中繼頁面， 〇 ;、、、部分寫入，可藉由填補進行完整填充。 在另-項具體實施例巾，任何部分填充的巾繼頁面可在 移至下一個中繼頁面之前進行完全填補。 記憶體單元粒度 _根據個別記憶體架構所支援的彈性，讀取或程式化的單 7G可以有各種變化。個 口〜十面的獨立特性允許獨立讀取及 矛王式化中繼頁面中個別平 々工“ ⑴十面的各頁面。上述範例具有成為 各+面中頁面的程式化最大單元。在中繼頁面内，可以有 小於所有頁面的局部中繼頁面程式化。例如，可以程式化 98706.doc -82- 1288327 中繼頁面的前三個頁面，然 …、再私式化第四個頁面。 選有，在平面層級，一個 雜时―， x體頁面可含有一或多個記憶 體早兀。如果各記憶體單元 一 了以儲存一個區段的資料，則 個貝體頁面可儲存一或多 ^ ^ ^ 、 夕個£奴。一些記憶體架構可支 二：、面程式化’其令藉由抑制頁面内選定記憶體單元 丄:二可在多個程式化編碼過程上，在不同的時間個 別私式化選定的邏輯單元。 在記憶想平面内用於邏輯群組之混敗更新的邏輯單元對齊 在區境記憶體管理系統中，按邏輯上循序順序將邏輯單 几的邏輯群組儲存於原始區塊中。在更新邏輯群組時，會 將邏輯單元的後續版本儲存於更新區塊中。如果將邏輯單 ^昆亂地（即，非循序）儲存於更新區塊中，最後會執行廢 茶項目收集以收集原始區塊及更新區塊中邏輯單元的最新 抑本以循序將其整合為新的原始區塊。如果將給定邏輯 單元的更新版本全部儲存在和其原始區塊中原始版本對齊 的更新區塊中’致使相同組的感測電路可以存取所有版 本，則廢棄項目收集操作會更有效。 根據本發明的另一方面’在上述區塊記憶體管理系統 中，在將記憶體組織成一系列的記憶體頁面時（其中記憶 體早70的各頁面係由一組感測電路進行平行服務），如果 給定邏輯單元的所有版本在所儲存的頁面中全部具有相同 的位移位置，則所有版本均已對齊。 圖25顯示其中各頁面含有兩個用於儲存兩個邏輯單元 (如兩個邏輯區段）之記憶體單元的範例記憶體組織。在原 98706.doc -83- 1288327 始區塊中，由於邏輯區段係按邏輯上循序順序加以儲存， 會將邏輯區段LSO及LSI儲存於頁面P0中，將邏輯區段LS2 及LS3儲存於頁面P1中，及將邏輯區段LS4及LS5儲存於頁 面P3中等。可以看出在此兩個區段的頁面中，左邊算起第 一個區段的頁位移為「0」，而第二個區段的頁位移為 將其儲存在P3,的位移「〇」及「丨」 刖，會以LS3填補在P2,中具有位移Γι 在更新循序儲存於原始區塊中之邏輯區段的邏輯群組 時，會將已更新的邏輯區段記錄在更新區塊中。例如，邏 輯區段LS2常駐在原始區塊中具有位移「〇」的頁面p〇中。 如果在第一寫入中，如果將LS2更新為LS2,，則會將其儲 存於具有相同頁面位移「〇」之更新區塊的第一可用位 置。這會是在頁面P0,的第一記憶體單元中。如果在第二 寫入中’將LS5更新為LS5,，則會將其儲存於具有相同頁 面位移「1」之更新區塊的第一可用位置。這會是在具有 頁面P1’之位移「1」的第二記憶體單元中。然而，在儲存 LS5’之前，會在其中複製至少在各頁面中將會維持邏輯循 序順序之邏輯區段的最新版本，以先填補p〇，中具有位移 厂1」的未使用記憶體單元及！>丨，中的位移「〇」。此時，會 將LS3複製至P〇’中位移Γι」位置及將ls4複製至，中位 私〇」位置。如果在第三寫入中，再次將LS2,更新為 LS2’’，則會將其儲存在P2,的位移「〇」中。如果在第四寫 入中分別將LS22及LS23更新為LS22,及LS23,，則會分別 〇」及 中。然而，在那之 」的未使用記憶體 98706.doc -84- 1288327 單元。 上述更新序列假設可以在頁面内程式化個別區段。對於 一些其中不支援局部頁面程式化的記憶體架構，必須一起 程式化頁面内的區段。此時，在第一寫入中，會將LS2，及 LS3—起程式化至P0,中。在第二寫入中，會將LS4及^5, 一起程式化至ΡΓ中。在第三寫入中，會將LS2，，及LS3 一起 程式化至P2’中等等。 中繼頁面内的平面對齊 或者，程式化的單元可具有中繼頁面的粒度。如果寫入 混亂更新區塊的粒度變成中繼頁面，則結合圖16A及ΐ6β 所述之cm區塊中的項目將和中繼頁面有關，而非和區段 有關。增加的粒度會減少必須為混亂更新區塊所記錄之項 目的數量，並允許直接消除索引及每個中繼區塊使用單一 C BI區段。 圖26A和圖21的記憶體結構相同，只是各頁面含有兩個 區段而非一個。因此，從圖中可見中繼頁面MP〇現在各有 其能夠儲存兩個邏輯單元之資料的頁面。如果各邏輯單元 疋個區&，則將邏輯區段循序儲存於平面P0中LSO及 LSI及平面PltLS2及LS3等的Mp〇之中。 圖26B顯示圖26A所示之具有以線性圖方式布局之記憶 體單元的中繼區塊。和圖21的單一區段頁面相&，邏輯區 &係以循％的方式儲存於各頁面中具有兩個區段的四個頁 面中。 一般而言，如果有W個平行操作的平面及每個頁面有κ 98706.doc -85- 1288327 個記憶體單元，且松漏絲u μ + 、輯上循序順序填充中繼區塊，則中 知區塊中第k個邏輊百 、輯頁面將常駐於平面X中，其中x = k， mod w，其中 k’ 叫Νπ k (k/K)。例如，有四個平面，w二 #广 則對於k = 5，即指第五個 邏輯區段LS5，1蔣赍駐认丄， 八將㊉駐於由2 M〇D 4所給定的平面中， 即平面2，如圖24A所示。一妒而_ , 吓丁 叙而吕，相同原理適用於實施 上述的平面對齊。 、也 上述範例係用於多重平面架構 卞稱肀千面和頁面的對齊。在 具有夕個區段之頁面的例子中， 卞T也維持頁面内的區段對齋 會很有利。依此方式，偵 月 _相冋組的感測電路有利於相同 7區段的不同版本。可有效執行如區段之重新 讀取_修改·寫人」的操作^對齊頁面内的區段順序 4，可以採用和對齊頁面與平 、丁囬的相同技術。還有根撼呈 體實施例而定，可以填補也可 /、 丹铺也j以不填補任何中間間隙。 不用填補的邏輯單元平面對齊 圖27顯示的替代性方案如 系々下·不用填補要從一個位置複 製到另一個的邏輯單元，即可在 是 丨』在更新區塊中進行平面對 背。可將和更新區塊交又之四個平面的部分視為四個收隹 接收自主機之平面對齊的已更新邏輯單元的緩衝器。不$ 在合適緩衝H的下-個可用記憶體單元中填補，即可 化各接收自主機的邏輯單元。依照接收自該主機的邏& :位址的序列’可能會有不同數量的邏輯單元被程式化於 每個平面之中。 混亂更新區塊MB、可含有邏輯中繼頁面之所有邏輯單元 98706.doc -86- 1288327 的已更新版本，如用於MP，〇的。其還可含有小於中繼頁面 的所有邏輯早疋，如用於心的。在Mp>例子中，可從 對應的原始區塊mbg取得遺失的邏輯單元乙心。 此替代性方案在記憶體架構可支援平行讀取各平面的任 意邏輯頁面時尤其有效。依此方式，可在單-平行讀取操 作中讀取-個中繼頁面的所有邏輯頁面，即使個別邏輯頁 面並非來自相同列。 、 階段性程式錯誤處置 當區塊中有程式失敗時’則通常會將所有要儲存至區塊 的資料移至另-個區塊並將失敗的區塊標示為不良。根據 其中遇到失敗之操作的時序規格，可能沒有足夠的時間可 另外將儲存的資料移至另一個區塊。最壞的情況是在正常 廢棄項目收集操作期間的程式失敗，其中需要另一個相同 廢棄項目收集操作以將所有資料重新配置至另—個區塊。 於此情況中’可能會違反一給定主機/記憶體裝置所規定 的寫入等待時間限制’其該限制通常係被設計成容納一次 (而非兩次）廢棄項目收集操作。 圖28顯示其中缺陷區塊在彙總操作期間發生程式失敗時 會在另一個區塊上重複彙總操作的方案。在此範例中，區 鬼1疋知邏輯上循序順序儲存邏輯群組之完整邏輯單元的 原始區塊。為了便於解說，原始區塊含有區段A、B、C、 及D，各儲存一個子群組的邏輯單元。當主機更新群組的 特定邏輯單元時’會將邏輯單元的較新版本記錄在更新區 塊中即區塊2。如先前結合更新區塊所述，根據主機而 98706.doc -87- 1288327 定’此更新可按循序或非循序（混亂）順序記錄邏輯單元。 最後’會因更新區塊已滿或一些其他原因而關閉更新區塊 以接收進一步更新。當更新區塊（區塊2)關閉時，會將常駐 於更新區塊或原始區塊（區塊丨）上之邏輯單元的目前版本彙 總在新的區塊（區塊3)上，以形成邏輯群組之新的原始區 塊。此範例顯示更新區塊在區段B及D中含有邏輯單元的 較新版本。為了方便，圖中將區段B&D顯示在區塊2中未 必是其記錄的位置，而是對齊其在區塊1中原始位置的位 置。 在彙總操作中，會按循序順序將原來常駐於區塊丨之邏 輯群組之所有邏輯單元的目前版本記錄於㈣區塊（區塊3) 中。因此，會先從區塊丨將區段A的邏輯單元複製至區塊 3，接著再從區塊2將區段B複製至區塊3。在此範例中，在 從區塊1將區段C的邏輯單元複製至區塊3時，區塊3的缺陷 將導致程式失敗。
一種處置程式失敗的古4 H 天敗的方式疋在全新的區塊（區塊4)上重 新啟動彙總程序。因此，會將區段A、B、C、D複製在區 塊4上，然後丟棄缺陷區塊3'然而，這將表示執行兩個串 聯的彙總操作，έ士耍；生士 #柴』a 、口果k成複I夕達兩個充滿邏輯單元的區 塊0 記憶體裝置具有完成特定操作的特定時間容限。例如 在主機寫入記憶體裝置時，會預計寫入操作在指定的時 内完成，已知為「寅裳住 ^ ^ 冩入4待日寸間」。當記憶體裝置，如 …正忙於寫入主機的資料時，會發信「BUSY〇 98706.doc -88 - 1288327 碌）」狀態給主機。如果「BUSY」狀態持續超過寫入等待 時間的長度，主機會使寫入操作逾時，然後對寫入操作4登 錄例外或錯誤。 i 圖29以示意圖顯示具有允許足夠時間完成寫入（更新）操 作及彙總操作之時序或寫入等待時間的主機寫入操作。主 機寫入操作具有寫入等待時間Tw，其可提供足夠完成寫入 主機資料至更新區塊之更新操作972的時間（圖29(a》。如 =前在區塊管理系統所述，對更新區塊的主機寫入可觸發 彙總操作。因此，時序亦允許在更新操作972之外的彙總 操作974(圖29(B))。然、@，必須重新啟動彙總操作以回應 失敗的彙總操作將會花費太多時間並超過指定的寫入= 時間。 * 侍 根據本發明的另—方面，在具有區塊管理系、統的記憶體 中，在時間緊急的記憶體操作期間，區塊中的程式失敗可 藉由Μ續中斷區塊（break〇ut bl〇ck)中的程式化操作來處 置稍後，在較不緊急的時間，可將中斷前記錄在失敗區 塊中的資料傳送到其他可能也是中斷區塊的區塊。接著;; 可丟棄失敗的區塊。依此方式，在遇到缺陷區塊時，不會 口必/員立刻傳送缺陷區塊中儲存的資料而損失資料及超過 指定的時間限制，即可加以處理。此錯誤處置對於廢棄項 目收集操作尤其重要，因此在緊急時間期間不需要對一薪 新的區塊重複進行整個作業。其後，在適宜的時間，藉由 重新配置到其他區塊，即可挽救缺陷區塊的資料。 圖30顯示根據本發明一般#案之程式失敗^的流程 98706.doc -89 - 1288327 圖。 步驟1002 :將非揮發性記憶體組織成區塊，將各區塊分 割成可-起抹除的記憶體單元，各記憶體單元可儲存一邏 輯單元的資料。 程式失敗處置（第一階段） 步驟1012 :在第一區塊中儲存_連串邏輯單元的資料。 步驟1014:為了回應儲存一些邏輯單元後在第一區塊的 儲存失敗，在作為第一區塊之中斷區塊的第二區塊中儲存 後續的邏輯單元。 程式失敗處置（最後階段） 步驟1020 :為了回應預定的事件，將儲存在第一區塊的 ϋ輯單元傳送至第三區塊’其中第三區塊和第二區塊可以 相同或不同。 步驟1022 :丟棄第一區塊。 圖31Α顯示程式失敗處置的一項具體實施例，其中第三 (最後的重新配置）區塊和第二（中斷）區塊不同。在階段工期 間，會在第一區塊上記錄一連串的邏輯單元。如果邏輯單 疋疋來自主機寫入，則可將第一區塊視為更新區塊。如果 建輯單7〇是來自壓縮操作的彙總，則可將第一區塊視為重 每斤配置區塊。如果在某個點在區塊1中遇到程式失敗，則 可提供當作令斷區塊的第二區塊。在區塊1及後續邏輯單 中 二 。己錄失敗的邏輯單元會被記錄在中斷區塊上。依此方 式 5 兩 ^ 不需要額外的時間來取代失敗的區塊1及常駐其上的 資料。 98706.doc -90- 1288327 在中間階段II中，可在區塊1及區塊2之間取得序列中所 有的已記錄邏輯單元。 在最後階段III中，會將邏輯單元重新配置至可當作重新 配置區塊的區塊3，以取代失敗的區塊1及常駐其上的資 料。因此，可挽救已失敗區塊中的資料，然後再丟棄失敗 的區塊。會排定最後階段的時間，使其不會和任何同時之 記憶體操作的時序衝突。 在此具體實施例中，重新配置區塊3和中斷區塊2有所區 分。這在中間階段期間已經以附加的邏輯單元記錄中斷區 塊時會很方便。因此，中斷區塊已經變成更新區塊，可能 不適於將缺陷區塊1的邏輯單元重新配置至其中。 圖3 1B顯示程式失敗處置的另一項具體實施例，其中第 三（最後的重新配置）區塊和第二（中斷）區塊相同。階段工及 II和圖31A所示的第一具體實施例相同。然而，在階段爪 中’會將缺陷區塊1的邏輯單元重新配置至中斷區塊2。這 在未以先前寫入操作之原始序列以外的附加邏輯單元記錄 中斷區塊2時會很方便。依此方式，儲存所論邏輯單元所 需的區塊最小。 在彙總期間之程式失敗處置的具體實施例 程式失敗處置在彙總操作期間尤其重要。正常的彙總操 作可將常駐在原始區塊及更新區塊中之邏輯群組的所有邏 輯單元的目前版本彙總至彙總區塊。在彙總操作期間，如 果在彙總區塊中發生程式失敗，則會提供另一個當作中斷 彙總區塊的區塊，以接收其餘邏輯單元的彙總。依此方 98706.doc -91 - 1288327 式不必稷製邏輯單元一次以上，而# 指定的期η & — + / 而仍可在正常彙總操作 組所右去老w 在適且的時間，將群 二斤有未處理完成之邏輯單元彙總至中_塊中 爷 成菜總操作。適宜的時間將是在 70 _ ^ . . ^ j 土機冩入刼作以外的 些其他有時間執行彙總之期間的期間。一 日卑pq Θ — α 彳固此種適宜的 、Β疋-個其中有更新但無關聯之 入的期間。 丁 π孓王機冩 實質：，可將程式失敗處置的囊總視為以多階段來實 -階段中’在發生程式失敗後，會將邏輯軍元彙 〜至一個以上區塊中以避免彙總各邏輯單元一次以上。在 適宜的時間會完成最後階段，其中會將邏輯群組彙總至一 個區塊中’較佳藉由按循序順序將所有邏 斷彙總區塊中。 圖32Α顯示造成彙總操作之初始更新操作的流程圖。 步驟1102 :將非揮發性記憶體組織成區塊，將各區塊分 割成可-起抹除的記憶體單元，各記憶體單元可儲存一邏 輯單元的資料。 步驟1104 :將資料組織成複數個邏輯群組，各邏輯群組 為可健存在區塊中之邏輯單元的群組。 步驟1112 ·•接收封裝在邏輯單元中的主機資料。 步驟m4:根據第_順序在第—區塊中儲存邏輯群組之 邏輯單元的第一版本，以建立邏輯群組的原始區塊。 步驟=6··根據第二順序在第二區塊中儲存包括邏輯群 組之邏輯單it的後續版本，以建立邏輯群纽的更新區塊。 98706.doc -92- 1288327 步驟1119 .在上述部分的預定事件，執行廢棄項目收集 以在各種區塊中收集邏輯單元的目前版本，及將其重新記 錄至新的區塊。 圖3 2B顯示根據本發明一頂鱼土 項季乂仏具體實施例之多階段彙 總操作的流程圖。 棄總失敗處置（階段I) 錯誤處置的彙總’階幻操作⑽包含步驟ιΐ22及步驟 1124 〇 步驟1122 :以和第一順序相同的順序，在第三區塊中儲 存該邏輯群組之邏輯單元的目前版本，以建立邏輯群組的 彙總區塊。 步驟1124 :為了回應彙總區塊的儲存失敗，以和第一順 序相同的順序，纟第四區塊中儲存該第三區塊所沒有之邏 輯群組的邏輯單元，以提供中斷彙總區塊。 由於已將區塊1及區塊2中的資料傳送至區塊3及區塊4， 因此可抹除區塊1及區塊2以釋放空間。在較佳具體實施例 中，可立即釋放區塊2至EBL(已抹除的區塊清單，見圖18) 再予以使用。區塊1只能在以下的條件下釋放：如果其為 關閉的更新區塊及其中有對應的GAT項目指向的另一個區 塊。 實質上，區塊3會變成邏輯群組的原始區塊，而區塊4變 成區塊3的取代循序更新區塊。 在完成階段I彙總後，記憶體裝置藉由釋放BUSY信號來 發信給主機。 98706.doc -93- 1288327 中間操作（階段II) —階段n’即中間操作m可在階段m囊總操作⑽之 :發生。如步驟1132、1134、1136中任—者所提出般，可 能會有數種可能的情況。 步驟1132 :或是在邏輯群組的寫入操作中，寫入作為更 新區塊的第四區塊（中斷彙總區塊）。 如果主機寫入所論邏輯群組，則區塊4(其為中斷彙總區 塊且其至此已是取代循序更新區塊）將用作正常更新區 塊、。根據主機寫人而^ ’其可維持循序或變成混亂狀態。 作為更新區塊，其將在某個點觸發關閉另一個混亂區塊， 如先前的較佳具體實施例所述。 如果主機寫入另一個邏輯群組，則直接進行至階段操 作。 ’、 步驟1134 :或是在讀取操作中，讀取其中第三區塊為邏 輯群組原始區塊及第四區塊為更新區塊的記憶體。 此時，會從為邏輯群組之原始區塊的區塊3讀取區段八及 B的邏輯單元，及從為群組之更新區塊的區塊4讀取區段c 及D的邏輯單元。由於從區塊3只能讀取區段a及b，將無 法存取其中程式化失敗的頁面，且無法存取其後未寫入的 部分。雖然尚未更新快閃記憶體中的GAT目錄及其仍指向 為原始區塊的區塊1，但不會從中讀取任何資料，且此區 塊本身已於稍早抹除。 另一種可能性是主機讀取邏輯群組中邏輯單元。此時， 會從為邏輯群組之原始區塊的區塊3讀取區段A及B的邏輯 98706.doc -94- 1288327 單元’及從為群組之循序區塊的區塊4讀取區段〔及d的邏 車耳早兀。 步驟1136 ••或在電源開啟初始化中，藉由掃描其中内容 以重新識別第一至第四區塊中的任一項。 中間階段的另一個可能性是關閉記憶體裝置的電源，然 後重新啟動。如上述，在電源開啟初始化期間，會掃描配 置區塊清單中的區塊（要使用的抹除集區區塊，見圖15及 圖18)以識別邏輯群組中已成為特殊狀態原始區塊（區塊y 及關聯之循序更新區塊（區塊4)的缺陷彙總區塊。中斷區塊 (區塊4)之第一邏輯單元中的旗標將指示關聯的區塊為已遭 遇耘式錯秩的原始區塊（區塊3)。藉由查閱區塊目錄 (GAT)，即可尋找區塊3。 在一項具體實施例中，會將旗標程式化至中 ⑷糾的第-邏輯單元。這可協助指示邏輯群組 態：即，其已經彙總成兩個區塊，即，區塊3及區塊4。 使用旗標以識別具缺陷區塊之邏輯群組的一個替代方法 是，利用不像原始區塊應為已滿的特性（除非錯誤發生在 最後頁面，及最後頁面沒有ECC錯誤㈣測在掃描期間為缺 陷的區塊。還有，根據實施例而定，《中會有有關儲存在 快閃記憶體中控制資料結構之失敗群組/區塊的資訊記 錄，而不只是在寫入中斷彙總區塊（區塊4)之第一區段之栌 頭區中的旗標。 $ 彙總完成（階段III) 步驟1142 :為了回應預定的事件，對於自階段〗後未進 98706.doc -95 - 1288327 —步記錄第四區塊時的第-種情況，以和該第—順序相同 j順序’在其中儲存該邏輯群組之所有未處理完成之邏輯 T元:目前版本；對於自階段！後已進一步記錄第四區塊 時的第二種情況’將第三及第四區塊彙總為第五區塊。 步驟1144 :之後，對於第—種情況，操作記憶體時，以 囊總的第四區塊作為邏輯群組的原始區塊：對於第二奸 况’操作記憶料，以第五區塊作為邏輯群組的原始^ 塊。 只要有任何不會違反任何指料間限制的機會，即可執 行階段m中的最後彙總。一個較佳情況是，在其中有另一 個未附帶彙總操作之邏輯群組之更新操作時，「掛附 (Piggyback)」在下一個主機寫入時槽上。如果另一個邏 軏群組的主機寫入觸發本身的廢棄項目收集，則將使階段 III彙總延後。 又 圖3 3顯示多階段囊總操作之第一及最後階段的範例時 序。主機寫入等待時間是具有持續期間丁…之各主機寫入時 槽的寬度^機寫入1是簡單的更新，及邏輯群組LGl中第 -組邏輯早疋的目前版本會被記錄在關聯的更新區塊上。 在主機寫入2 ’會在邏輯群組LGi上發生更新，致使更新 區塊被關閉（如，已滿）。會提供新的更新區塊以記錄其餘 的更新。提供新的更新區塊會觸發廢棄項目收集，而導致 關於叫的彙總操作，以便再循環要再使用的區塊。LG4 群組的目前㈣單元會賴序⑽記錄在彙龍塊上。彙4 總操作可繼續進行直到在彙總區塊中遭遇缺陷為止。秋後 98706.doc -96- 1288327 叫用階段i彙總’其中彙總操作在中斷彙總區塊上繼續。 同時’ LG#(階段III)的最後彙總會等待下一個機會。 在主機寫入3 ’也會發生邏輯群組LG2之邏輯單元的寫入 以觸發LG2的彙總。這表示已經完全利用時槽。 在主機寫入4，操作只是將LG?的一些邏輯單元記錄至其 更新區塊。時槽中剩餘的時間可提供執行LG#之最後彙總 的機會。 未將中斷彙總區塊轉換為更新區塊的具體實施例 圖34A及圖34B分別顯示圖28及圖31之範例適用之多階 段彙總之階段I及階段Π；[操作的第一案例。 圖34A顯示其中中斷彙總區塊並非用作更新區塊而是用 作其彙總操作已經中斷之彙總區塊的例子。尤其，圖34a 是指圖33所示的主機寫入#2，其中主機寫入屬於邏輯群組 L G1之途輯皁元的更新，及在此期間，此操作也會觸發和 另一個邏輯群組LG#關聯之區塊的彙總。 原始區塊（區塊1)及更新區塊（區塊2)的形成方式和圖28 的範例相同。同樣地，在彙總操作期間，已知彙總區塊 (區塊3)在彙總區段C的邏輯單元時有缺陷。然而，不像圖 28所示的重新彙總方案，本多階段方案可在新提供之可當 作中斷彙總區塊的區塊（區塊4)上繼續彙總操作。因此，在 階段I彙總操作中，已在彙總區塊（區塊3)中彙總區段八及6 中的邏輯單元。當彙總區塊中發生程式失敗時，會循序將 區段C及D中其餘的邏輯單元複製至中斷彙總區塊（區塊 4)。 98706.doc -97- 1288327 如果主機原來在第一邏輯群組中寫入更新會觸發和第二 邏輯群組關聯之區塊的彙總操作，則會將第一邏輯群組的 更新記錄至第一邏輯群組的更新區塊（通常為新的更新區 塊）。此時，中斷彙總區塊（區塊4)不會用來記錄彙總操作 之外的任何更新資料且會維持必須完成的中斷彙總區塊。 由於區塊1及區塊2中的資料現在完全含在另一個區塊 (區塊3及區塊4)中，因此可將其抹除以便再循環。位址表 (GAT)會被更新以指向區塊3，作為邏輯群組的原始區塊。 更新區塊的目錄資訊（在ACL中，見圖15及圖18)也會被更 新，以指向已成為邏輯群組（如，LA)之循序更新^塊的 區塊4。 結果，彙總的邏輯群組並未侷限在一個區塊中，而是分 布在缺陷彙總區塊（區塊3)及中斷彙總區塊（區塊4)之上。 此方案的重要特色是群組中的邏輯單元只會在此階段期間 彙總一次，但卻將彙總散布在一個以上區塊之上。依此方 式’可在正常指定的時間内完成彙總操作。 圖34B顯示始於圖34A之多階段彙總的第三及最後階 段。如結合圖33所述，會在第一階段後的適宜時間（例如 在後續不會觸發隨附彙總操作的主機寫入期間）執行階段 ΠΙ彙總。尤其，圖34B是指其中發生如圖33所示之主機寫 入#4的時槽。在該期間中，主機寫入可更新屬於邏輯群組 LG2的邏輯單元而不會觸發另一個額外的彙總操作。因 此，有利於將時槽中剩餘的時間用於階段m操作，以完成 邏輯群組LG4的彙總。 98706.doc -98 - 1288327 此操作可將還不在中斷區塊中之Lb之所有未處理完成 之邏輯單元彙總至中斷區塊。在此範例中，這表示會從區 塊3按邏輯上循序順序將區段a&b複製至中斷區塊（區塊 4)。由於區塊中邏輯單元的繞回方案及使用頁面標記（見圖 3A)，即使範例顯示在區塊4中，區段入及8會被記錄在區 段C及D之後，但仍會將已記錄的序列考慮為等同於A、 B、C、D的循序順序。根據實施例而定，較佳從區塊3取 得要複製之未處理完成之邏輯單元的目前版本，因其已經 是彙總的形式，不過也可從尚未被抹除的區塊〖及區塊2中 收集。 在中斷區塊（區塊4)上完成最後彙總後，會將其指定為 邏輯群組的原始區塊並跟著更新合適的目錄（如，Gat，見 圖17A)。同樣地，會將失敗的實體區塊（區塊3)標示為不 良並將其排除。其他區塊’區塊1及區塊2，將被抹除及再 循環。同時，會將LG:的更新記錄在和LG2關聯的更新區 塊中。 將中斷彙總區塊變成更新區塊的具體實施例 圖3 5 A及圖3 5 B分別顯示圖2 8及圖3 3之範例適用之多階 段彙總之階段I及階段III操作的第二案例。 圖35A顯示其中維持中斷彙總區塊為接收主機寫入之更 新區塊而非茱總區塊的例子。這適用於如更新邏輯群組 LG4的主機寫入’及在此程序中，也會觸發相同邏輯群組 的彙總。 和圖34A的案例一樣，將區塊1與區塊2彙總於區塊3中會 98706.doc -99- 1288327 繼續進行，直到在處理區段c時遇到程式失敗。然後會在 中斷彙總區塊(區塊4)上繼續囊總。在中斷區塊(區塊4)中 彙總未處理完成之邏輯單元（如，在區段中）後，並不 在階段出中等待完成其中的邏輯群組囊總，而是維持中斷 區塊為更新區塊。此案例尤其適於其中主機寫入可更新邏 輯群組及觸發相同邏輯群組之囊總的情況。在此範例中， 這可將邏輯群組LG#之主機更新的記錄記錄在中斷囊總區 塊（區塊4)中，而非記錄至新的更新區塊。此更新區塊（先 前為中斷彙總區塊（區塊4))可根據其中記錄的主機資料而 為循序或變成混亂。在所示的範例中，區塊4已變成混 亂，因區段c中邏輯單元的後續較新版本使得區塊4中的先 前版本被淘汰。 在中間階段期間，會將區塊3視為LG*的原始區塊，及區 塊4會是關聯的更新區塊。 圖35B顯示始於第二例中圖μα之多階段彙總的第三及 最後階段。如結合圖33所述，會在第一階段後的適宜時間 執行階段III彙總，如在後續不會觸發隨附彙總操作的主機 寫入期間。在該期間中，主機寫入可更新屬於邏輯群組的 邏輯單元而不會觸發另一個額外的彙總操作。因此，有利 於將時槽中剩餘的時間用於階段ΙΠ操作，以完成邏輯群組 LG4的彙總。 然後從區塊3及區塊4將邏輯群組LG4的廢棄項目收集至 新的彙總區塊（區塊5)。然後將區塊3標示為不良，將區塊4 再循環，及新的彙總區塊（區塊5)將變成邏輯群組Lg4之新 98706.doc -100- 1288327 的原始區塊。其他區塊，區塊1及區塊2，也會被抹除及再 循環。 階段性程式失敗處置的其他具體實施例 圖31A、31B、34A、34B、35A及35B中所述的範例適用 於較佳的區塊管理系統，其中各實體區塊（中繼區塊）僅儲 存屬於相同邏輯群組的邏輯單元。本發明同樣適用於其他 其中並無邏輯群組對實體區塊對齊的區塊管理系統，如 W0 03/027828及W0 00/49488中所揭露的區塊管理系統。 在這些其他系統中實施階段性程式失敗處置方法的一些範 例如圖36A、36B及36C所示。 圖36A顯示套用於主機寫入觸發關閉更新區塊且更新區 塊為循序時之情況的階段性程式錯誤處置方法。此例中的 關閉係藉由以下方式來完成：將原始區塊2之其餘的有效 資料（B及C)複製至循序更新區塊3。在資料部分c程式化起 點之程式失敗的例子中，會將部分C程式化至保留的區塊 4。然後可將新的主機資料寫入新的更新區塊5(未顯示）。 此方法的階段Π及111和混亂區塊關閉的情況相同。 圖36B顯示在更新區塊之更新的例子中套用於（局部區塊 系統）的階段性程式錯誤處置方法。在此例中，會將邏輯 群組儲存在原始區塊1及其他的更新區塊中。彙總操作包 括將原始區塊1及其他更新區塊2的資料複製至更新區塊 (根據一些規則選定，圖中的區塊3)之一。和已經說明的主 要情況不同處在於區塊3已經部分被寫入。 圖36C顯示處理廢棄項目收集操作的階段性程式錯誤， 98706.doc -101 - 1288327 或不支援映射至中繼區塊之邏輯群組之記憶體區塊管理系 統中的清除。此種記憶體區塊管理（循環儲存）系統係說明 於WO 03/027828 A1中。循環儲存系統明顯的特色是不對 單一邏輯群組配置區塊。其中支援中繼區塊中控制資料的 多個邏輯群組。廢棄項目收集涉及從部分淘汰的區塊，將 可能沒有任何關係（隨機邏輯區塊位址）的有效資料區段取 至其中可能已經有些資料的重新配置區塊。如果重新配置 區塊在操作期間變滿，則將開啟另一個區塊。 非循序更新區塊索引 在上文關於混亂區塊索引及結合圖i 6Α· 1的段落中， CBI區段可用來儲存可記錄隨機儲存在混亂或非循序更新 區塊中之邏輯區段位置的索引。 根據本發明的另一方面，在具有支援具非循序邏輯單元 之更新區塊之區塊管理系統的非揮發性記憶體中，緩衝儲 存在RAM令之非循序更新區塊之邏輯單元的索引被定期儲 存在非揮發性記憶體中。在一項具體實施例中，將索引儲 存在專用於儲存索引的區塊中。在另一項具體實施例中， 會將索引儲存在更新區塊中。在又另—項具體實施例中， 將索引儲存在各邏輯單元的標頭中。在另一方面中，在上 叫固索引更新之後但在下—個索引更新之前寫人的邏 凡會將其㈣資㈣存在各邏輯單元的標财。依 式，在電源中斷後，不必在初始化期間執行掃描’即可、、办 -最近寫入之邏輯單元的位置。在又另一 :、 管理成部分循序及部分非循序指向一個以群：塊 98706.doc -102- 1288327 在預定觸發事件後儲存在CBI區塊中CBI區段的索引指標 根據結合圖16A-16E所述的方案，會將混亂區塊中最近 寫入區段的清單保留在控制器RAM中。只在和給定混亂區 塊關聯之邏輯群組之預定數量的寫入後，含有最新索引資 訊的CBI區段才被寫入快閃記憶體（CBI區塊620)。依此方 式，可縮減C BI區塊更新的數量。 在邏輯群組中CBI區段的下一個更新之前，會將邏輯群 組中最近寫入區段的清單保留在控制器RAM中。此清單在 s己fe、體裝置遭遇電源關閉時將會遺失，但可在電源啟動後 的初始化中藉由掃描更新區塊加以重建。 圖37顯示在每N個區段寫入相同的邏輯群組後將cbi區段 寫入關聯之混亂索引區段區塊的排程範例。此範例顯示兩 個同日守進行更新的邏輯群組LG3及LG"。初始時，會將LG3 的邏輯區段按循序順序儲存在原始區塊中。群組中邏輯區 段的更新會按照主機指定的順序被記錄在關聯的更新區塊 上。此範例顯不混亂更新序列。同時，也會以和豆更新區 塊相同的方式更新邏輯群組LG!!。在每個邏輯區段寫入 後，會將其在更新區塊中的位置保留在控制器RAM中。在 每個預定的觸發事件·後，會以混亂索引區段的形式將更新 區塊中邏輯區段的目前索引寫入非揮發性混亂索引區段區 塊。例如，預定的觸發事件可發生於每N個寫入之後，其 中N為3。 雖然提供的範例有關作為區段的資料邏輯單元，但熟習 本技術者應明白，邏輯單元也可以是一些其他集合體，如 98706.doc 1 αλ 1288327 含有一個區段或一組區段的頁面。還有，循序區塊中的第 一頁面不一定是邏輯頁面〇，因為繞回的頁面標記可能是 第一頁面。 在預定觸發事件後儲存在混亂更新區塊中CBI區段的索引 指標
在另一項具體實施例中，會在其中每N個寫入後，將索 引指標儲存在混亂更新區塊本身中的專用CBI區段中。此 方案和上述其中也將索引儲存在CBI區段中的具體實施例 相同。其中的差異在於上述具體實施例中，CBI區段被記 錄在CBI區段區塊中，而非更新區塊本身中。 此方法係基於將所有混亂區塊索引資訊保持在混亂更新 區塊本身中。圖38A、38B及38C分別顯示同樣按照三個不 同階段儲存CBI區段之更新區塊的狀態。 圖38A顯示直到在預定數量的寫入後在丨中記錄㈣區 段時的更新區塊。在此範例中，在主機已經循序寫入邏輯 區段〇·3後，接著將會發出再次寫入邏輯區段i之另一版本 勺才曰7 □而破k資料寫人的循序序列。，然後實施區 段中載送的混亂區塊索引，將更新區塊轉換為混亂更新區 塊。如上述’ CBI是含有絲區塊之所有邏輯區段之索引 的索引，，第0個項目代表第〇個邏輯區段之更新區 的位移，同樣地，第n個項目代表第n個邏輯區段的位移 可將⑽區段寫入更新區塊中的下一個可用位置。為了 免頻繁的快閃存取，會在個資料區段寫入後寫入C W又。在此犯例中，料4。如果此時損失電源，則最後 98706.doc -104- 1288327 入的區段成為CBI區段，並將此區塊視為混亂更新區塊。 圖38B顯示圖38A之進一步在索引區段後在其中記錄邏輯 區段1、2及4的更新區塊。邏輯區段1及2的較新版本可取代 · 先前在更新區塊中記錄的舊版本。在此時之電源週期的例 · 子中，必須先找到最後寫入的區段，然後必須掃描多達N * 個區段，以尋找最後寫入的索引區段及最近寫入的資料區 段。 圖38C顯示圖38B之具有另一寫入以觸發索引區段下一 _ 個記錄之邏輯區段的更新區塊。在另N個（N=4)區段寫入後-的相同更新區塊可記錄CBI區段的另一個目前版本。 此方案的優點是不需要分開的CBI區塊。同時還不必擔 心實體快閃區段的附加項資料區是否大到足以容納混亂更 新區塊中有效區段之索引所需項目的數量。然後，混亂更 新區塊含有所有的資訊，且位址轉譯不需要外部的資料。 這可讓演算法比較簡單，其中可縮減有關CBI區塊壓縮的 控制更新數；也可讓串接控制更新比較簡短。（請見上文 _ 有關CBI區塊管理的部分）。 關於儲存在混亂更新區塊中資料區段標頭之最近寫入區段 的資訊 根據本發明的另一方面，會在每1^個寫入後，將記錄在 · 區塊中之邏輯單元的索引儲存在非揮發性記憶體中，及將 有關中間寫入之邏輯單元的目前資訊儲存在各邏輯單元寫 入的附加項部分。依此方式，在電源重新啟動後，不必掃 描區塊，即可從區塊中最後寫入邏輯單元的附加項部分快 98706.doc -105 - 1288327 速取得有關自上一個索引更新後寫入之邏輯單元的資訊。 圖39A顯示儲存於混亂更新區塊中各資料區段標頭之中 間寫入的中間索引。 圖3 9B顯示在寫入的各區段標頭中儲存中間寫入之中間 索引的範例。在此範例中，在寫入四個區段LS〇_LS3後， 會寫入CBI索引作為區塊中的下一個區段。其後，會將邏 輯區段LS i、LS’2及LS4寫入區塊。每次，標頭都會儲存自 上一個CBI索引後寫入之邏輯單元的中間索引。因此， LS’2中的標頭將具有提供上一個cm索引及ls、之位移 (即，位置）的索引。同樣地，；LI中的標頭將具有提供上一 個€61索引及1^’1和1^’2之位移（即，位置）的索引。 最後寫入的資料區段永遠含有有關多達N個最後寫入之 頁面的貧訊（即，一直到最後寫入之CBI區段）。只要電源重 新啟動時，上一個CBI*引可提供邏輯單元在cm索引區段 之岫寫入的索引資訊，及後續寫入之邏輯單元的索引資訊 可在最後寫入之資料區段的標頭中找到。這具有優點如 下··在初始化時不必為其後寫入的區段掃描區塊以決定其 位置。 在貧料區段的標頭中儲存中間索引資訊的方案同樣適用 於無淪CBI索引區段係儲存在更新區塊本身或在分開的 CBI區段區塊中，如前文所述。 儲存在混亂更新區塊中資料區段標頭的索引指標 在另一項具體實施例中，會將整個cBI索引儲存在混亂 更新區塊中各資料區段的附加項部分。 98706.doc -106- 1288327 圖40顯不在混亂更新區塊之各資料區段標頭中儲存的混 亂索引欄位中的資訊。 區段標頭的資訊容量有限，因此可將由任何單-區段所 提供的索引範圍設計為層級索引方案的一部分。例如，記 憶體特定平面内的區段可提供索引給僅在該平面内的區 段。還有，可將邏輯位址的範圍分割成一些子範圍，以允 許採用間接索引方案。例如，如果可將有料個邏輯位址的 區段儲存在一個平面中，則各區段可以有3個攔位用於區段 位移值，各攔位能夠儲存4個位移值。第一欄位可定義邏輯 二移範圍0·15、15-31、32-47、及48-63内最後寫入區段的 κ體位移第一攔位可定義在其相關範圍内各4個區段之4 個子範圍的實體位移值。第三欄位可定義在其相關子範圍 内4個區&的貫體位移值。因此，藉由讀取多達3個區段的 間接位移值，即可決定混亂更新區塊内邏輯區段的實體位 移。 ' 此方案的優點是也不需要分開的CBI區塊或CBI區段。 然而，這卻只適用於實體快閃區段的附加項資料區大到足 以容納混亂更新區塊中有效區段索引所需的項目數量時。 混亂更新區塊之邏輯群組内受限的邏輯範圍 在邏輯群組内’可縮減可非循序寫入之區段的邏輯範 圍。此技術的主要優點如下··由於只需要讀取一個多重區 段頁面（在多重晶片的例子中，可以平行讀取頁面），即可 取得目的地頁面的所有資料（假設來源和目的地已對齊， 右未對齊，則需要另一個讀取），使得循序寫入資料的複 98706.doc -107- 1288327 製能夠更快速地完成，因此範圍之外的區段在原始區塊中 保持循序寫入，及廢棄項目收集操作能在更短的時間内完 成。還有，使用晶片上的複本特色，可將循序資料從來源 複製至目的地，而不用在控制器之間來回傳送資料。如果 來源資料已經分散，如混亂區塊中所發生的，則需要每個 區段讀取多達一個頁面，才能收集所有要寫入目的地的區 段。 在一項具體實施例中，實際上並不將邏輯範圍限制在某 個數量的區段，而是經由限制CBI的數量來完成（只限制大 群組/中繼區塊的混亂範圍很合理，因其需要多個〜曰亂區 塊索引才能涵蓋整個邏輯群組的範圍）。例如，如果中繼 區塊/群組有2048個區段，則其將需要多達8個CBI區段， 各涵蓋一個子群組256個區段的連續邏輯範圍。如果將〔耵 的數量限制為4，則混亂區塊可用來寫入多達4個子群組的 區段（其中任何一個）。因此，允許邏輯群組有多達々個部分 或完全混亂子群組，且最少有4個子群組將維持完全循 序。如果一個混亂區塊有4個和其關聯的有效cbi區段，及 主機寫人在這些CBI區段範圍之外（混亂子群組）的區段， 則應彙總及關閉混亂邏輯群組。但是這卻極不可能發生， :”只的應用中，主機在2048個區段的範圍（邏輯群 組）内不需要多於4個256個區段的混亂範圍（子群組）。結 果’在正常的情況中，廢棄項目收集也不會受到影響，但 限制規則的防I备；花；Λ、十 a 卩形成廢棄項目收集太長（會觸發主機的 逾時）的極端例子。 98706.doc -108- 1288327 部分循序混亂更新區塊的索引 當循序更新區塊在將區塊轉換為混亂管理模式之前被部 分寫入時，邏輯群組之循序更新區段的全部或部分可繼續 被處理成已經循序更新，及可將混亂更新管理僅套用於邏 輯群組之位址範圍的子集。 控制資料完整性與管理 儲存在記憶體裝置中的資料可能會因為電源中斷或特定 5己fe、體位置變成有缺陷而成為已毁損。如果碰到記憶體區 塊缺陷，則將資料重新配置至不同的區塊及將缺陷區塊丟 棄。如果錯誤不會擴大，則可藉由和資料一起儲存的錯誤 校正碼（ECC)在執行中進行校正。然而，還是會有ecC無 法权正已毀損資料的時候。例如，當錯誤位元的數量超過 ECC的容量時。這對於如和記憶體區塊管理系統關聯之控 制資料的關鍵資料是無法接受的。 控制資料的範例為目錄資訊及和記憶體區塊管理系統關 聯的區塊配置資訊，如結合圖2〇所述。如上述，可將控制 貝料維持在高速RAM及較慢的非揮發性記憶體區塊中。任 何經常變更的控制資料會被維持在具有㈣控制寫入的 RAM中，以更新儲存於非揮發性中繼區塊中的同等資訊。 依此方式，不必奴《音'六___ 乂、，，二㊉存取，即可將控制資料儲存在非揮發 性但較慢的快閃記憶體中。如圖20所示GAT、CBI、 MAP、及MAPA之控制資料結構的層級會被維持在快閃
fe體中。因此，控告丨丨宜X 一 k剌馬入刼作造成RAM中控制資料結構 資訊可更新快閃印彳咅雜+ η » 】Z U體中同等的控制資料結構。 98706.doc -109- 1288327 關鍵資料備份 根據本發明的另一方；;^ 々卸’如部分或全部控制資料的關鍵 資料如果被維持在複劁JS击 at 、 表員中，則保證額外等級的可靠性。 複製的執行方式對於按 兩久編碼過程（two-pass)程式化 技術以連續程式化相同组一 、、、。己丨思體早70之多位元的多重狀態 記憶體系統而言，第二攻迫 扁碼過程中的任何程式化錯誤都 無法毀損第一次編碼過程逮欠 建立的貝枓。複製還有助於偵測 -、中 <貞;則誤測（即，兩個複本有&好的ECC但資料不 同）’且可增加額外等級的可靠性1干資料複製的技術 均已考慮。 在一項具體實施例中，麵早程式化編碼過程中程式化 給定貧料的兩個複本後，後續程式化編碼過程可避免程式 化用於儲存該等兩個複束φ ， 似禝本中至少一個的記憶體單元。依此 方式’在後續程式化編碼過程在 、枉在70成之則中止及毀損稍早 編碼過程的資料時，贫望 t 叶才该寺兩個稷本中至少一個也不會受到 影響。 在另一項具體實施例中，某一 τ 呆、、、口疋貝枓的兩個複本會被 儲存於兩個不同的區塊中，而且該等兩個複本中至 其中一個的記憶體單元會於後面的程式化編碼過程中被程 式化。 王 於另-具體實施例中，於一程式化編碼過程中儲存某— 給定資料的兩個複本之後’便不再對用於儲存該個 本的記憶體單元組實施任何進—步的程式化。於該記^ 早兀組的最終程式化編碼過程令來程式化該等兩個複本便 98706.doc -110- 1288327 可達成此目的。 在又另一項具體實施例中，可於二進制程式化模式中將 某一給定資料的該等兩個複本程式化至一多重狀態的記情 體之中，致使不會對該等已程式化的記憶體單元進行任何 進一步的程式化。 在又另一項具體實施例中，對於採用兩次編碼過程程式 化技術以連續程式化相同組記憶體單元之多位元的多重狀 _、體系統而言，會採用容錯碼以編碼多個記憶體狀 悲’使稍早程式化編碼過程所建立的資料不會受到後續程 式化編碼過程中錯誤的影響。 =記憶:單元可健存:位元以上資料的多重狀態記憶 -a引Is貝料稷製的複雜性。例如，—個4狀 可以兩個位元夾矣+ 末表不。一個現有的技術是使用2次編碼過 知程式化來程式化此種記憶體。第一位元(下方頁面位元） 可由第-次編碼過程進行程式化。其後，可在第二次編碼 過程中程式化相同單元以代表所要的第二位元（上方頁面 位分為了不要變更第二次編碼過程中第一位元的值， 會使弟：位元的記憶體狀態表示取決於第二位元的值。因 =第—位70的程式化期間’如果因電源中斷或其他原 而啦生錯誤及造成不正確的記憶體狀態，則也會毁損第 一位元的值。 、 圖41A顯示當各記情轉士 〜 L、體早凡儲存兩個位元的資料時，4狀 恶記憶體陣列的定限電壓分布。 體狀態「υ」、「χ」、「γ」及「7 布代表四個記憶 」及Ζ」的總體。在程式化記憶 98706.doc -111 - 1288327 U」或「未寫入」狀 會累進達到記憶體狀 體單元之前，會先將其抹除至其 態。在記憶體單元逐漸被程式化時 態「X」、「Y」及「Z」。 圖41B顯不現有使用格雷瑪（G r a y c 〇 d e)的2次編碼過程程 式化方案。此四個狀態可以兩個位元表示，即，下方頁面 位元及上方頁面位S ’如（上方頁面位（下方頁面位元卜 對於要平行程式化之單元的頁面，實際上有兩個邏輯頁 面：邏輯下方頁面及邏輯上方頁面。第一程式化編碼過程 =會程式化邏輯下方頁面。藉由合適的編褐，不用重設邏 輯下方頁面’單元相同頁面上的後續第二程式化編碼過程 會程式化邏輯上方頁面。—般使用的程式碼是格雷碼，其 中只有一個位元會在轉變至相鄰的狀態時變更。因此，此 程式碼具有優點如下：對於錯誤校正的要求較少，因只涉 及一個位元。 一般使用格f碼的方案是假設「丨」代表「未程式化」 條件。因此，已抹除的記憶體狀態「U」可表示為：(上方 頁面2元，下方頁面位元卜（1，1)。在程式化邏輯下方頁 面的第-次編碼過程巾，任何儲存資料「〇」料元將因 此具有其從（X，1)至&，〇)的邏輯狀態轉變，其中「X」代肩 ^方位元的「任意（d〇n’t care)」值。然而，由於上方位元 尚未被程式化，因此為了 —致，可將「X」標示為「^。 0, 〇)邏輯狀態可藉由程式化單元為記憶體狀態「X」來表 :也就疋次，在第二次程式編碼過程之前，下方位元值 厂0」可以表示為記憶體狀態「X」。 98706.doc -112- I288327 執行第二次編碼過程程式化可儲存邏輯上方頁面的位 元。只有這些需要上方頁面位元值「0」的單元才會被程 式化。在第一次編碼過程後，頁面中的單元在邏輯狀態（i， U或（1，0)。為了保存第二次編碼過程中下方頁面的值，必 須區分下方位元值「〇」或Γι」。對於從（丨，〇)至（〇, 〇)的轉 變，會將所論記憶體單元程式化為記憶體狀態「γ」。對於 從（1，1)至（0，1)的轉變，會將所論記憶體單元程式化為記 憶體狀態「Ζ」。依此方式，在讀取期間，藉由決定在單元 中耘式化的記憶體狀態，即可解碼下方頁面位元及上方頁 面位元。 然而，格雷碼的2次編碼過程程式化方案在第二次編碼 過程程式化錯誤時會成為問題。例如，在 、時將上方頁面位4式化為「G」，將造成 成(〇, 1)。這需要將記憶體單元累進# Γυ」程式化通過 「X」及「Υ」而至「Ζ」。如果在完成程式化前發生電源 中斷，則記憶體單元將結束於轉變記憶體狀態之一，如 「X」。在讀取記憶體單元時，會將Γχ」解碼為邏輯狀態 (1，0)。這對上方及下方位元造成不正確的結果，因其應 為（〇, 1)。同樣地，如果程式化在逹到「γ」時受到中斷， 其將對應於（0, 0)。耗上方位元現在是正確的，但下方 位元還是錯的。 化的問題可毀損已經在下 碼過程程式化涉及在中間 會使程式化結束於該記憶 因此，可以看出上方頁面程式 方頁面的資料。尤其當第二次編 記憶體狀態上通過時，程式中止 98706.doc -113 - 1288327 體狀恶’造成解碼不正確的下方頁面位元。 圖42顯示藉由儲存複製的各區段以防衛關鍵資料的方 式。例如，可將區段A、B、C、及D儲存在複製複本中。 如在-個區段複本中有資料毁損，則可以讀取另—個來取 代。 圖43顯示其中通常將複製區段儲存在多重狀態記憶體的 非健全性。如上述，在範例的4狀態記憶體中，多重狀態 頁面實際上包括分別在兩次編碼過程中進行程式化的邏輯 下方頁面及邏輯上方頁面。在所示的範例中，胃面為四個 區段寬。因此，區段A及其複製會同時被程式化在邏輯下 方頁面中，同樣地，對於區段B及其複製也是如此。然後 在邏輯上方頁面中後續之程式化的第二次編碼過程中，會 同時程式化區段C，C，及對於區段D，D也是如此。如果: 私式化區段c，C的中間發生程式中止，則會毀損下方頁面 中的區段A，A。除非，在上方頁面程式化之前先讀取及缓 衝下方頁面區段，否則如果毀損將無法復原。因此，同時 儲存兩個關鍵資料的複本，如區段A，A，無法防止其為其 上方頁面中後續區段C，C之有問題的儲存所毀損。 圖44A顯示將關鍵資料錯開之複製複本儲存至多重狀態 記憶體的一項具體實施例。基本上，會以和圖43的相同方 式儲存下方頁面，即，區段A，A及區段B，B。然而，在上 方頁面私式化中，區段C及D會和其複製交錯成c，D，c， D。如果支援局部頁面程式化，則可同時程式化兩個區段 C的複本，及對於兩個區段〇的複本也是如此。如果兩個 98706.doc -114- 1288327 區段C的程式遭到巾 ，則只會在區段Α的一個複本及區 丰又B的一個複本上 谈 禎下方頁面。另一個複本將維持不受 影響。因此，如果 从 子在弟一次編碼過程中的關鍵資料有 兩個複本，則复尤M 、 、 八不將不會受到後續第二次編碼過程同時程 式化的影響。 圖4 4 B顯示只將關知次 、奇鍵貝料之複製複本儲存至多重狀態記 憶體之邏輯上方頁面的另一項具體實施例。此時，未使用 下方頁面的資料。關鍵資料及其複製，如區段A，A及區段 ，曰被儲存至邏輯上方頁面。依此方式，如果有程式 中止，則可將關鍵資料再寫入另一個邏輯上方頁面，而下 方頁面資料的任何毁損將無關緊要。此辦法基本上使用各 多重狀態頁面一半的儲存容量。 圖44C顯示又另—項以多重狀態記憶體的二進制模式儲 存關鍵資料之複製複本的具體實施例。此時，會依二進制 模式㈣化各記憶體單元，丨中僅將其定限範圍分成兩個 區域。因此，其中只有一次編碼過程程式化，且在發生程 式中止時可在不同位置中重新啟動程式化。此辦法也使用 各多重狀態頁面一半的儲存容量。依二進制模式操作多重 狀恶記憶體係說明於美國專利第6,456,528則號，其整個 揭露内容在此以提及的方式併入本文中。 圖45顯示同時將關鍵資料之複製複本儲存至兩個不同中 Ik區塊的又另一項具體貫施例。如果區塊之一變成不可 用，則可從另一個區塊讀取資料。例如，關鍵資料係含在 區段A、B、C、D及E、F、G、Η及I、j、K、L内。各區段 98706.doc -115- 1288327 會被儲存在複製中 這兩個複本將被同時寫入兩個不同的 區塊，區塊0及區塊1。如果將一 個複本寫入邏輯下方頁 T ’則會將另一個複本寫入邏輯上方頁面。依此方式，永 延會有程式化至邏輯上方頁面的複本。如果發生程式中 止，則可將其重新程式化至另—個邏輯上方頁面。同時， 如果下方頁面已經毁損’則在其他區塊中永遠會有另一個 上方頁面複本。 圖46B顯示使用容錯碼同時儲存關鍵資料之複製複本的 又另-項具體實施例。圖46A和圖41A同在顯示4狀態記憶 =列的定限電Μ分布並顯示作為圖偷的參考。容錯碼 實質上可避免在任何中間狀態中轉變的任何上方頁面程式 化因此，在下方頁面程式化的第一次編石馬過程中，邏輯 狀心(1’ 1)轉、交為(1，〇)，如表示為程式化已抹除的記憶體 狀態「U」為「Υ」。在上方頁面位元為「〇」的第二次編 碼過程程式化中，如果下方頁面位元為「1」，則邏輯狀態 (:’ 1)轉變為(〇，1) ’如表示為程式化已抹除的言己憶體狀態 U」為X」。如果下方頁面位元為「〇」，則邏輯狀態（1， 〇「)轉爻為(〇’ 〇) ’如表示為程式化記憶體狀態「Υ」為 」由於上方頁面程式化僅涉及程式化為下一個相鄰的 記憶體狀態’因此程式中止無法變更下方頁面位元。 串列寫入 關鍵資料的複製複本較佳如上述同時寫人。另-個避免 同時毀損兩個複本的方式是循序寫人複本。此方法較慢， 仁複本本身代表其在控制器檢查兩個複本時程式化是否成 98706.doc ~ 116 - 1288327 圖47為顯示兩個資料複本之可能狀態及資料有效性的表 格。 如果第一及第二複本沒有ECC錯誤，則可將資料的程式 化視為完全成功。有效資料可從任一個複本取得。 如果第一複本沒有ECC錯誤，但第二複本有ECC錯誤， 便表示程式化在第二複本程式化的中間受到中斷。第一複 本含有有效資料。即使錯誤為可校正，第二複本資料已不 可靠。 如果第一複本沒有ECC錯誤且第二複本已經清空（抹 除），便表示程式化在第一複本程式化結束後但在第二複 本開始前受到中斷。第一複本含有有效資料。 如果第一複本有ECC錯誤及第二複本已經清空（抹除）， 便表示程式化在第一複本程式化的中間受到中斷。即使錯 誤為可校正，第一複本仍含有無效資料。 以下技術為較佳，因其
性（ECC檢查）。 其可減少以下風險： 無法在因變質的資料 為了讀取維持在複製中的資料， 利用複製複本的存在。讀取及h產 98706.doc -117- 1288327 保 留所造成的時間錯誤中進杆伯… 偵測。例如，如吴读當口靖 取複本1，則複本2會逐漸變暂 一 °、 、主具中錯誤無法為ECC挽救 的程度，因而無法再使用第二複本。 先佔式資料重新配置 如結合圖20所述’區塊管理糸 糸統在其操作期間可在快閃 記憶體中維持一組控制資料。舲έ 4 一 7十此組控制資料會被儲存在和 主機資料相同的中繼區塊中。+ T 因此，控制資料本身會受到 區塊管理，因而會受到更新的影燮， |〜〜警，及因此也受到廢棄項 目收集操作的影響。 其中還說明控制資料的階層，纟中較低層級中的控制資 料更新比較面層級中的頻繁。例如，假設每個控制區塊有 Ν個要寫入的控制區段，則通常會發生以下控制更新及控 制區塊重新配置的序列。再次參考圖2〇，每Ν個cb〗更新 可填滿CBI區塊及觸發CBI重新配置（再寫入）及ΜΑρ更新。 如果混亂區塊遭受關閉，則其也會觸發GAT更新。每個 GAT更新可觸發MAP更新。每Ν個GAT更新可填滿區塊及 觸發GAT區塊重新配置。此外，當MAP區塊變滿時，也會 觸發MAP區塊重新配置及MAPA區塊（如果存在的話，否則 BOOT區塊會直接指向MAP)更新。此外，當MAPA區塊變 滿時，也會觸發MAPA區塊重新配置、BOOT區塊更新及 MAP更新。此外，在BOOT區塊變滿時，將會觸發另一個 BOOT區塊之作用中BOOT區塊重新配置。 由於階層的形成為：頂部的BOOT控制資料，接著是 MAPA、MAP、然後GAT，因此，在每N3個GAT更新中， 98706.doc -118- Ϊ288327 將有「串接控制更新」，其中所有的gat、MAP、MAPA及 BOOT區塊都會被重新配置。此例中，在因主機寫入導致 的混亂或循序更新區塊關閉造成GAT更新時，也會有廢棄 項目收集操作（即，重新配置或再寫入）。在混亂更新區塊 廢棄項目收集的例子中，會更新CBI，而這也會觸發 區塊重新配置。因此，在此極端的情況中，必須同^收集 大量中繼區塊的廢棄項目。 從圖中可見，階層的各控制資料區塊在取得填充及接受 重新配置上有其自己的週期性。如果各控制資料區塊進行 正常，則將有發生以下情形的時候：大量區塊的階段進行 整頓，因而觸發大量同時涉及所有這些區塊的重新配置廢 棄項目收集。許多控制區塊的重新配置將會花費很長的時 間，因此應加以避免，因為部分主 1刀王機不谷許因大量控制操 作所造成的長時間延遲。 根據本發明的另一方面，在且古p/ 隹具有£塊官理系統的非揮發 性記憶體中，可實施却愔和p % n Γ , 只己^體Ε塊的「控制廢棄項目收集」 或先佔式重新配置，以避条菸4 ^ ^ 大里的更新區塊均恰巧同 時需要進行重新配置的情形。办 ^ ^ ^例如，在更新用於控制區塊 官理系統操作的控制資料時會 毛生此^況。控制資料類型 =層級可和不同程度的更新次數共存，導致其關聯的更新 區塊需要不同速率的廢棄項目收集或重新配置。會有一個 以上控制資料類型之廢睾g 尾棄項目收集操作同時發生的特定次 數。在極端的情況中，所有欠 虹 工制貝料類型之更新區塊的重 新配置階段會進行整頓，邋 正員V致所有的更新區塊都需要同時 98706.doc -119- 1288327 重新配置。 本發明可避免這種不想要的情況’其中目前的記憶體操 作無論何時均可容納自發性的廢棄項目收集操作，更新區 塊的先佔式重新配置可預先在完全填充區塊前發生。尤 -會將優先榷提供給具有最慢速率之最高階層資料類型 的區塊。依此方式，在重新配置最慢速率區塊後，將不再 需^另一個相對較長時間的廢棄項目收集。還有，階層令 車乂 Γ7的車又〖又速率區塊沒有太多可觸發之重新配置的串接。 可將本發明方法視為：為了避免所論各種區塊之階段對 齊，而將某種抖動引入事物的整體混合。因此，只要一有 機S即可以先佔式的方式重新配置有些微不受完全填充 之邊限的緩慢填充區塊。 在具有階層中較低的控制資料因串接效應而變更快於階 層中較高的控制資料之控制資料階層的系統中，會將優先 權提供給階層中較高之控制資料的區塊。一個執行自發性 先佔式重新配置之機會的範例是在以下情況時：當主機寫 入本身無法觸發重新配置，因此可利用其等待時間中的任 何剩餘時間來進行先佔式重新配置操作。一般而言，務必 重新配置之區塊前的邊限是在區塊全滿前之預定數量的未 寫入記憶體單元。所考慮的是足以加速在完全填充之區塊 前但又不會過早之重新配置的邊限，以免資源浪費。在較 佳具體實施例中，預定數量的未寫入記憶體單元係在一到 六個記憶體單元之間。 圖48顯示先佔式重新配置儲存控制資料之記憶體區塊的 98706.doc -120- 1288327 流程圖。 步驟1202 ··將非揮發性記憶體組織成區塊，各區塊已分 割成可一起抹除的記憶體單元。 步驟1204 :維持不同類型的資料。 步驟1206 :對不同類型的資料指派階層。 步驟1208 ·儲存複數個區塊中該等不同類型資料的更 新，使得各區塊實質上儲存相同類型的資料。 v驟1210 ·為了回應具有少於預定數量之清空記憶體單 凡及具有該等複數個區塊中最高階層資料類型的區塊，將 該區塊之資料的目前更新重新配置至另一個區塊。若未受 到中斷，到步驟1208。 實施圖20所示控制資料之先佔式重新配置的範例演算法 如下： 如果（（沒有任何因使用者資料所造成的廢棄項目收集）或 (MAP留有6個或更少的未寫入區段）或（GAT留有3個或更少 的未寫入區段） 則 如果（BOOT留有1個未寫入區段） 則重新配置BOOT(即，重新配置至區塊） 否則 如果（Μ APA留有1個未寫入區段） 則重新配置MAPA及更新MAP 否則 如果（MAP留有1個未寫入區段） 98706.doc -121 - 1288327 則重新配置MAP 否則
如果（上一個更新或最大的gat留有1個未寫入區段） 則重新配置GAT
否貝J
如果（CBI留有1個未寫入區段） 則重新配置CBI 否則 否則 因此，先佔式重新配置通常完成於其中未發生任何使用 者資料廢棄項目收集時。在最糟的情況中，當每個主機寫 入觸發使用者資料廢棄項目收集，但還有^夠的時間進行 -個區塊的自發性重新配置時，一次可執行一個控制區塊 的先佔式重新配置。 由於使用者資料廢棄項目收集操作及控制更新可能和實 體錯誤同時發生’因此，最好具有較大的安全性邊限，其 係藉由事先如在區塊還有2個或更多未寫入之記憶體單： (如’區段）時，先行進行先佔式重新配置或控制之廢棄項 目收集。 雖然已經針對特定频實施例說明本發明的各種方面， 但應明白，本發明有權受到隨附申請專利範 的保護。 可 【圖式簡單說明】 98706.doc •122- 1288327 之記憶體系統的主要 圖1以不意圖顯示適於實施本發明 硬體組件。 圖2顯示根據本發明的一項 、4 /、體貫施例，經組織成 區段（或中繼區塊）之實體群組 馬控制裔之記憶體管理器 所管理的記憶體。 圖3 A(i)-3A(iii)根據本發明的_ ^ 60項較佳具體實施例，以 不意圖顯示邏輯群組及中繼區塊間的映射。 圖3B以示意圖顯示邏輯群組及中繼區塊間的映射。 圖4顯示中繼區塊和實體記憶體中結構的對齊。 圖5 A顯不從連結不同平面夕异 」十面之取小抹除單元所構成的中繼 區塊。 圖5B顯示其中從各平面選擇最小抹除單元⑽⑺以連結 至中繼區塊的一項具體實施例。 圖5C顯示其中從各平面選擇一個以上meu以連結至中繼 區塊的另一項具體實施例。 圖6為如控制恭及快閃記憶體中實施之中繼區塊管理系 統的示意方塊圖。 圖7A顯示邏輯群組中按循序順序寫入循序更新區塊之區 段的範例。 圖7 B顯示邏輯群組中按混亂順序寫入混亂更新區塊之區 段的範例。 圖8顯示由於兩個在邏輯位址有中斷之分開的主機寫入 #作而在邏輯群組中按循序順序寫入循序更新區塊之區段 的範例。 98706.doc -123 - 1288327 圖9根據本發明 匈覜不更新區塊 杈具體貫施例，馮_ 里為、更新一個邏輯 k铒群組之貧料的程序流程圖。 管：根據本發明的-項較佳具體實施例，更新區塊 ^ -斤一個邏輯群組之資料的程序流程圖。 回 為°羊、、、田顯示關閉圖1 0所示之混亂更新區塊之彙她 程序的流程圖。 兄 < 果… 圖1 為咩細顯示關閉圖1〇所示之混亂更新區塊之壓縮 程序的流程圖。 圖12A顯示邏輯群組的所有可能狀態，及其間在各種操 作下的可能轉變。 圖12B為列出邏輯群組之可能狀態的表格。 圖13A顯不中繼區塊的所有可能狀態，及其間在各種操 作下的可能轉變。中繼區塊是對應於邏輯群組的實體群 組。 圖13B為列出中繼區塊之可能狀態的表格。 圖14(A)-14(J)為顯示邏輯群組狀態上及實體中繼區塊上 各種操作效果的狀態圖。 圖15顯示用於記錄開啟及關閉之更新區塊及配置之已抹 除區塊之配置區塊清單（ABL)結構的較佳具體實施例。 圖16A顯示混亂區塊索引（CBI)區段的資料欄位。 圖16B顯示記錄於專用中繼區塊中之混亂區塊索引（CBI) 區段的範例。 圖16C為顯示存取進行混亂更新之給定邏輯群組之邏輯 區段之資料的流程圖。 98706.doc -124- 1288327 圖1 6D根據其中已將邏輯群組分割成子群組的替代性具 體實施例’為顯示存取進行混亂更新之給定邏輯群組之邏 輯區段之資料的流程圖。 圖16E顯示在其中將各邏輯群組分割成多個子群組的具 體實施例中，混亂區塊索引（CBI)區段及其功能的範例。 圖17A顯示群組位址表（GAT)區段的資料欄位。 圖1 7B顯示記錄在GAT區塊中之群組位址表（GAT)區段的 範例。 圖18為顯不使用及再循環已抹除區塊之控制及目錄資訊 之分布及流程的示意方塊圖。 圖19為顯示實體位址轉譯邏輯程序的流程圖。 圖20顯示在記憶體管理的操作過程中，在控制資料結構 上執行的操作層級。 圖21顯示以多個記憶體平面所構成的記憶體陣列。 圖22A顯示根據本發明的一般實施例，具有平面對齊之 更新之方法的流程圖。 圖22B_不在圖22A所不之流程圖中儲#更新之步驟的 較佳具體實施例。 圖23Α顯示不顧平面對齊按循序順序寫入循序更新區塊 之邏輯單元的範例。 圖23Β顯示不顧平面對齊接 非循序順序寫入混亂更新區 塊之邏輯單元的範例。 圖24Α顯示根據本發明的一項 — 、 么* /、體貫施例，具有平 面對背及填補之圖23Α的循序更新範例。 98706.doc -125- 1288327 V ，只子乂，/王丹肢$施例 及不具有任何填補之圖23B的混亂更新範例^ 、，圖24C顯示根據本發明的另-項較佳具體實施例，具有 平面對月及填補之圖23b的混亂更新範例。 圖25顯不其中各頁面含有兩個用於儲存兩個邏輯單元 (如兩個邏輯區段)之記憶體單元的範例記憶體組織。 圖26A和圖21的記憶體結構相同，只是各頁面含有兩個 區段而非一個。 圖26B顯示圖26A所示之呈有以绩柯同 一有以線性圖方式布局之記憶 體早兀的中繼區塊。 ，圖27顯示㈣代性方案如下：不料補要從-個位置複 製到另-個的邏輯單元，即可在更新區塊中進行平 齊。 、 圖28顯示其中缺陷區塊在彙總操作期間發生程式失敗時 會在另一個區塊上重複彙總操作的方案。 、 圖29以示意圖顯示具有允許足狗時間完成寫入（更新）操 作及彙總操作之時序或寫人等待時間的主機寫人操作。’、 圖30根據本發明的一般方案，顯示程式失敗處置的流程 圖。 圖3 1A顯示程式失敗處置的一項具體實施例，其中第二 (最後的重新配置）區塊和第二（中斷）區塊不同。 三 --鬥 〇 32Α顯示造成彙總操作之初始更新操作的流程圖 圖31B顯示程式失敗處置的另一項具體實施例，其中第 (最後的重新配置）區塊和第二（中斷）區塊相同 圖 98706.doc -126- ί288327 圖32Β顯不根據本發明的一項較佳具體實施例，多階段 彙總操作的流程圖。 圖33顯不多階段彙總操作之第一及最後階段的範例時 序。 圖34Α顯不其中中斷彙總區塊並非用作更新區塊而是用 作其彙總操作已經中斷之彙總區塊的例子。 圖34Β顯不始於圖34Α之多階段彙總的第三及最後階 段。 圖35Α顯示其中維持中斷彙總區塊為接收主機寫入之更 新區塊而非彙總區塊的例子。 圖35Β顯示始於第二例中圖35Α之多階段彙總的第三及 最後階段。 圖36Α顯示套用於主機寫入觸發關閉更新區塊且更新區 塊為循序時之情況的階段性程式錯誤處置方法。 圖36Β顯示在更新區塊之更新的例子中套用於（局部區塊 系統）的階段性程式錯誤處置方法。 圖36C顯示處理廢棄項目收集操作的階段性程式錯誤， 或不支援映射至中繼區塊之邏輯群組之記憶體區塊管理系 統中的清除。 圖37顯示在個區段寫入相同的邏輯群組後將〔刖區 段寫入關聯之混亂索引區段區塊的排程範例。 圖38A顯示直到在預定數量的寫入後在其中記錄cBI區 段時的更新區塊。 圖3顯示圖38A之進一步在索引區段後在其中記錄資 98706.doc -127- 1288327 料頁面1、2及4的更新區塊。 圖38C顯示圖38B之具有另一寫入以觸發索引區段下一 個記錄之邏輯區段的更新區塊。 圖3 9 A顯示儲存於混亂更新區塊中各資料區段標頭之中 間寫入的中間索引。 圖3 9B顯示在寫入的各區段標頭中儲存中間寫入之中間 索引的範例。 圖4 0顯示在混亂更新區塊之各資料區段標頭中儲存的混 亂索引攔位中的資訊。 圖41A顯示當各記憶體單元儲存兩個位元的資料時，4狀 態記憶體陣列的定限電壓分布。 S 41B顯示現有使用格雷碼（Gray c〇(je)的2次編碼過程程 式化方案。 圖42顯示藉由儲存複製的各區段以防衛關鍵資料的方 式。例如，可將區段A、B、C、及D儲存在複製複本中。 如在一個區段複本中有資料毀損，則可以讀取另一個來取 代。 圖43顯示其中通常將複製區段儲存在多重狀態記憶體的 非健全性。 圖44A顯示將關鍵資料錯開之複製複本儲存至多重狀態 圯憶體的一項具體實施例。 圖44B顯示只將關鍵資料之複製複本儲存至多重狀態記 體之邏輯上方頁面的另一項具體實施例。 圖44C顯示又另一項以多重狀態記憶體的二進制模式儲 98706.doc -128- 1288327 存關鍵資料之複製複本的具體實施例。 圖45顯示同時將騎資料之複製複本_存至兩個不同中 繼區塊的又另一項具體實施例。 圖46A和圖4 J A同在顯示4狀態記憶體陣列的定限電屢分 布並顯示作為圖46B的參考。 圖46B顯示使用容錯碼同時儲存關鍵資料之複製複本的 又另一項具體實施例。 圖47為顯不兩個資料複本之可能狀態及資料有效性的表 格。 圖48顯示先佔式重新配置儲存控制資料之記憶體區塊的 流程圖。 【主要元件符號說明】 1 缺陷區塊 2 中斷區塊 3 重新配置區塊 10 主機 20 記憶體系統 100 控制器 110 介面 120 處理器 121 選用性副處理器 122 唯讀記憶體（R〇M) 124 遠用性可程式非揮發性記憶體 130 隨機存取記憶體（RAM) 98706.doc -129- 1288327 132 快取記憶體 134、 610 配置區塊清單（ABL) 136、 740 清除區塊清單（CBL) 140 邏輯對實體位址轉譯模組 150 更新區塊管理器模組 152 循序更新 154 混亂更新 160 抹除區塊管理器模組 162 結束區塊管理器 170 中繼區塊連結管理器 180 控制資料互換 200 記憶體 210 群組位址表（GAT) 220 混亂區塊索引（CBI) 230、 770 已抹除的區塊清單（EBL) 240 MAP 612 已抹除的ABL區塊清單 614 開啟的更新區塊清單 615 關聯的原始區塊清單 616 關閉的更新區塊清單 617 已抹除的原始區塊清單 620 CBI區塊 700 邏輯群組 702 原始中繼區塊 98706.doc -130- 混亂更新區塊 MAP區塊 抹除區塊管理（EBM)區段 可用的區塊緩衝器（ABB) 已抹除的區塊緩衝器（EBB) 已清除的區塊緩衝器（CBB) MAP區段 來源MAP區段 目的地MAP區段 平面 讀取及程式電路 頁面 控制器 緩衝器 資料匯流排 -131 -

Claims (1)

1288327 十、申請專利範圍： 1·-種在一具有一記憶體單元陣列的多重狀態記憶體中用 於儲存資料之兩個複本的方法，其中各記憶體單元能夠 财子多個位S的資料，該多個位元的各位元可藉由各記 憶體單元上的連續程式化編碼過程進行程式化，該方法 包含： / 使用來自各記憶體單元之該等多個位元中的一位元， 同時程式化該等資料之第一及第二複本至一群組的記憶 體單元；及 在後續程式化該群組之記憶體單元之該等多個位元中 的其它位元過程中，排除使用和該等兩個複本中至少一 個關聯的記憶體單元，致使因後續程式化所造成的任何 問題不會毀損該等資料的兩個複本。 2·如請求項1之方法，其中： 该排除包括使用已在一最後連續過程中程式化之各記 憶體單元之該等多個位元中最終一位元來同時程式化該 等資料的第一及第二複本至該群組的記憶體單元中，致 使不會發生進一步的程式化編碼過程。 3·如請求項1之方法，其中： 該排除包括使用該多重狀態記憶體的一二進制模式來 同日^程式化該等資料的第一及第二複本至該群組的記憶 體單元中，致使不會發生進一步的程式化編碼過程。 4·如請求項1之方法，其中： 該多重狀態記憶體係組織成記憶體單元的區塊，記憶 98706.doc 1288327 體單元的各區塊可一起抹除；及 該等兩個複本可被同時程式化至兩個不同的區塊中。 5·如請求項2之方法，其中： 。亥夕重狀態記憶體係組織成記憶體單元 體單元的各區塊可-起抹除；A L 該等兩個複本可被同時程式化至兩個不同的區塊中。 6·如請求項3之方法，其中： j夕重狀態記憶體係組織成記憶體單元的區塊，記憶 體單元的各區塊可一起抹除；及 2等兩個複本可被同時程式化至兩個不同的區塊中。 月长項1之方法’其中該非揮發性記憶體具 極記憶體單元。 8·如明求項1之方法，其巾該非揮發性記憶體係為快閃 EEPROM 〇 士 :求項1之方法，其中該非揮發性記憶體係為。 •女明求項1之方法，其中該非揮發性記憶體係在一記憶 卡中。 〜 11· 一種在一具有一記憶體單元陣列的多重狀態記憶體中用 於儲存資料之兩個複本的方法，其中各記憶體單元能夠 2存f個位元的資料，該多個位元的各位元可藉由各記 l體單兀上的連績程式化編碼過程進行程式 '化，該方 包含： / 編碼相對於該等多個記憶體狀態的該等多個位元，致 使在—稍早程式化編碼過程中程式化的一位元不會受到 98706.doc 1288327 後續程式化編碼過程中不完整之程式化的影響；及 使用來自各記憶體單元之該等多個位元中的一位元來 同時程式化該等資料之第-及第二複本至—群组的記憶 體單元。 12. 13. 14. 15. 16. 17. 如明求項11之方法，其中該非揮發性記憶體具有浮動閘 極記憶體單元。 如明求項11之方法’其中該非揮發性記憶體係為快閃 EEPROM 〇 士明求項丨丨之方法，其中該非揮發性記憶體係為 NROM。 女明求項11之方法，其中該非揮發性記憶體係在一記憶 卡中。 種在一組織成區塊的非揮發性記憶體中用於儲存及更 新資料的方法，丨中各區塊已分割成可一起抹除的記憶 體單元，該方法包含： (a) 維持不同類型的資料； (b) 對该等不同類型的資料指派一階層； (c) 儲存複數個區塊中該等不同類型資料的更新，使得 各區塊實質上儲存該相同類型的資料； (d) 為了回應具有少於一預定數量之清空記憶體單元及 具有該等複數個區塊中最高階層資料類型的區塊，將該 區塊之貧料的目前更新重新配置至另一個區塊；及 (e) 如果未受到中斷，則重複（c)至（d)。 月求員16之方法，其中在一第一類型的該等資料的更 98706.doc 1288327 新-人數少於一第二類型的該等資料的更新次數時，使該 18. 19. 20. 21. 22. 23. 24. 25. 26. 等第一資料類型階層高於該等第二資料颠型。 如請求項16之方法，其中在一第一類型的該等資料的一 更新係由灵貝上填充一區塊之一第二類型的該等更新資 料的串接效應引起時，使該等第一資料類型階層高於該 等第二資料類型。 女月東項16之方法，其中清空記憶體單元的該預定數量 係介於一至六。 如請求項16至19中任一 體具有浮動閘極記憶體 如請求項16至19中任一 體係為快閃EEPROM。 項之方法，其中該非揮發性記憶 單元。 項之方法，其中該非揮發性記憶 其中該非揮發性記憶 如請求項16至19中任一項之方法 體係為NROM。 如請求項16至1 9中任一項之古、上 甘士斗 、之方法，其中该非揮發性記憶 體係在一記憶卡中。 如請求項16至1 9中任一項之古、、上 _ 、 / ，/、中5亥非揮發性記憶 -八有各儲存一位70之資料的記憶體單元。 如請求項16至19中任一項之古、上 一 、之方法，其中該非揮發性記憶 體具有各儲存一位元以上之资柯A 丄 < 貝枓的記憶體單元。 一種非揮發性記憶體，其包含： 一組織成區塊的記憶體陣列， 幻各區塊已分割成可一起 抹除的記憶體單元； 98706.doc 1288327 各類型的資料具有複數個階層甲的一階層，·及 一控制器，用於重新配置一區塊的目前更新至另一區 塊以回應具有少於一預定數量之清空記憶體單元及具 有該等複數個區塊中最高階層之資料類型的該區塊。 27. ::求項26之非揮發性記憶體，其中在一第一類型的該 寻1料的更新次數少於—第二類型的該等資料的更新次 數時，使該等第一資料類型階層高於該等第二資料類 型。 、 28. 如請求項26之非揮發性記憶體，其中在一第一類型的該 等資料的-更新係由實質上填充一區塊之—第二類型的 該等更新資料的串接效應引起時，使該等第―資料類型 階層咼於該等第二資料類型。 29_如請求項26之非揮發性記憶體，其中清空記憶體單元的 該預定數量係介於一至六。 30·如請求項26至29中任一項之非揮發性記憶體，其中該非 揮發性記憶體具有浮動閘極記憶體單元。 31·如請求項26至29中任一項之非揮發性記憶體，其中該非 揮發性記憶體係為快閃EEPROM。 32. 如請求項26至29中任一項之非揮發性記憶體，其中該非 揮發性記憶體係為NROM。 33. 如請求項26至29中任一項之非揮發性記憶體，其中該非 揮發性記憶體係在一記憶卡中。 34. 如請求項26至29中任一項之非揮發性記憶體，其中該非 揮發性記憶體具有各儲存一位元之資料的記憶體單元。 98706.doc 1288327 3 5.如請求項26至29中任一項之非揮發性記憶體，其中該非 揮發性記憶體具有各儲存一位元以上之資料的記憶體單 元。 98706.doc
TW093141376A 2003-12-30 2004-12-30 Non-volatile memory and method with control data management TWI288327B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/750,155 US7139864B2 (en) 2003-12-30 2003-12-30 Non-volatile memory and method with block management system
US10/917,725 US8051257B2 (en) 2003-12-30 2004-08-13 Non-volatile memory and method with control data management

Publications (2)

Publication Number Publication Date
TW200601041A TW200601041A (en) 2006-01-01
TWI288327B true TWI288327B (en) 2007-10-11

Family

ID=34753193

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093141376A TWI288327B (en) 2003-12-30 2004-12-30 Non-volatile memory and method with control data management

Country Status (4)

Country Link
EP (2) EP1702338B1 (zh)
KR (1) KR20070007265A (zh)
TW (1) TWI288327B (zh)
WO (1) WO2005066970A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637264B (zh) * 2016-05-20 2018-10-01 慧榮科技股份有限公司 資料儲存裝置之資料頁對齊方法及其查找表的製作方法
US10838621B2 (en) 2018-08-14 2020-11-17 Silicon Motion, Inc. Method and flash memory controller capable of avoiding inefficient memory block swap or inefficient garbage collection
US11295801B1 (en) 2020-09-21 2022-04-05 Silicon Motion, Inc. Method for managing flash memory module and associated flash memory controller and memory device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7139864B2 (en) 2003-12-30 2006-11-21 Sandisk Corporation Non-volatile memory and method with block management system
EP2428896A1 (en) * 2006-07-31 2012-03-14 Kabushiki Kaisha Toshiba Nonvolatile memory system, and data read/write method for nonvolatile memory system
WO2008057820A1 (en) * 2006-11-03 2008-05-15 Sandisk Corporation Nonvolatile memory with modulated error correction coding
KR100843135B1 (ko) * 2006-11-20 2008-07-02 삼성전자주식회사 비휘발성 메모리 관리 방법 및 장치
KR100823171B1 (ko) 2007-02-01 2008-04-18 삼성전자주식회사 파티션된 플래시 변환 계층을 갖는 컴퓨터 시스템 및플래시 변환 계층의 파티션 방법
KR100885181B1 (ko) * 2007-02-06 2009-02-23 삼성전자주식회사 그룹 맵핑 동작을 수행하는 메모리 시스템 및 그것의어드레스 맵핑 방법
JP4444314B2 (ja) 2007-07-13 2010-03-31 株式会社東芝 半導体メモリ情報蓄積装置とその書き込み制御方法
JP4968145B2 (ja) * 2008-03-31 2012-07-04 ソニー株式会社 放送信号受信機およびその受信制御方法、並びにｉｃ
JP5029467B2 (ja) * 2008-03-31 2012-09-19 ソニー株式会社 電子機器、電子機器のｉｃ内部構成部のばらつき調整方法およびｉｃ
JP2009253558A (ja) * 2008-04-03 2009-10-29 Sony Corp 電子機器、電子機器の調整方法およびｉｃ
PL2407537T6 (pl) 2009-03-11 2016-07-29 Shionogi & Co Humanizowane przeciwciało PcrV wykazujące aktywność przeciwko Pseudomonas
US8706983B2 (en) * 2010-06-30 2014-04-22 Sandisk Technologies Inc. Garbage collection of memory blocks using volatile memory
DE102011122344A1 (de) * 2011-12-23 2013-06-27 Valeo Schalter Und Sensoren Gmbh Verfahren zum Verwalten von Daten in einem Flash-Speicher, Fahrerassistenzeinrichtung und Kraftfahrzeug
TWI605458B (zh) 2012-04-25 2017-11-11 Sony Corp Non-volatile memory devices, non-volatile memory control devices, and non-volatile memory control methods
TWI479313B (zh) 2012-07-11 2015-04-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
KR101654709B1 (ko) * 2015-11-02 2016-09-06 재단법인대구경북과학기술원 플래시 메모리의 데이터 기록 및 판독을 제어하는 제어장치 및 제어방법
US9817593B1 (en) 2016-07-11 2017-11-14 Sandisk Technologies Llc Block management in non-volatile memory system with non-blocking control sync system
KR20180047778A (ko) * 2016-11-01 2018-05-10 삼성전자주식회사 단계별 저전력 상태들을 갖는 메모리 장치
CN107247674B (zh) 2017-06-16 2020-07-31 深圳市万普拉斯科技有限公司 内存块类型处理方法、装置、电子设备及可读存储介质
TWI702497B (zh) * 2018-12-26 2020-08-21 群聯電子股份有限公司 記憶體管理方法、記憶體儲存裝置及記憶體控制電路單元
US11809314B2 (en) 2021-11-21 2023-11-07 Silicon Motion, Inc. Method and apparatus for performing access control of memory device with aid of multi-stage garbage collection management

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095344A (en) 1988-06-08 1992-03-10 Eliyahou Harari Highly compact eprom and flash eeprom devices
US5070032A (en) 1989-03-15 1991-12-03 Sundisk Corporation Method of making dense flash eeprom semiconductor memory structures
US5343063A (en) 1990-12-18 1994-08-30 Sundisk Corporation Dense vertical programmable read only memory cell structure and processes for making them
US6222762B1 (en) 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
US5313421A (en) 1992-01-14 1994-05-17 Sundisk Corporation EEPROM with split gate source side injection
US5315541A (en) 1992-07-24 1994-05-24 Sundisk Corporation Segmented column memory array
US5367484A (en) * 1993-04-01 1994-11-22 Microchip Technology Incorporated Programmable high endurance block for EEPROM device
KR0169267B1 (ko) 1993-09-21 1999-02-01 사토 후미오 불휘발성 반도체 기억장치
US5661053A (en) 1994-05-25 1997-08-26 Sandisk Corporation Method of making dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers
JP3153730B2 (ja) * 1995-05-16 2001-04-09 株式会社東芝 不揮発性半導体記憶装置
US5903495A (en) 1996-03-18 1999-05-11 Kabushiki Kaisha Toshiba Semiconductor device and memory system
US5768192A (en) 1996-07-23 1998-06-16 Saifun Semiconductors, Ltd. Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
GB9903490D0 (en) 1999-02-17 1999-04-07 Memory Corp Plc Memory system
US6567307B1 (en) 2000-07-21 2003-05-20 Lexar Media, Inc. Block management for mass storage
US6456528B1 (en) 2001-09-17 2002-09-24 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
US6717847B2 (en) * 2001-09-17 2004-04-06 Sandisk Corporation Selective operation of a multi-state non-volatile memory system in a binary mode
GB0123415D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Method of writing data to non-volatile memory
US8412879B2 (en) * 2002-10-28 2013-04-02 Sandisk Technologies Inc. Hybrid implementation for error correction codes within a non-volatile memory system
US7103732B1 (en) * 2002-10-28 2006-09-05 Sandisk Corporation Method and apparatus for managing an erase count block
US7096313B1 (en) * 2002-10-28 2006-08-22 Sandisk Corporation Tracking the least frequently erased blocks in non-volatile memory systems
US6831865B2 (en) * 2002-10-28 2004-12-14 Sandisk Corporation Maintaining erase counts in non-volatile storage systems
US6985992B1 (en) * 2002-10-28 2006-01-10 Sandisk Corporation Wear-leveling in non-volatile storage systems

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI637264B (zh) * 2016-05-20 2018-10-01 慧榮科技股份有限公司 資料儲存裝置之資料頁對齊方法及其查找表的製作方法
US10838621B2 (en) 2018-08-14 2020-11-17 Silicon Motion, Inc. Method and flash memory controller capable of avoiding inefficient memory block swap or inefficient garbage collection
TWI711924B (zh) * 2018-08-14 2020-12-01 慧榮科技股份有限公司 能夠避免無效的記憶體儲存區塊交換或無效的垃圾回收之方法及快閃記憶體控制器
TWI725925B (zh) * 2018-08-14 2021-04-21 慧榮科技股份有限公司 能夠避免無效的記憶體儲存區塊交換或無效的垃圾回收之方法及快閃記憶體控制器
US11295801B1 (en) 2020-09-21 2022-04-05 Silicon Motion, Inc. Method for managing flash memory module and associated flash memory controller and memory device
TWI807275B (zh) * 2020-09-21 2023-07-01 慧榮科技股份有限公司 用以管理快閃記憶體模組的方法、快閃記憶體控制器與電子裝置

Also Published As

Publication number Publication date
EP1758027B1 (en) 2010-07-14
TW200601041A (en) 2006-01-01
EP1702338B1 (en) 2009-02-18
KR20070007265A (ko) 2007-01-15
WO2005066970A3 (en) 2005-11-24
EP1758027A2 (en) 2007-02-28
EP1702338A2 (en) 2006-09-20
EP1758027A3 (en) 2007-04-11
WO2005066970A2 (en) 2005-07-21

Similar Documents

Publication Publication Date Title
TWI288327B (en) Non-volatile memory and method with control data management
TWI288328B (en) Non-volatile memory and method with non-sequential update block management
JP4898457B2 (ja) 不揮発性メモリおよび制御データ管理を伴う方法
TWI272487B (en) Non-volatile memory and method with memory planes alignment
CN109947663B (zh) 分布式编程操作
US7783845B2 (en) Structures for the management of erase operations in non-volatile memories
TWI645404B (zh) 資料儲存裝置以及非揮發式記憶體操作方法
TWI269154B (en) Non-volatile memory and method of storing data in a non-volatile memory
TW201027347A (en) Solid state drive operation
TW201216058A (en) Use of guard bands and phased maintenance operations to avoid exceeding maximum latency requirements in non-volatile memory systems
TW200837562A (en) Non-volatile memory and method for class-based update block replacement rules
KR20180002259A (ko) 계층적 플래시 변환 레이어 구조 및 그 설계 방법
TW201113883A (en) Multi-bank non-volatile memory system with satellite file system
TW200844999A (en) Non-volatile memory with worst-case control data management and methods therefor
CN103098034B (zh) 用于条件和原子存储操作的装置和方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees