TWI287960B - One/multi layer printed circuit board capable of preventing electrostatic discharge and routing method thereof - Google Patents

Description

1287960 九、發明說明： 【發明所屬之技術領域】 本發明係揭露-鮮層戒多廣印刷電路板及其繞線方法，尤 指-種可抗靜電放電之單層或多層印刷電路及其繞線方法。 . . # 【先前技術】 為了提昇市售電子產品的可靠度’在產品公開販賣之 前，必須先通過若干安全規範測試以取得一認證號，然後 該項電子產品才可以正式販售。不論歐洲、美洲、或亞洲 各國都具有相關的認證標準，雖然細部的測試項目不同， 但其常見測试項目包含有·電磁干擾(Electro Magnetic φ Interference，EMI)、電磁敏度( Electro Magnetic Susceptibility, EMS ) 以及靜電放電（Electrostatic Discharge，ESD )…等 靜電放電測試係模擬人體所帶的靜電或手持工具對電子產品 所造成的影響。測試方式根據IEC61000-4-2規範可分為空氣放電 以及接觸放電。空氣放電使用於絕緣表面，其係將靜電槍接近待 測物後開始放電’其職電壓為2_15千伏特，並且放電後靜電搶 亦需接觸酬試點將電流導人待測物體上。接觸放電係將靜電搶 1287960 ‘直接接觸於姻物之_ 分，其測試為2_8千伏特的接碩或其他可能接觸之金屬部 為了有效避免空氣放電對產品造成的損室 的外殼會使用某些特殊 ^產品 將絕緣性的嶋材一複合材料是 能，典型具有料電:靜電的功 Γ二導電性複合材料不會產生大量的靜電 何，並且會在累積到危害程度之_散掉靜電荷。 静電 出連接埴\接槪電服為_，因為料荷會經由外露的輸入輸 出連接埠(I_/ou_conn咖），脈 =板’如繼秘物_錢續繊物近加上保 ^電路’並且適當地將靜電荷導人接地端，則靜電荷很可能會直 接將印刷電路板上的晶片燒壞，進而對電子產品造成永久性的損 壞0 【發明内容】 @ g 於提供—種可抗靜電放電之 單層或夕層印刷電路及其繞線方法以降低靜電放電對電子產品造 成的傷害。 1287960 . 依據本發明之申請專利範圍，其係揭露一種用於一單層或多 層印刷電路板以抗靜電放電之繞線方法。該繞線方法包含有：設 置一第一繞線區域；設置一第二繞線區域，其中該第一繞線區域 -與該第二繞線區域係相隔至少一預定距離；以及連接一阻絕元件 於該第一繞線區域與該第二繞線區域之間，用來衰減由靜電放電 所產生之突波，以及避免該突波經由該第一繞線區域傳遞至該第 二繞線區域。 _ 依據本發明之申請專利範圍，其係揭露一種可抗靜電放電之 單層或多層印刷電路板。該單層或多層印刷電路板包含有··一第 一繞線區域，用來對一輸入輸出連接埠進行繞線；一第二繞線區 域，用來對該單層或多層印刷電路板上一電子元件進行繞線，其 中該弟^一繞線£域與該弟一繞線區域係相隔至少一預定距離；以 及一卩且絕元件，電連接於該第一繞線區域與該第二繞線區域之 _ 間，用來衰減由靜電放電所產生之突波，以及避免該突波經由該 第一繞無區域傳遞至該弟二繞線區域。 【實施方式】 請參閱第1圖，S 1圖係為本發明單層或多層印刷電路板1〇 之-實施例的不意圖。單層衫層印刷電路板1G巾設置有複數個 繞線區域2G、4G、-壕溝（亦g卩裸空，無金屬成分）6()以及一阻 1287960 絕70件80。其中，繞線區域20、40係設置在同一佈線層上，繞線 區域20上設置有-層導電金屬面（斜線部分）22以及一輸入輸出 連接埠（I^ut 7 0utPut connector) 24，用來連接位於單層或多層 印刷電路板10外部的裝置（未圖示）。繞線區域*上設置有導 電金屬面（斜線部分）42、複數個積體電路44、46以及複數條印 刷導線48、52，用來連接積體電路44、46。本實施例中，導電金 屬面22、42係在單層或多層印刷電路板1〇上舖銅所產生，其主 要目的在於提供接地端給單層或多層印刷電路板1〇上所肴的元 件，並且在鋪銅的過程中會閃避單層或多層印刷電路板丨〇上的印 刷導線48、W、以及積體電路44、46的錫墊（pad),以避免發 生短路的If形。由於鋪銅係為—業界習知之技術故不在此—贊 述因此’舉凡積體電路44、46以及輸入輸出連接埠％的接地 聊（groundpm)或屏蔽腳（shieldingpin)都會連接到導電金屬面 、42 上。 綠溝60係用來隔離繞線區域20、40，本實施例中，壕溝60 之最小寬錢為I·25㈣(mm),且輸人輸岐接埠％係為一電 原插孔、耳機孔等。在進行靜電放電測試時，靜電荷可能經由輸 (ground pin) C shielding pin ) 進而進入導電金屬面22。由於壕溝6〇會將導電金屬面U、似隔 、因此靜電荷不會藉由導電金屬面Μ傳遞到導電金屬面42，以 進一步保護繞線區域4G上的積體電路44、46。請注意，壕溝的最 1287960 小寬度會隨著單層或多層印刷電路板的板材、厚度或其他特性而 有所改變’並不以本實施例為限。當壕溝寬度不足時，強大的靜 電荷仍然可能以尖端放電等方式從導電金屬面22竄流至導電金屬 • 面 42。 但是，如果繞線區域20、40的接地端完全沒有相連，可能會 v使繞線區域2〇、40兩邊的接地電壓浮動。因此本發明進一步利用 巍 阻絕元件80來導通導電金屬面22、42的直流電壓，同時讓行經

W 阻絕元件80的交流訊號大幅衰減。由於靜電放電過程中其瞬間產 生的靜電荷可視為一突波訊號（impulse),且突波訊號在頻譜上 可分解為許多不同頻率的高頻訊號。因此當繞線區域2〇受到一突 波訊號的影響時，談突波訊號仍無法通過阻絕元件8〇以影響繞線 區域40 °即便有小部分突波訊號通過阻絕元件80到達繞線區域 40，其對繞線區域4〇的影響也十分微弱。 鲁 本實施例中’卩且絕元件80係為一最大寬度為0.1厘米(mm)的 印刷導線，這是因為線寬較細的導線對高頻訊號而言係等效於一 電感’因此可以有效地防止高頻訊號通過。然而本發明中印刷導 線的最大寬度亦會隨著單層或多層印刷電路板的板材、厚度或其 他特性而有所改變，並不以本實施例為限。除此之外，本發明中 阻絕元件80亦可以是金屬銅、〇歐姆的電阻、電感、或是其他可 衰減高頻訊號的元件。 1287960 請參閱第2圖，第2圖係為本發明抗靜電放電之鉾線方去 流套·圖。其包含有下列步驟： 步驟100 :開始； 步驟102:將複數似件中屬於輸人輸出連接埠的元件分為一 類，其他元件分為另一類； 步驟104 :在-單層或多層印刷電路板上設置—第—繞線區域以 及-第二繞線區域’其中該第―、第二繞線區域間至·少 相隔一預定距離；# 步驟106:在第一繞線區域擺設屬於輸入輸出連接埠一類的元 件’以及在弟二繞線區域擺設其他元件，並且進行繞線； 步驟108 ·分別在第一繞線區域以及第二繞線區域各自舖設一導 電金屬面作為接地端； 步驟110 ··在第一繞線區域的導電金屬面以及第二繞線區域的導 電金屬面之間連結一阻絕元件； 步驟112 :結束。 請注意’步驟104中所述之預定距離即為第1圖中壕溝60的最小 寬度。 11 1287960 總而言之，本發明利用壕溝將單層或多層印刷電路板分為兩 (個以上之繞線區域，並且將外露的輸入輸出連接埠與其他元件分 \ 別設置在不同的繞線區域中，以避免其他元件受到靜電放電的干 擾，同時利用阻絕元件將不同繞線區域的接地端相連，以避免接 、地電壓浮動。由於阻絕元件的成本相當低廉、且取得容易，故相 較於習知之技術所使用保護電路，本發明可以省下相當可觀的製 造成本。 y 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範 圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 % 第1圖係為本發明單層或多層印刷電路板之一實施例的示意圖。 第2圖係為本發明抗靜電放電之繞線方法之流程圖。 1287960 【主要元件符號說明】 10 單層或多層印 20、40 繞線區域 刷電路板 22、42 導電金屬面 24 輸入輸出連接 埠 44、46 積體電路 48、52 印刷導線 60 壕溝 80 阻絕元件 13

Claims (1)

1287960 十、申請專利範圍： 1· 一種用於一單層或多層印刷電路板（One /Multi-layer printed circuit board，PCB )以抗靜電放電（Electrostatic Discharge，ESD) 之繞線方法，其包含有： 設置一第一繞線區域； 設置一第二繞線區域，其中該第一繞線區域與該第二繞線區域 係相隔至少一預定距離；以及 連接一阻絕元件於該第一繞線區域與該第二繞線區域之間，用 來衰減由靜電放電所產生之突波，以及避免該突波經由該第一 繞線區域傳遞至該第二繞線區域。 籲2.如專利申請範圍第i項所述之繞線方法，其中該第一繞線區域 包含有—第—接地端’該第二繞線區域包含有-第二接地端， 以及該阻絕元件係電連接於該第一接地端及該第二接地端。 3.如專利申請範圍第2項所述之繞線方法，其中設置該第一彻 區叙步驟包含有：於該第—繞線區域設置—第—導電面⑽ 為該第-接地端；設置該第二繞線區域之步驟包含有：於該負 1287960 二繞線區域設置一第二導電面以作為該第二接地端。 、4·如專利申請範圍第3項所述之繞線方法，其中該第一導電面及 該弟一導電面均為鋪銅面（copperpour area)。 ' ί 5,如專利巾請範圍第3斯述之繞線方法，其巾該第_導電面係 •電連接一輸入輸出連接埠（Input / 〇utput c〇nnect〇r)之接地腳 (groundpin)或屏蔽腳（shieldingpin)，以及該第二導電面係 電連接至一電子元件之接地腳。 6·如專利申請範圍第1項所述之繞線方法，其中該第一繞線區及 該第二繞線區域係位於該單層或多層印刷電路板之同一佈線層 _ (layoutlayer)上。 7·如專利申請範圍第1項所述之繞線方法，其中該第一繞線區及 該第二繞線區域係位於該單層或多層印刷電路板不相同之佈線 層上。 15 1287960 8.如專利申請範園第1項所述之繞線方法，其中該阻絕元件係為 一印刷導線，且鱗卿線之職係不大於-預定線寬。 9.如專辦請麵第1項所述之親綠，其中雜絕元件係為 一電感。 10·如專利申雜圍第J項所述之繞線方法，其中該阻絕元件係為 一電阻。 u·如專利申睛範圍S 1項声斤述之繞線方法，其中該阻絕元件係為 一金屬銅。 泛一種可抗靜電放電之單層或多層印刷電路板，其包含有·· 第繞線區域，用來對一輸入輸出連接埠（Input / Output connector)進行繞線； 一第二繞線區域，用來對該單層或多層印刷電路板上一電子元 件進行繞線，其中該第一繞線區域與該第二繞線區域係相 隔至少一預定距離；以及 1287960 一阻絕元件’電連接於該第一繞線區域與該第二繞線區域之 間，用來衰減由靜電放電所產生之突波，以及避免該突波 經由該第一繞線區域傳遞至該第二繞線區域。 13·如專利申請範圍第12項所述之可抗靜電放電之單層或多層印 刷電路板，其中該第一繞線區域包含有一第一導電面，電連接 _ 該輸入輸出連接埠之接地腳或屏蔽腳，該第二繞線區域包含有 一第二導電面，電連接至該電子元件之接地腳，以及該阻絕元 件係電連接於該第一導電面及該第二導電面之間。 14·如專利申請範圍第13項所述之可抗靜電放電之單層或多層印 刷電路板，其中該第一導電面及該第二導電面均為鋪銅面 (copper pour area) ° 15·如專利申請範圍第13項所述乏可抗靜電放電之單層或多層印 刷電路板，其中該第一導電面及該第二接地端係位於該單層或 多層印刷電路板之同一佈線層（layoutlayer)上。 17 l28796〇 • 16·如專利申請範圍第i3項所述之可抗靜電放電之單層或多層印 刷電路板，其中該第一導電面及該第二接地端係位於該單層或 多層印刷電路板不同之佈線層上。 I 17.如專利申請範圍第12項所述之繞線方法，其中該阻絕元件係 為一印刷導線，且該印刷導線之線寬係不大於一預定線寬。 18·如專利申請範圍第u項所述之繞線方法，其中該阻絕元件係 為一電感。 ' 19. 如專利申請範_ ^項所述之繞線方法，其中該阻絕元件係 為一電阻。 、 20. 如專利申請範圍第12項所述之繞線方法，其中該阻絕元件係 為一金屬銅。 卜 十一、圖式：