TWI286712B - Method for phase shifting a strobe signal - Google Patents

Description

12*86712 九、發明說明： 【相關申請案】 本申請案主張於2004年 請案第60/539787號的權益， 【發明所屬之技術領域】 1月 27日申嗜 〒明之吴國臨時申 其係合併於此作為參考。 本發明整體上係和高速資料界面相關，且更特別地相 關於調整高速界面中所使用的一相位位移電路。 【先前技術】 在一些高速界面電路中，舉例來說雙倍資料速率記憶 體界面，-閃控信號可使用作為一組資料信號的時序和： 復。亦即一傳送電路提供一組資料信號和一資料閃控信號 至一接收電路，此閃控信號會被傳送使得其閃控信號之邊 緣和資料信號傳送的邊緣或變換區間對齊。 然而對於適當的資料回復，欲求的是該閃控信號需要 相對於接收到的資料作相位位移，例如位移九十度，同樣 欲求的是該相位位移可準確地完成來改善資料的回復。^ 為人所欲求的是，舉例來說在裝置電源打開或其它合適的 時間，該位移可自動地產生。藉由可自動地產生位移，有 關如#作貝或其它錯誤之手動校正的問題可被減少或消 除0 因而所需要的為用作在高速界面電路中提供校正一相 位位移的電路、方法和裝置，亦欲求的是此種校正或調整 可自動地執行。 【發明内容】 5 1286712 '兩因此本發明的實施例提供用作調整一相位位移電路的 :路、方法和設備來提供對應改善的f料回復之_相位位 移:本發明的一特定實施例提供一可變延遲胞，經由可變 ':胞之延遲在調整圖樣時為可變，出現的錯誤被追蹤， 且從錯誤的出現或不出王見，可選擇一較佳的延 、 用以接收資料。 ， -&纟發明的本質和優點可以參照下述之實施方式和所附 圖式可獲得更佳的了解。 【實施方式】 第1圖為結合本發明實施例之一計算系統1〇〇的區塊 圖，此計算系統1〇〇包括一北橋晶片11〇、圖形加速器12〇、 V 南橋晶片130、訊框緩衝區140、CPU150、音效卡160、乙 太卡I62、數據機164、通用串列匯流排（USB)卡166、圖 形卡168、周邊元件連接界面插槽17〇和記憶體1〇5。此 圖和所有包括的圖只用作說明的目的來顯示，並且並非限 制本發明之可能貫施例也並未限制本發明之申請專利範 琴圍。 ” 北橋晶片110從CPU150傳遞資訊往返於記憶體1〇5、 圖开> 加速1乙〇不〇南橋晶片1 3 〇。南橋晶片w 〇經由例如 通用串列匯流排卡166和乙太卡162的連接與外部通訊系 統界接。繪圖加速器120透過北橋晶片11〇而由圖形加速 槔（AGP)匯流排125從CPU150或直接地從記憶體1〇5或訊 框緩衝區140接收繪圖資訊，此繪圖加速器12〇與訊框緩 衝區140界接，訊框緩衝區14〇可能包括儲存顯示畫素的 1286712 一顯示暫存器。 在此結構下，CPU15〇被計算系統1〇〇要求執 此種處理工作。特別地是圖形加 里勺 疋σσ 依賴CPU150來 建立計算並計算幾何值，並且音效卡16〇依賴咖5〇以 ㈣處理音效資料、位置計算和例如合唱、回冑、障礙、 閉塞與相似的各種效果。並1 CPU15()保持對有關於可能 正在執行之應用程式的其它指令負責，如同負責連接至南b 橋晶片1 30的各種周邊裝置的控制。

第2圖為結合本發明實施例之一改良式計算系統2⑽ 的區塊圖，改良式計算系統2〇〇包括NVIDU nForcy%内 建繪圖處理器（IGP)210、nForce2媒體通訊處理器 (MCP2)220、記憶體212和214、CPU216、選擇式繪圖處: 器218和訊框緩衝區240、監視器222、掃描器或照相機 2 3 4、滑鼠、鍵盤和印表機2 3 6、硬碟2 3 8、軟式數據機2 4 2、 乙太網路或區域網路246和音效系統248。 此種革命性的系統架構已可設計為一分散處理平臺， 其釋放CPU以執行最適合CPU的工作，特別的是， nForce2IGP210包括一繪圖處理單元（GPU)(未顯示），其可 執行先前交由CPU216的繪圖運算，或者是，nF〇rce2内建 繪圖處理器21 0可和執行該些運算之選擇式繪圖處理器2 i 8 界接，同樣，nForce2媒體通訊處理器（MCP2)220包括能 執行許多先前地由CPU21 6完成的音效計算之一音效處理

單元（audio processing unit; APU)，在這種方式中，CPU 係釋放以更有效地執行CPU的工作。並且藉由合併如通用 1.286712 一 串列匯流排USB或乙太網路之通訊技術的套件，nF〇rce2 媒體通訊處理器220能夠執行大部份先前由cpu216負責 的通訊工作。 在此種結構下，nF〇rce2210於匯流排213和215上和 記憶體212和214通訊，nForCe2内建繪圖處理器21〇也 .於先進圖形加速埠匯流排217上之選擇式繪圖處理器218 界接。在不同的電腦系統中，選擇式繪圖處理器218可移 去，且監視益222可直接地由nF〇rce2内建繪圖處理器21 〇 鲁驅動。在其它系統中，可能有一個以上的監視$ 222可直 接的耦接至選擇式繪圖處理器218或耦接至nF〇rceTM2内 建繪圖處理器210，nForceTM2内建繪圖處理器21〇於一 、HyperTransP〇rtn鏈結221上和nForce2媒體通訊處理器 220界接，選擇式繪圖處理器218也可和外部記憶體界接， 其在此範例中並未顯示。 本發明之實施例可使用以改善下列時脈信號頻率的改 變：至記憶體212和214的界面，從選擇式繪圖處理器218 至其外部記憶體（未顯示），或未顯示之其它可選擇的記情 體，或於其它數位系統中的其它記憶體界面或其它電路。 nF〇rCe2媒體通訊處理器220含有乙太網路或區域網 路246和軟數據機242的控制器，nForce2媒體通訊處理 器220也包括用於滑鼠、鍵盤和印表機236的界面，及用 於掃描器或照相機234與硬碟238的USB蟑。 此種安排允許CPU216、nForce2内建繪圖處理器21〇 及nForce2媒體通訊處理器220以獨立、同時並平行的广 1286712 本發明實施例也可使用 , m ^ 之用以改善裝置之間的高速介面， 如弟1圖中的繪圖加速哭彳 120和訊框緩衝區14〇之間的 面，或北橋晶片1 1 0和纪愔雕 ,,9 思體105之間的界面，或第2圖 中nForce2内建繪圖處理哭 恿理益210和記憶體212和214之間 的界面。 第3圖為一簡化方塊圖，盆 _ 八”、、員不於一焉速界面之傳送 和接收端之資料和有關閃控信號間的關係，其高速介面係 與本發明貫施例一&。傳送器和接收器可包括在繪圖處理 益 '記憶體或其它的積體電路之中，一般係每一晶片傳逆 和接收幾個資料信號和至少一個閃控信號，傳送器31〇於 通道320 ±提供資料和閃控信號至接收$咖。於傳❹ 或來源端，叫312和WDQS閃控信號314係對齊，此意指= 料和閃控信號邊緣同時觸發，因而這些信號遭受相^的^ 合雜訊。因為信號已經對齊，資料和閃控信號同時承受相 似的切換雜讯，其會造成拉攏和排擠與信號完整性失真， 因而造成資料和相關閃控信號間的偏斜。同樣的，因為從 其它通道和雜訊來源而於資料通道32〇中的耦合，資料和 相關閃控^號一般的遭受相似的失真。 對於如第3圖中之界面的理想相位位移並非永久準確 為九十度’特別是，因為資料通道32〇中DQ資料信號312 和WDQS閃控信號314所見的不匹配，最佳化延遲可能不 同於九十度。相似地DQ資料信號312和WDQS閃控信號31 4 可遭受不同的雜訊和耦合，亦即，並非這些信號遭受的所 1286712 有雜訊為妓炉_ #丄 /、衩—其中一些雜訊為差模，相似地，於資料曲 ^號3變化造成符號間的交互干擾（ISI)，其會於資料 於；J^12的訊緣中造成一資料依存歪斜，因此舉例來說， ^路已置放於—印刷電路板上之後，需要的是在製 k過矛王的日矣pg &田 全邙由 、B 瑕“化相位位移。再次，通常此種調整係 手動元成，而因為操作員或其它形態的錯誤，會造 .、1外的製造成本和可靠度的降低。 傷主L C 3 般由印刷電路板上的一軌跡所組成，沿著 積體電路谭接點用線連接引線框接腳。 ^接收鳊，閃控信號可以量T1 340相位位移，其大約 ^ 9〇度。在廷方式下，閃控信號可集中於DQ資料位元 的中心，因而提供DQ332資料的回復。 、狀周正序列於裝置充電時、於一低電壓漏失的狀態之後、 衣置自低電源模態出現之後或於其它時間可完成。 雕干弟4圖說明一時序序列，其可使用來自動地校正一積 鲁f電路中一閃控信號和一所接收的信號間相位的位移，其 積體電路係和本發明實施例一致。一調整或測試資料曲線 41〇被接收，閃控信號在分離步驟中經由一窗可從延遲最 小值至延遲最大值改變，舉例來說，閃控延遲可從六十度 又化至一百二十度，或者是，可使用其它類型的窗。本發 月的貝靶例中，資料以大約1 GHz的資料速率接收，每 一步驟大約為l〇ps，一些步驟可能比1〇ps較大，特別是 該些並不接近九十度相位位移的步驟。 於窗中的每一步驟420，可決定調整序列是否可正確 10 1286712 地接收，假如資料未被正確地接收，一失效狀態係與該步 驟有關。假如資料可正確地接收，一通過狀態係和該步驟 有關。在本發明一特定的實施例中，所測試的第一步驟為 當DQS信號指示為42〇的該步驟，且連續步驟可依序地測 試0 • L過叙生的弟一步驟被儲存，在這例子中步驟4 5 0 被儲存。一通過發生的最後步驟也被儲 •步驟彻。步驟彻和㈣偏被平均，在此料況= Φ成y驟4 3 0 ’閃控h號在該處位置對齊，在此種特別的例 子中，理想的步驟430從九十度相位位移步驟44〇變化。 第5圖為結合本發明實施例之—積體電路5〇〇的一區 塊圖，包括延遲胞或電路52〇、522、524和526與主延遲 鎖相迴路530，一主時脈信號由主延遲鎖相迴路53〇於線 550上接收，主延遲鎖相迴路53〇提供線54〇、542、544 和546上的芩考電流至延遲胞或電路52〇、522、524和， 延遲胞或電路520、522、524和⑽延遲在線51〇、512、 籲51 4和51 6上所接收的閃控信號。 第6圖為更詳細地顯示第5圖中主延遲鎖相迴路和延 遲線的簡圖，包括於主延遲鎖相迴路61()中的為一相位伯 測器612、m 614和延遲線616，延遲線616包括延 遲胞或電路63G、632、634和636,其由電流源64〇、642、 644和646所提供的參考雷户戶“全两 .^ ^ ^ , 〆5包/爪所偏壓，參考電流可提供至 延遲胞6 5 0 ’其延遲閃控信號。 61 2接收，相 於線620上的主時脈信號由相位偵測器 11 1286712 位偵測器61 2將於線620上的主時脈信號和於線622上的 延遲線輸出比較，相位偵測器612使用電流泵614增加或 降低延遲線61 6中的電流，延遲線6丨6提供一三百六十声 相位位移給線620上的主時脈信號，因此由電流源64〇、 642、644和646所提供的每一參考電流使得延遲胞或電路 630、632、634和636每一者提供九十度的相位位移。 延遲胞或電路630、632 ' 634和636可為具有由電流 源640、642、644和646所提供電流的差動放大對，或是 _其可為其它合適的電路。 疋 由電流源640、642、644和646所提供的參考電流係 鏡射至且提供至延遲胞65〇，因此延遲胞65〇提供九十声 的相位位移至閃控信號，此九十度的相位位移可由此中= 描述的調整序列所調整。 第7圖係一方塊圖，其說明可使用作為第6圖中主 遲鎖相迴路610或為本發明其它實施例中一主延遲鎖相迴 路的-主延遲鎖相迴路，纟包括一相位偵測器71〇、電： 泵720、參考電流源73〇和延遲胞或電路74〇，電流泵 包括充電電流源722、放電電流源724和電容器726。 主時脈信號於緣750上由相位债測器、71〇和延遲 電路74G接收，當此電路被鎖住時，延遲胞延遲主時: 號删度且於線760上提供一輸出至相位偵測器71〇 = 如線750矛口 760上的信號間有相位差或錯誤，相位： 71 0產生充電或放電信號至電流源722和724，這此♦ L 源中的k化提供一變動的電壓於電容器726兩端，1 12 1286712 ’再次’由電流源730所 來提供九十度相位位移至 由參考電流源730所提供的電流 提供的電流可鏡射且提供給使用 閃控信號的個別延遲胞。 施例-致。V括，'电路之部份的方塊圖，其和本發明實 可變的延二!—延遲鎖相迴路810、-線接收器， J又的延遲兀件830、狀能施哭…π ^ 兮己愔雕心杜1 840、重新計時電路85〇、 粗⑽、測試曲線記憶體870和比較電路88〇。 上接I: 825上由接收器820接收的資料，其最後於線827 Α =出至重新計時電路850,重新計時電路85〇可 的杏,反°° I進先出或其它合適的架構，在本發明不同 的貫施例中，重新計日丰雷敗 啊"^路850為-深度於10至20位元 之間的先進先出，或者是可以使料同深度的先進先出。 於線835上由可變延遲元件_㈣的控信號 QS ’可變延遲元件83〇延遲該閃控信號且於線聊上提 i、柃脈仏唬至重新計時電路850，重新計時電路85〇於 線855上提供所接收的資料至記憶體860。記憶體860儲 存形成所接收之資料曲線的數個位元。 測試曲線記憶體87〇提供可送至線接收器82〇之一正 確的曲線至比較電路88〇，測試曲線記憶體87〇可從積體 電路分離或其可包括積體電路上，比較電路88〇將於線8旰 上所接收的資料曲線和於線875上已知良好的測試資料曲 線比較，假如這兩個資料曲線匹配，於線885上提供一通 過k唬至狀怨機器840，假如曲線不匹配，於線885上提 供一失效信號至狀態機器84〇。 13 1286712 狀態機器840調整提供至可變延遲元件830之電流， 在本發明一特別的實施例中，於電流調整線845上的電流 以最大值開始且以離散的步驟降低，因此由可變延遲元件 830所提供的延遲以最小值開始且增加至最大的程度。 在本發明一特定的實施例中，於線845上的電流校正 以離散的步驟變化，在每一離散的步驟中，於線825上接 收的一測試或調整曲線可由線接收器820接收。在每一步 驟，決定測試或調整曲線是否被正確地接收還是被不正確 _地接收。如上面所述，調整曲線可正確接收的第一和最後 步驟由狀態機器8 4 0保留。在一特定的實施例中，平均此 兩種步驟，且對應的電流於電流調整線845上提供至可變 的延遲元件830。在其它實施例中，除了平均的方法之外 可以使用其他的運异法’例如加權平均。 如前所述，於線805上由延遲鎖相迴路81〇接收的一 主時脈信號，其於線815上提供一參考電流至可變延遲元 件830，線815上的參考電流為使得可變延遲元件83〇提 供一九十度的相位位移所需的電流’於線845上的電流調 整根據以上變化此電流。 第 圖马一 流程圖，其為以一調整序列調整一可變延 遲的方法，其為與本發明實施例—致的方式。動作91〇中， 經由-可變延遲元件且可使用來延遲一閃控信號的延遲係 設定於最小值。在動作92G +，—測試曲線或調整序列於 一貧料輸入處接收，㈣930中，所接收的測試曲線和一 預期接收的測試曲線比較，且於動作94〇中，儲存一通過 14 1286712 旗標、失效旗標或指示。 動作950巾’決定延遲是否於延遲的最大值，假如為 〕X L遲被i曰里，且另一測試曲線於動作92〇中接收， 饭如已達到取大延遲，具有一通過旗標的最小延遲和最大 延遲在動作970中被平灼，> 、 十均其通過旗標與最大延遲與最小 遲有關且乂平均值於動作980中可使用以設定可變延 遲元件之延遲。 熟悉本技藝者應了解的是，和本發明實施例一致之此 流程的變化可完成。舉例而言，步驟尺寸每次變化，延遲 就增量’或者是遠離9G度的步驟可能較接近9G度的步驟 大，因為正確的延遲較可能地接近於90度，且因此需要 更多的解析度。同樣的，位元數目或調整序列數目可視在 何種步驟而變化，或者組成一通過或一失效的決定可變 化。舉例而言’可要求100%，或是一簡單或超過多數的 可為測試。 特定實施例所使用的調整曲線為下面顯示的—曲線連 續，該曲線涵蓋大多數因資料速率的獨〗、獨0、高頻和 次諧波頻率所產生之最差之信號間干擾（ISI)的情況，本 發明其它實施例可使用其它調整曲線，且調整曲線中的位 元數可變化。 01 01 011 011 0111 0111 01111 01111 15 1286712 00 1 00 1 0011 0011 00111 00111 001111 001111 0001 0001 00011 00011 000111 000111 0001111 0001111 • 00001 0001 000011 000011 上面本發明示範姓每 生月施例的榣述為說明和描述 了說明與敘述的目的而s招 廿又立 、、二馮 王現，亚不思欲將本發明限 詳細說明的形式，許多 j牡所 干夕心正和改变依照上述揭示為可 的。玄一貝&例被运擇並且敘述以為最佳解釋本發明的 理和實作，使得熟悉該項技術者能夠以最佳的方式利用本 發明。该些實施例係經過選擇且為了最佳解釋本發明之原 則與實際應用而敘$，以使得其他相關領域中具有通常知 識者以不同的貫施例與不同的修改而利用本發日月，並且該 些K施例與修改係適用於所思考的特別應用。 【圖式簡單說明】 第1圖為結合本發明實施例之一計算系統的一區塊 圖。 第2圖為結合本發明實施例之一改善計算系統的一區 塊圖。 16 〜第3圖為顯示之一簡要區塊圖 I施例的一高速界面之傳 /、‘、、、不符合本發明 磽與資料的關係。 1相關的閃控信 第4圖顯示一時序序列，置 電路雷路中^ ，、，、用於自動調整在一積I# 路-路中閃控信號和—接收信號 積- ^ r m ^ , 不目位位〇 乐5圖為、結合本發明實施 i鬼圖。 檟體包路500的—方 第6圖為更詳細地顯示第5圖之主 遲線的一概要圖。 3之主延遲鎖相迴路和延 第7圖為說明一主延遲鎖相迴路之方塊圖，其可使用 目中主延遲鎖相迴路61〇或為本發明其它實施例中 主延遲鎖相迴路。 弟8圖為顯示一積體電路之部份的一區塊圖，該積體 免係和本發明實施例符合。 μ 9圖為一流紅圖，其利用與本發明實施例相符之方 工的調整序列調整一可變延遲的方法。 【主要元件符號說明】 1〇° 計算系統 1 0 5 ^ 記憶體 110 北橋晶片 115 匯流排 120 繪圖加速器 125 圖形加速埠匯流排 13〇 南橋晶片 17 框緩衝區

CPU 音效卡 乙太卡 數據機 通用串列匯流排卡 繪圖卡 周邊元件連接界面插槽 改善計算系統 内建繪圖處理器 記憶體 匯流排 記憶體 匯流排

CPU 先進圖形加速琿匯流排 可選擇的繪圖處理器 多媒體通訊處理器 HyperTransportTM 鏈結 監視器 掃描器或照相機 滑鼠、鍵盤和印表機 硬碟 框緩衝區 18 1286712

242 246 248 310 312 314 320 330 332 334 340 410 420, 430, 440, 450, 460 500 510, 512, 514, 516 520, 522, 524, 526 530 540, 542, 544, 546, 550 610 612 614 616 620 622 軟數據機 乙太網路或區域網路 音效系統 傳送器 DQ資料信號 WDQS閃控信號 通道 接收器 DQ資料 WDQS閃控 量 測試育料曲線 步驟 積體電路 WDQS閃控信號 延遲胞或電路 主延遲鎖相迴路 線 主延遲鎖相迴路 相位偵測器 電流泵 延遲線 線 線 19 1286712

630, 632, 634, 636 640, 642, 644, 646 650 710 720 722 724 726 730 740 750, 760, 805 810 815 820 825 827 830 835, 837 840 845 850 855 860 865 延遲胞或電路 電流源 延遲胞或電路 相位偵測器 電流泵 充電電流源 放電電流源 電容器 參考電流源 延遲胞或電路 線 延遲鎖相迴路 線 線接收器 線 線 可變的延遲電路 線 狀態機器 線 重新計時電路 線 記憶體 線 20 1286712 870 測試曲線記憶體 875 線 880 比較電路 885 線 91 0, 920, 930, 940, 950，動作 960, 970, 980

21

Claims (1)

1286712 十、申請專利範圍： 包含下列步驟： 列試曲線比較以 更包含： 1 · 一種將一閃控信號相位位移的方法 在弟'^區間設定一可變延遲； 接收該閃控信號； 以该弟一區間延遲該閃控信號； 接收一第一測試曲線； 將接收的第一測試曲線和一所預期的 決定錯誤的出現；且

將該可變延遲改變至一第二區間。 2·如申請專利範圍第丨項所述之方法 接收該閃控信號； 把间延遲該閃控信號 接收一第二測試曲線； 將該所接收的第二測試曲線和一所 比較以決定錯誤的出現。 、4的測試曲線相 3.如申請專利範圍第2項所述之方 · 於I遲的-範圍内以離散 在| 一秘曰 里义靭邊可變延遲； θ!下’以該延遲接收和延遲該閃控信號； 接收一測試曲線；且 斤接收的測試曲線和-所預期的測試曲線比較以 決疋la疾的出現。 4广申請專利範圍第3項所述之方法，更包含： :有决疋錯誤時，決定最小延遲值；且 ’又有决疋錯誤時，決定最大延遲值； 22 1286712 一延遲電路，其架構以延遲一閃控信號； 重新计時電路，其架構以重新計時該所接收的資料 信號至該所延遲的閃控信號；及 、 α輯區塊，其架構以決定該資料信號是否可正確地 接收；及 狀‘％機n ’其架構以根據決定該f料信號是否可正 確地接收的步驟設定該延遲電路的一延遲值。 11·如申請專利範圍帛1Q項所述之積體電路， :遲電路提供-可變延遲值，該延遲值由該狀態機器;: 疋〇 ;12·如申請專利範圍帛11項所述之積體電路，更包人 己L' 其用作儲存一所預期接收的測試曲線。 13. 如申請專利範圍f 12項所述之積體電路勺人 存::：：電路’其架構以將—所接收的測試曲線和該所传 存預期接收的測試曲線比較。 〆所儲 14. 如中請專利範圍第u項所述之積體電路， 積體電路為一圖形處理器。 ，、中遠 狀能L5·如中請專利範圍第11項所述之積體電路，其中該 〜H ·.二由多個離散延遲值改變該延遲電 A 於每1遲’―測試曲線可接收。 以❹4 每 中 如申請專利範圍第15項所述之積體電路，复 二散延遲，將—所接收的測試曲㈣和儲存於㈣體 預期接收的測試曲線比較。 #旦 17·如申請專利範㈣！6項所述之積體電路，其中該 24 1286712 可變延遲從—县， 散延遲，該所接::值變化和從-最大值變化，且於每-離 間之比較係用心：：:該所預期接收的測試曲線 子',、、錯块破伯測時的該最小延遲和最 其中讀 19·如申請專利|| =、、 大延遲 狀態機平均鄉 J、所述之積體電略 广、、、錯块被谓測時的該最小和最 ，其中今 .如申請專利範圍第丨9項m 蜒。 、 平均佶W m 貝戶斤迷之積體％私 一 用以重新計時所接收的資料。 ^，其中 十一、圖式： 如次頁

25