TWI285021B - High frequency binary phase detector - Google Patents

Description

1285021 九、發明說明： 【發明所屬之技術領域】 本發明涉及一種高頻二元相位偵測器。 【先前技術】 許多高速串列通信系統在傳播介質上僅傳輸資料。換言 之，這些系統不傳輸時鐘信號，該時鐘信號可用於接收器將資 料從通過傳播介質接收到的信號中的資料流程中恢復出來。因 此’高速串列通信系統的接收器一般包括時鐘和資料恢復電 路’其使用與輸入資料流程同步的時鐘信號，然後該信號用於 將資料從資料流程中恢復出來。一般通過以與資料流程相匹配 的頻率産生時鐘信號將資料恢復。然後時鐘用於將獨立資料位 元從輸入資料流程中取樣或恢復出來。 一些傳統接收器使用時鐘、資料恢復電路和重計時器從而 以上述的方式將資料從接收信號中恢復出來。一般而言，通過 一個或多個緩衝級將接收信號放大，而時鐘和資料恢復電路産 生提取時鐘信號，相對於接收放大信號中的資料流程的相位和 /或頻率而@ ’該#遽具有固定的相位和/或頻率。使用該恢復 時鐘，重計時器從接收信號中提取資料。 一般而言，設計系統從而重計時器從資料流程中每個資料 符號的大約中部抽取資料。舉例來說，重計時器包括在邊緣（例 如下降沿）鎖存接收信號的邊沿觸發觸發器。在此情況下，將 時鐘和資料恢復電路設計爲將抽取時鐘的邊沿（本例中爲上升 1285021 沿）與接收資料流程的跳變沿對齊。 典型的時鐘和資料恢復電路使用鎖相環（PLL)或者延遲 鎖定環（DLL)來將抽取資料流程的跳變沿與輸入資料流程的 跳變沿對齊。圖1是DLL 100的一個實施例的簡化框圖。 舉例來說，DLL 100包括在第一輸入接收時鐘信號11〇以 及在第二輸入上接收延遲鎖定環的反饋輸出信號150 (a)的 相位债測器120。一般地，相位债測器120産生至少一個相位 糾錯信號120 (a)，其指示表示反饋輸出信號15〇 (a)和時鐘 信號110之間的相位關係。 例如，相位偵測器120將時鐘110的跳變與反饋輸出信號 150 (a)的上升沿或下降沿相比較。舉例來說，然後相位偵測 器120産生相位糾錯信號12〇 (a)，其指示反饋輸出信號是超 前還是滯後於時鐘信號。 相位糾錯信號120 (a)驅動充電泵130産生電流信號， 該電流信號的幅度對應於相位糾錯信號而變化。然後環路濾波 器140將充電泵130輸出的電流信號轉換爲電壓信號。該電壓 信號驅動延遲電路150 (例如，可變延遲線），該延遲電路M0 根據外加電壓的大小通過時間量配置延遲電路以延遲信號。通 過這種方法，延遲電路150延遲輸入信號以産生輸出信號15〇 (a)’其中將輸出信號15〇 (a)的跳變沿與時鐘信號11〇的跳 變沿對齊。 1285021 附圖2示出包括相位偵測器22〇、數位濾波器23〇和相位 旋轉器260的延遲鎖定環200的實施例。舉例來說，相位偵測 裔220在第一輸入上接收輸入信號（如數據信號）21〇並在第 二輸入上接收延遲鎖定環的反饋輸出信號26() (a)。一般地， 相位偵測裔220根據反饋輸出信號26〇 (a)和輸入資料信號 210間的相位關係産生至少一個相位糾錯信號220 (a)。 相位糾錯信號220 (a)驅動數位濾波器230，所述數位濾 波器230産生至少一個數位控制信號以控制相位旋轉器26〇的 相位旋轉。這樣，基於數位控制信號，相位旋轉器26〇改變信 號（例如’時鐘信號）250的相位以産生輸出信號26〇 (a), 其中輸出信號260 (a)的跳變沿與輸入資料信號21〇的跳變 沿對齊。 在一些應用中，相位偵測器的輸入信號具有相同的頻率。 對技些應用而言，上述相位债測器包括相位和頻率偵測器 (PKD)。如圖3所示，ppD 3⑻的一個實施例包括兩個分別 由具有相同頻率的第一和第二輸入信號32〇和33〇驅動的觸發 恭 (a—b)。在本實施例中，及閘340接收每個觸發器310 (a)和310(b)的輸出並爲這些觸發器產生公共重定信號37〇。 田輪入k號320超前於輸入信號33〇時，上升輸出信號 350爲高電平並且下降輪出信號360爲低電平。例如，這些相 4錯L號（如以上示例所述，當將其處理並使之流入延遲部 1285021 件）使輸入信號320的延遲減少。結果，反饋給PFD輸入的 延遲信號的跳變沿更精密地與其他輸入信號的跳變沿對齊。 當輸入信號320滯後於輸入信號330時，上升輸出信號 350將是低電平並且下降輸出信號360將是高電平。在此情況 下，增加反饋信號（例如，輸入320)的延遲以對齊輸入信號 320和330的邊沿。 對於輸入信號的頻率相對於相位偵測器不相等的應用，可 由諸如線性相位偵測器或二元相位偵測器提供相位探測。在工 作中’線性相位偵測器的輸出與其輸入信號的相位差成比例。 在另外一方面，二元相位偵測器的輸出是兩個值中的一個 (例如，高或低），以表示一個信號是超前還是滯後於另外一 個信號。然而，二元相位偵測器不提供信號間相位差大小的指 示。 圖4是一個具有三個觸發器410 (a—c)的二元相位偵測 裔400的一個實施例的簡化框圖，第一輸入信號420和第二輸 入信號430 (a，b或c)驅動三個觸發器的每一個。通常相位 探測的第一輸入信號頻率低於第二輸入信號的頻率。如圖4所 示的實施例中，除了在連續信號間存在90度的相位偏移以 外’觸發器410 (a—c)的第二輸入信號430 (a，b或c)分 別是相同的時鐘信號。及閘440和450比較觸發器41〇 (a—c) 的輸出以分別産生上升信號（先）460和下降信號（遲）470， 1285021 以指示第-輸入信號42〇是超前還是滯後於第二輸入信號 430。然後如上所述，相位糾錯信號46〇和47〇用於調整諸如 輸入信號的相位。 一元相位偵測态400的觸發器41〇 (a—c)以輸入時鐘信 號430的頻率的速度工作，因此，它是本實施例中相位偵測器 和延遲鎖疋環的隶咼頻率部件。類似地，在傳統的延遲鎖定環 部件中（諸如圖1和2示出的），相位偵測器一般以最高頻率 工作。 與以較低速度工作的偵測器相比較，能夠以較高速度工作 的相位偵測器的輸入電容一般爲輸入信號提供更高的負載。附 加負載會對設備的性能和能量消耗產生不利影響。 爲了實現南速工作，以等於或者大於10GHz工作的CMOS 邏輯中實現的高速CML觸發器包括電感負載，以去除載入在 觸發器輸入的寄生電容並增加設備帶寬。然而，一般的螺旋電 感是佔用大量晶片面積的相對大型的設備。這樣，這些電感的 使用會增加相位偵測器的相對成本和大小。另外，相對於以低 速工作的設備，高速觸發器會消耗更多的能量。 综上所述，以高速工作的相位偵測器的設計比較困難，並 消耗相對大量的能量，而且相對於以低速工作的相位债測器， 其佔用相當大的晶片面積。 1285021 【發明内容】 本發明涉及二元相位侧器，其產生至少—個指示不同頻 率的信號間相對相>ί立的相位糾錯信號。然後該相位糾錯信號用 於相位調整信號。 在本發明的-方面中，二元相位制器包括第一觸發器， 其包括以第-頻率與第一時鐘信號相連的資料輸入以及以第 二頻率與第二時鐘信號相連的時鐘輸入。相位偵測器還包括第 二觸發器’其具有與第一觸發器的輸出相連的資料輸入以及與籲 第二時鐘健相連的時鐘輸人。在此，第二時鐘信號的頻率小 於第一時鐘信號的頻率。 在本方面的另-方面’用於延遲鎖妨應用的相位伽器 包括高速觸發器和用於產生至少—個相位糾錯信號的低速觸 發器1 該相位顺信號麟延遲低速信號靖低速信號的跳變 沿與高速健的蘭沿對齊。該高速錢鶴高速紐器的資 料輸入，低速信號驅動兩個觸發器的時鐘。 鲁 在树明的-個方面，相位_器包料速觸發器其包 括一個高速鎖存器和一個低速鎖存器。 在本發明的個方面，提供了 _種能夠以相對高速度工作 並將相對小的負載提供給高速輸入信號的相位偵測器。此外， 與傳統的高速相位偵測器相比較，這裏揭示的相位偵測器消耗 更少的能量。 根據本發明的-個方面，相位伽器包括： 1285021 第一觸發器，其包括： ； 與具有第一頻率的第一信號相連的資料輸入，以及 與具有第一頻率的第二信號相連的時鐘輪入，其中第 一頻率是第二頻率的倍數；以及 第二觸發器包括： 與第一觸發器的輸出相連的資料輸入，以及 與第二信號相連的時鐘輸入。 較佳的實施例是，第一觸發器包括高速觸發器。 鲁 較佳的實施例是，南速觸發器包括至少一個電感負載。 較佳的實施例是，第二觸發器包括低速觸發器。 較佳的實施例是，第一觸發器包括一個高速鎖存器和— 個低速鎖存器。 較佳的實施例是，高速鎖存器包括至少一個電感負載。 較佳的實施例是， 第一觸發器的資料輸入包括第一差分輸入； _ 第二觸發器的資料輸入包括第二差分輸入；以及 第一和第二觸發器的時鐘輸入包括差分時鐘輸入。 根據本發明的一個方面，相位偵測器包括： 具有以第一時鐘頻率與第一時鐘信號相連的資料輪 入以及以第二時鐘頻率與第二時鐘信號相連的時鐘輸入的高 速觸發器。其中第-時鐘頻率是第三時鐘頻率的倍數，並且高 11 1285021 速觸發11包括—個高速鎖存綠-個低賴存ϋ。 ， 較么的只施例疋，高速觸發器包括至少—個電感負載。 本毛月的個方面提供了一種探測多個信號相對相位的 方法，所述方法包括： 將具有第-頻率的第_信號提供給第一觸發器的資 料輸入； 使用具有第二頻率的第二信號記錄第-觸發器的時 間，其中第-鮮是第二頻率的倍數； % 將第-觸發器的輸出提供給第二觸發器； 使用第二信號記錄第二觸發器的時間；以及 產生第二觸發器的至少一個輸出信號，以表示第一信 號和第二信號之間的相位差。 較佳的實施例是，所述至少一個輸出信號表示第二信號是 否超刚於第-健，或者第二信號是否滯後於第一信號。 較佳的實施例是，所述方法包括根據至少一個輸出信號延鲁 遲第二信號。 較佳的實施例是： 第一信號包括第一差分信號； 弟一彳§號包括弟二差分信號；以及 輪出信號包括差分輸出信號。 較佳的實施例是，所述方法包括爲第一觸發器驅動電感負 12 1285021 載0 根據本發明的一個方面，一種延遲鎖定環包括·· 相位偵測器，其包括： 第一觸發器，其包括與具有第一頻率的第一信號相連 的為料輸入、與具有第二頻率的第二信號相連的時鐘輸入以及 至少一個輸出，其中第一頻率是第二頻率的倍數；以及 第二觸發器，其包括與第一觸發器的至少一個輸出相 連的資料輸入、與第二信號相連的時鐘輸入以及用於産生至 少一個相位糾錯信號的至少一個輸出； 連接以接收至少一個相位糾錯信號的數位濾波器，其 産生至少一個濾波信號；以及 連接以接收至少一個濾波信號以及第二信號的相位 旋轉器，其根據至少一個濾波信號延遲第二信號。 較佳的實施例是，第一觸發器包括高速鎖存器和低速鎖存 器。 較佳的實施例是’南速鎖存器包括至少一個電感負載。 較佳的實施例是： 第一觸發器的資料輸入包括第一差分輸入； 第二觸發器的資料輸入包括第二差分輸入； 第一和第二觸發器的時鐘輸入包括差分時鐘輪入。 根據本發明的一個方面，鎖相環包括： 13 1285021 相位偵測器，其包括： 第-觸發器，其包括與具有第一頻率的第一信號相連 的資料輸入、與具有第二頻率的第二信號相連的時鐘輸入 以及至少-個輸出，其中第一頻率是第二頻率的倍數；以 及 第二觸發器，其包括與第一觸發器的至少一個輸出相 連的負料輸入、與第二信號相連的時鐘輸入以及用於産生 至少一個相位糾錯信號的至少一個輸出。 連接以接收至少一個相位糾錯信號的充電泵，其産生 至少一個電流信號； 連接以接收至少一個電流信號的環路濾波器，其產生 至少一個濾波信號； 連接以接收至少一個濾波信號和第二信號的延遲電 路’其根據至少一個濾波信號延遲第二信號。 較佳的實施例是，延遲電路包括至少一根延遲線。 車父佳的實施例是，第一觸發器包括高速鎖存器和低速鎖存 器。 較佳的實施例是，高速鎖存器包括至少一個電感負載。 較佳的實施例是： 第一觸發器的資料輸入包括第一差分輸入； 第二觸發器的資料輸入包括第二差分輸入；以及 1285021 第一和第二觸發器的時鐘輸入包括差分時鐘輸入。 【實施方式】 以下結合詳細的圖示實施例描述本發明。很明顯可以以多 種形式描述本發明，其中的一些形式和所揭示的實施例中的形 式非常不同。因此，這裏揭示地具體結構和功能上的細節僅僅 是表示性的，並且並不限定本發明的保護範圍。 本發明的一些實施例爲諸如圖2所示延遲鎖定環的延遲 鎖定環提供了-種高速相位偵測器。在本實施例中相位偵測器 會對齊兩個具有不同頻率的輸入時鐘的跳變沿。在實際中，這 裏所教授的東西可用於在多種部件（包括諸如延遲鎖定環和鎖 相環）中調整周期信號（諸如時鐘信號）。 參照圖5，在-些實施例中相位侧器5⑻包括高速觸發 器510和低速觸發器530。高速觸發器51〇以高速時鐘信號52〇 的頻率工作，所述高速時鐘信號52〇驅動高速觸發器51〇〜的資 料輸入。在本實施例中，高速觸發器51〇的輸出信號5ι〇⑷ 驅動低速觸發ϋ 530的資料輸人。低速觸發器53()—般以低速 時鐘信號540的頻率工作，所述低速時鐘信號54〇驅動觸發哭 5K)和530的時鐘輸^在此電路中，由於第一觸發器 經以低速將觸發器53G的輸入資料鎖存，因此第二觸發器別 以低速工作。高速時鐘52G的頻率爲低速時鐘54〇的頻率的倍 數。 口 15 1285021 舉例來說，在一個實施例中觸發器510和530是上升沿D 觸發器。熟知本領域的技術人員會認識到也可以使用其他類型 的觸發器。 圖6是當低速時鐘540滯後於高速時鐘520時圖5的相位 偵測器500工作的簡化時間圖的示例。在操作中，在低速時鐘 信號540的上升沿，高速觸發器51〇鎖存高速時鐘信號52〇。 這樣’在圖6中的低速時鐘的第一個低到高的跳變過後，高速 觸發器的輸出（圖5中的線510 (a))爲高電平。 在低速時鐘的下一個上升沿，第二觸發器530鎖存高速觸 發器510的輸出以保證相位偵測器的輸出穩定。在本示例中， 相位制器的輸出是高電平，從而表示低速時鐘54〇滯後於高 速時鐘520。 圖7疋當低速時鐘540超前於高速時鐘52〇時圖5的相位 偵測器500工作的簡化時間圖的示例。在操作中，在低速時鐘 信號54〇的上升沿，高速觸發器51〇再次鎖存高速時鐘信號 52〇。此外’第一觸發器53〇再次鎖存高速觸發器$⑴的輸出。 在此示例中’鎖存的高速時鐘信號爲低電平，結果，相位偵測 1 的輸出也是低電平’從而表示低速時鐘54〇超前於高速時鐘 實施射，她侧器翻在iq千姐特接收器 。在此情況下’高速時鐘的頻率大約爲諸如1〇服，低迷 1285021 時鐘的頻率大約爲諸如155 MHz。 與傳統的相位偵測器相比，圖5的相位侦測器具有許多優 點。例如’-般而言，與觸發器的資料輸人她，觸發器的時 鐘輸入給輸人錄提供更大的電容貞载。這樣，與傳統的設計 (其中更高速的時鐘驅動觸發器的時鐘輸人而非觸發器的資 料輸入）相比較，圖5中的相位侧器給高速時鐘no提供更 低的電容負載。 此外’與傳統的相位摘測器相比，相位摘測器5⑻使用更 高速的時鐘以驅動觸發器的資料輸入而非時鐘輸入，其可使用 更少的部件實現。這種相位偵測器的例子包括半速率和 1/4速 率相位伽以’其—般分別需要使用兩倍和四倍的觸發器。此 外’在這些傳統的設計中使用更多的觸發器增加了高速時鐘信 號和低速時鐘信號上的負載電容。 與傳統4相比，相位偵測器5⑻中低速觸發器53〇的使 用進步改進了她侧n的m與傳賴高速觸發器相 比，一般的低速觸發器給輸入信餘供更小的電容負載。這 樣’通過爲第二觸發器使用低速觸發器而非高速觸發器 ，相位 偵測器500給驅動級提供更低的電容負載。 優選地’舉例來s兒’低速觸發器53〇比高速觸發器51〇消 耗更少數量級的能量並且比其佔用更少的晶片面積。這會導致 比傳統的相位偵測器成本更低的相位偵測器。 1285021 此外，本領域技術人員知道每個冑發器包括諸如兩個鎖存 器’其提供赫輸人資料信麟需的魏和鱗魏。在傳統 的設計中所有_發||祕ϋ都是高補約。優選地，在圖 5的實施例中，高速觸發器51〇的第二鎖存器爲低速鎖存器。 這樣’可使用-個高速鎖存器和三個低速鎖存器構造諸如圖5 的電路。如上所述’與傳統的包括6編速鎖存器的相位偵測 器（諸如圖4中所不出的相位偵測器）相比，低速部件的使用 可有效改進設備成本和性能。 在一個諸如圖2中的延遲鎖定環的應用中，高速信號可用 於驅動相位偵測器的第一輸入，低速信號可用於驅動相位旋轉 器260。這樣’按照圖5的實施例構造的相位偵測器可用在此 DLL中以産生至少一個相位糾錯信號，其表示低速信號是超 前還是滯後於高速信號。例如，相位糾錯信號採用圖6和圖7 中不出的"is號的形式。然後該相位糾錯信號驅動數位滤波器 230 ’所述數位渡波器230按順序產生控制相位旋轉器260的 數位控制信號。以這種方式，延遲鎖定環旋轉低速信號的相位 以將低速信號的跳變沿與高速信號的跳變沿對齊。 圖8是圖5的高速觸發器510的一個實施例的簡化電路 圖。觸發器510包括第一鎖存器710和第二鎖存器720。在本 實施例中差分南速時鐘信號驅動第一鎖存器710中電晶體730 的第一差分對的資料輸入。在本實施例中，低速差分時鐘信號 18 1285021 分別驅動鎖存器710和720的時鐘差分電晶體對77〇和78〇。 這樣，第一鎖存器710是高速鎖存器，而使用低速鎖存器實現 第二鎖存器720。 如圖8所示，高速鎖存器710可結合電感負載li和L2。 如上所述，這些電感可用於去除觸發器輸入上的電容負載。在 一些實施例中，當工作在1〇(}1^時，可使用35fp的一般負載 電容在CML中設計高速鎖存器71〇。 由於鎖存器720以低速工作，可在鎖存器720中消除電感 負載，從而降低鎖存器720的大小。這樣，低速鎖存器的使用 提供有效的成本和性能優點。 圖9是簡化時間表，其用圖表示出圖8的觸發器工作的示 例。如時間表中所示出的，當低速時鐘爲低電平並且超前于高 速時鐘時，差分對730 |通並且鎖存器71〇輸出高速差分 時鐘信號（Q)。即，當低速時鐘爲低電平時，輸出⑼追隨 (即追蹤）高速時鐘的狀態❶在此情況下，第二鎖存器72〇的 第一差分對截止，而第二差分對76〇導通。結果，第二鎖存器 720保持（即維持）其先前的狀態。 當低速時鐘信號變爲高電平時，差分對730截止，而第— 鎖存斋的第二差分對74〇導通，從而保持（即維持）高速時鐘 信號先前的狀態。結果，第一鎖存器爪的輪出⑼保持 電平。 μ ' — 19 1285021 在此示例中’第二鎖存哭 第二#八斟7^# 2〇的弟一差分對750導通，而 > 止° 4使觸發器的輪出㈣低電平。 备低速時鐘又變爲伋+ ^ 又追^，弟—鎖存器彻的輸出（Q) 域^私杨L财騎輸 到低速時鐘不再超前於高速時鐘爲止。 -電千直 斤述田相位偵測器產生指示低速時鐘超前於高速時 鐘的她糾錯信號時’延遲鎖定環將在低速時鐘上傳送附加延 遲&將持績直到低速時鐘最終滞後於高速時鐘爲止。當其發 生時，觸發器的輸出將變爲高電平，這將使延遲鎖定環降低延 遲。通過以讀方式連續調整延遲，延遲鎖定環有效地調整高 速時鐘和低速時鐘的跳變沿。 應該理解上述時間表是簡化的而且並沒有示出一般系統 中存在的所有延遲。例如，時間表中沒有示出觸發器的 延遲。此外，在時間表中由諸如可用於爲時鐘信號提供充足驅 動的緩衝器傳送附加延遲。例如，可將一對串列連接的反相緩 衝器插入到高速觸發器和低速觸發器之間的低速時鐘連接以 提供更多的時鐘驅動。同樣，在一個實施例中可將附加轉換器 插入到該低速時鐘連接中以提供差分低速時鐘信號。在一些 CML的實施例中這些轉換器將以5〇ps傳送延遲。 圖1〇示出包括根據這裏所教授的内容所構造的相位偵測 器的高速接收器1〇〇〇的一個實施例的一部分。接收器1〇〇〇包 20 1285021 括適用於降低接收資料中通道相關失真的決策反饋等化器以 及時鐘和資料驗電路l〇2G。決策反饋等化II決策包括加法 器1035、限幅器1060、重計時器（例如，觸發器）1〇7〇和乘 法器1080。 時鐘和資料恢復電路1020與等化器相連以從均衡資料 1060 (a)中産生提取時鐘信號1〇25。然後決策反饋等化器決 策的重計時器1070從均衡資料1060(a)産生恢復均衡資料， 以回應提取時鐘信號1025。 高速接收器1000包括監控電路1005 ,其通過決策反饋等 化态的加法器1035追蹤軟決策資料輸出中的失真。監控電路 1〇〇5從軟決策資料産生失真糾錯信號1005 (a)，即時優化器 1050使用該失真糾錯信號以調整時鐘和資料恢復電路的 相位偏移信號以改進接收器1000的性能。 監控電路1005包括類比-數位轉換器（ADC) 1〇1〇，其將 加法器1035輸出_比軟絲信號轉換絲健號1〇1〇 (a)。在一個實施例中類比_數位轉換器以相對低速率將類比 軟決策取樣，以回應低速ADC時鐘。ADC時鐘1015是由諸 如穩定振蕩源（例如’晶體）産生的低頻信號。 在一個實施例中在此描述的延遲鎖定環1〇65用於使用提 取日守鐘號1025的跳變沿調整低頻參考時鐘1〇45的跳變沿以 産生ADC時鐘1015。通過這種方法，監控電路1〇〇5可與決 1285021 策反饋等化器同步。 數位限幅器1030和合併器1040配合從數位信號1010(a) 産生糾錯信號1040 (a)。然後將糾錯信號1040 (a)平方然後 累加以產生和方糾錯信號1005 (a)，將該和方糾錯信號發送 到即時優化器1050。 圖11示出結合依據這裏教授的内容所構造的相位偵測器 的鎖相環（PLL)的實施例。例如，根據圖5的實施例所構造 的相位偵測器1105産生至少一個糾錯信號，其指示固定參考 時鐘1120和由壓控振蕩器1115産生的反饋信號1115 (a)間 的相位差。在一個實施例中，參考時鐘1120是由一個穩定振 蕩源（如晶體）産生的相對低頻信號。 與一些傳統的鎖相環相比較，在將反饋信號1115 (a)反 饋給相位偵測器1105之前，不需要將其以頻率劃分。這是因 爲在此處所述的相位偵測器能夠比較具有不同頻率的信號的 相位。 充電泵1135產生電流信號，其幅度以相位偵測器1105的 輸出信號的幅度函數變化。然後環路濾波器1140通過充電泵 1135過滤掉當前信號輸出的高頻部分並將過濾、後的信號傳送 到壓控振蕩器（VCO) 1115以控制VCO 1115輸出的信號1115 (a)的頻率。 雖然上面已經詳細描述並在說明書附圖中示出了某些示 22 1285021 範性實補’可㈣解魏例健是說__並不限制 具有更寬傾範_發明。因此可·綱在不麟具有更寬 保護範_發明自身的賴範_條件下，可哺上述發明的 圖示和其他的實施例作出不同的修改崎慮到上述因素，會理 解本發明並不局限於所揭示的具财關或讀，*是想涵蓋 權利要求書中定義的發明的保護範圍和宗旨中的任何改變、修 正或修改。 【圖式簡單說明】 圖1是具有延遲線的延職定環的—個實施_簡化框圖； 圖2是具有她旋轉糾輯軟環的—個實施綱簡化框 圖， 圖3是相位和辭侧器的—個實施例的簡化框圖； 圖4是二元相位偵測器的一個實施例的簡化框圖； 圖=根據本發明一個實施例的高速相位偵測器的簡化框圖； 圖6疋時間圖，根據本發明的一個實施例示出當低速時鐘信號 π後於馬速時鐘信號時，圖5相位侧器工作原理的示例； 圖疋¥間圖，示出當低速時鐘信號超前於高速時鐘信號時， 上述圖5所示的相位偵測器工作原理的示例； 田疋根據本發明的-個貫施姻於圖5的相位债測器中的高 速觸發态的一個實施例的簡化電路圖； 1285021 圖9疋知間B ’根據本發明的一個實施例示出圖8的觸發器的 工作原理的示例； 圖10疋根據本發明的一個示例實施例的接收器的一部分的簡 化框圖，所述接收器包括決策反饋等化器、時鐘和資料恢復電 路以及延遲鎖定環； 圖11疋根據本發明的一個實施例的包含相位偵測器的鎖相環 的簡化框圖。 根據一般習慣，附圖中的各種部件並不是按照比例尺繪 製。相反，爲了清晰起見可將不同部件的尺寸隨意擴大或縮 小。此外，在說明書和附圖中相同的數位標號的表示相同的部 件。 【主要元件符號說明】 延遲鎖定環 100 時鐘信號 110 相位偵測器 120 相位糾錯信號 120(a) 充電泵 130 環路濾波器 140 延遲電路 150 輸出信號 150(a) 延遲鎖定環 200 輸入資料信號 210 相位偵測器 220 相位糾錯信號 220 (a) 數位濾波器 230 時鐘信號 250 相位旋轉器 260 輪出信號 260 (a) 頻率偵測器 300 觸發器 310(a)、310(b) 輸入信號 320 、 330 閘 340 上升輸出信號 350 下降輸出信號 360 1285021 重定信號 370 二元相位偵測器 400 觸發器 410(a-c) 第一輸入信號 420 第二輸入信號430(a，b或c) 閘 440、450 上升信號（先） 460 下降信號（遲） 470 相位偵測器 500 高速觸發器 510 輸出信號 510 (a) 高速時鐘信號 520 低速觸發器 530 低速時鐘信號 540 第一鎖存器 710 第一鎖存器 720 電晶體 730 、 740 、750 、 760 接收器 1000 監控電路 1005 數位轉換器（ADC) 1010 數位信號 1010 (a) ADC時鐘 1015 時鐘和資料恢復電路 1020 提取時鐘信號 1025 數位限幅器 1030 加法器 1035 合併器 1040 糾錯信號 1040 (a) 參考時鐘 1045 即時優化器 1050 限幅器 1060 均衡資料 1060 (a) 延遲鎖定環 1065 重計時器 1070 乘法器 1080 相位偵測器 1105 壓控振蕩器 1115 反饋信號 1115 (a) 參考時鐘 1120 充電泵 1135 壤路渡波 1140

25

Claims (1)

1285021 十、申請專利範圍·· 1 · 一種相位债測器’其·在於，包括·· 第一觸發器，其包括·· 與具有第-頻率的第一信號相連的資料輸入，以及 與具有第二頻率的第二信號相連的時鐘輸入，其中第一 頻率是第二頻率的倍數；以及 第二觸發器包括： 與第-觸發器的輪出相連的資料輸入，以及 與弟一信號相連的時鐘輸入。 2 ·如申請專利細第i項所述的相位細器 ，其特徵在於： 所述第一觸發器包括高速觸發器。 3如申明專利範圍第2項所述的相位偵測器，其特徵在於： 所述高速觸發器包括至少一個電感負載。 4 ·如申請翻細第冰斤觸她偵卿，其特徵在於： 所述第二觸發器包括低速觸發器。 5·—種相位偵測器，其特徵在於，包括： 具有以第-時鐘頻率與第一時鐘信號相連的資料輸入以 及以第二時鐘辭與第二時齡_連_鐘輸人的高_ 發器，其中第-時鐘頻率是第二時鐘頻率的倍數並且其中高 速觸發n包括-個高速神器和—她速鎖存器。 6 .、如一申請專利範圍第5項所述的相位伽器.，其特徵在於·· 所述高速觸發n包括至少—個電感負載。 26 1285021 %年$月π日修(更)正替換頁 其特徵在於，所述方 (· 一簡測乡¢(銳減她 法包括： 輪 將具有第-頻率的第-信號提供給第一觸發器的資料 入； ^ '、有第—頻率的第雜爲第-觸發㈣時脈，其 中第一頻率是第二頻率的倍數； 將第一觸發器的輸出提供給第二觸發器； 使用第二信號記錄第二觸發器的時間；以及 斤産生第二觸發器的至少—個輪出信號，以表示第一信號和 第二信號之間的相位之區別。 8 ·如申請專利範圍第7項所述之探測多個信號補相位的方 法，其特徵在於：所述至少一個輸出信號表示第二信號是否超 前於第-織’或者第二信號是否戦於第一信號。 9·一種延遲鎖定環’其特徵在於，包括： 相位偵測器，包括： ，第觸發益，其包括與具有第一頻率的第一信號相連的資 料輸入、與具有第二頻率的第二信號相連的時鐘輸人以及牵少 一個輸出’其中第一頻率是第二頻率的倍數；以及 第-觸U ’其包括與第一觸發器的至少一個輸出相連 的資料輸入、與第二信號相連的時鐘輸入以及用於産生 至少一個相位糾錯信號的至少-個輸出. 27 1285021 連接以接收至少-個她顺信賴赫^濾波器，其産 生至少一個濾波信號；以及 連接以接收至少-_波信肋及第二信賴相位旋轉 器，其根據至少—個渡波信號延遲第二信號。 10 · —種鎖相環，其特徵在於，包括： 相位偵測器，包括： 第一觸發器，其包括與具有第一頻率的第一信號相連的 資料輸入、與具有第二頻率的第二信號相連的時鐘輸入以及 至少一個輸出’其中第一頻率是第二頻率的倍數；以及 第二觸發器，其包括與第一觸發器的至少一個輸出相連 的負料輸入、與第二信號相連的時鐘輸入以及用於產生至少 一個相位糾錯信號的至少一個輸出； 連接以接收至少一個相位糾錯信號的充電泵，其産生至少 一個電流信號； 連接以接收至少一個電流信號的環路濾波器，其産生至少 一個濾波信號； 連接以接收至少一個濾波信號和第二信號的延遲電路， 其根據至少一個濾波信號延遲第二信號。 28