TWI284241B - Thin film transistor array substrate and repairing method thereof - Google Patents
Thin film transistor array substrate and repairing method thereof Download PDFInfo
- Publication number
- TWI284241B TWI284241B TW093133299A TW93133299A TWI284241B TW I284241 B TWI284241 B TW I284241B TW 093133299 A TW093133299 A TW 093133299A TW 93133299 A TW93133299 A TW 93133299A TW I284241 B TWI284241 B TW I284241B
- Authority
- TW
- Taiwan
- Prior art keywords
- thin film
- film transistor
- substrate
- transistor array
- electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 88
- 239000010409 thin film Substances 0.000 title claims abstract description 75
- 238000000034 method Methods 0.000 title claims abstract description 33
- 239000003990 capacitor Substances 0.000 claims abstract description 80
- 230000008439 repair process Effects 0.000 claims abstract description 7
- 229910052736 halogen Inorganic materials 0.000 claims description 45
- 150000002367 halogens Chemical class 0.000 claims description 36
- 229910052715 tantalum Inorganic materials 0.000 claims description 29
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 29
- 125000005843 halogen group Chemical group 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 14
- 239000002245 particle Substances 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 239000010408 film Substances 0.000 claims description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 238000010422 painting Methods 0.000 claims 1
- 238000003860 storage Methods 0.000 abstract description 18
- 230000007547 defect Effects 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract 1
- 239000004973 liquid crystal related substance Substances 0.000 description 18
- 230000008569 process Effects 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- RGCKGOZRHPZPFP-UHFFFAOYSA-N alizarin Chemical compound C1=CC=C2C(=O)C3=C(O)C(O)=CC=C3C(=O)C2=C1 RGCKGOZRHPZPFP-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000012769 display material Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 nitride nitride Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002271 resection Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
1284241 14375twf.doc/c 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種主動元件陣列基板及其修補方 法，且特別是有關於一種薄膜電晶體陣列基板及其修補方 法。 【先前技術】 薄膜電晶體液晶顯示器（TFT LCD)主要是由 薄膜電晶體陣列基板、彩色濾光陣列基板和液晶| 所構成，其中薄膜電晶體陣列基板是由多個以陣歹,j 排列之薄膜電晶體，以及與每一個薄膜電晶體對應 配置之晝素電極（pixel electrode)所組成。薄膜電 晶體係用來作為畫素單元的開關元件，而為了控制 個別的晝素單元，通常藉由與薄膜電晶體耦接的掃 描配線（scan line)與資料配線（date line)來選取 特定之畫素單元，並對其施與適當的操作電壓，以 顯示對應此畫素單元之顯示資料。 現有的液晶顯示器多朝向高亮度、高對比、大 面積顯示與廣視角的趨勢發展，其中為了改善液晶 顯示器的視角，已有多種廣視角技術被提出。目前 較常見的廣視角液晶顯示器例如有多域垂直配向式 (Multi-Domain Vertical Alignment，MVA)液晶顯示 器、共平面轉換式（In-Plane Switching, IPS)液晶顯 示器以及邊緣電場轉換式（Fringe Field Switching， FFS)液晶顯示器等等。就多域垂直配向式液晶顯示 I28424175twf>d〇c/c 器而& ’其例如是在晝素電極上形成多個條狀狹缝 (slit) ’並在相對之彩色濾光陣列基板上配置多個條 狀突起物（protrusion)，以藉由狹縫與突起物的搭配， 使得液晶層内的液晶分子呈現多方向的傾倒，而達 到廣視角顯示的效果。 值得一提的是，習知為了增進晝素單元對於顯示資 料之記憶與保持的功能，通常會使畫素電極的部分區域覆 慕於掃描配線或是共用配線(common line)上，以形成金屬 層-絕緣層_銦錫氧化物層（Metal-Insulator-ITO，MII)結構 的儲存電容(storage capacitor，Cst)。此外，在製作資料 g己線、源極與汲極的同時，更可在每一個畫素電極 與對應之共用配線（或掃描配線）之間配置一上電 椏，並將晝素電極與此上電極電性連接，使得此上 電極、共用配線（或掃描配線）及位於此上電極與 此共用配線（或掃描配線）之間的介電層形成一種 金屬-絕緣層-金屬（Metal_Insulator-Metal，以下簡 稱MIM)結構的儲存電容。 請參考圖1A與1B，其中圖1A繪示為習知一種具有 MIM儲存電容之薄膜電晶體陣列基板的局部上視圖了而 圖1B繪示為圖ία的A_A’剖面圖。如圖ία與JR所示， 畫素電極150之部分區域係位於其所對應妓' 上方，且畫素電極15〇與對應之共用酉己線間配 置有一上電極130。此外，上電極13〇與對應之共 用配線110之間配置有一介電層12〇而保持電性隔 1284241 14375twf.doc/c 絕，且上電極130與對應之畫素電極150之間亦配 置有一介電層140,其中介電層140具有一接觸窗 (contact hole)142，以使得上電極130可透過此接觸 窗142與對應之晝素電極150電性連接。如此一來， 藉由共用配線110、介電層120以及上電極130便 可構成MIM儲存電容102。 然而，習知在製作薄膜電晶體陣列基板時，往 往容易因為製程缺陷（defect)或其他因素，而發生儲 存電容失效（以下稱為瑕疵電容）的情形。請分別參 考圖2A〜4A與2B〜4B，其中圖2A〜4A分別繪示 為習知多種失效之MIM儲存電容的上視圖，圖2B〜 4B分別繪示為圖2A〜4A的A-A’剖面圖。 如圖2A與2B所示，共用配線110與上電極130之 間的介電層120内具有一點瑕疵122，其例如是因製 程污染所形成之一顆粒（particle)或是一孔洞，而此 點瑕疵122將導致上電極130與共用配線110之間 發生電容洩漏（leakage )的問題。此外，如圖3A 與3B所示，習知在製作資料配線160與上電極130 時，可能在資料配線160與上電極130之間殘留部 分之導電材質170(如鋁），使得晝素電極150透過上 電極130而與資料配線160發生誤導通。另外，如 圖4A與4B所示，習知在製作晝素電極150時，亦 可能在相鄰的晝素電極150之間發生導電材質 180(如銦錫氧化物，IT0)之殘留，使得相鄰之晝素 1284241 14375twf.doc/c 電極150誤導通。其中，不論上述何種情形皆會使 得畫素單元無法正常顯示，因而導致液晶顯示器之 顯不品質不佳。 【發明内容】 有鑑於此，本發明的目的就是在提供一種薄膜電晶 體陣列基板，用以避免因製程缺陷所造成之畫素單元無法 正常顯示的問題，進而提供較佳之製程良率。 本發明的另一目的是提供一種薄膜電晶體陣列基板 的修補方法，用以對具有瑕疵電容之薄膜電晶體陣列基板 進行修補，進而提高薄膜電晶體陣列基板之製程良率。 基於上述或其他目的，本發明提出一種薄膜電晶體 陣列基板，其包括一基板以及配置於基板上的多條掃描配 線、多條資料配線、多條共用配線與多個晝素單元，其中 而 掃描配線與資料配線係於基板上劃分出多個晝素區域，市 每一共用配線之部分係位於晝素區域其中之一内。此外， 畫素單元係配置於基板上，且每—畫素單元係位於晝素區 ;或其中之-内，以藉由其所對應之掃描配線與資料酉-己線： 仃驅動。每-晝素單元包括—薄膜電晶體、—圖案化之書 ，電極以及多個上電極’其巾薄膜電晶體係減至^ 2掃描配線與資料配線，㈣素電極佩置於其崎庫 且；：配線：上方，並耦接至薄膜電晶體，且此晝素電極 =至>、-狹縫。此外，上電極佩置於晝錢極料所 =之共用配線之間，並輪至晝素電極，以與其所對 之共用配線耦合形成多個電容。 、… 12842估5 twf.doc/c 依照本發明之較佳實施例所述之薄膜電晶體陣列基 板，其中每一該些狹縫之邊緣係呈鋸齒狀〇吨洱〇£11幻。 本發明更提出一種薄膜電晶體陣列基板的修補方 法，其適於對上述本發明之薄膜電晶體陣列基板進行修 補，其中薄膜電晶體陣列基板具有一瑕疵電容，此修補方 法係移除瑕疵電容所對應之晝素電極的局部區域，以使對 應於瑕疵電容的部分晝素電極與其餘部分的晝素電極電性 絕緣。 依照本發明之較佳實施例所述之薄膜電晶體陣列基 板的修補方法，其中例如是藉由雷射來移除晝素電極的局 部區域。 本發明更提出一種薄膜電晶體陣列基板，其包括一 基板、以及配置於基板上的多條掃描配線、多條資料配線、 多條共用配線射個晝素單元，其巾掃描崎與資料配線 係於基板上劃分出多個晝素區域，而每—共用配線之部分 係位於畫2區域其中之ϋ外，畫素單元係配置於基 板上，且每一晝素單元係位於畫素區域其中之一内，以藉 由其所對應之掃描配線與資料配線進行驅動。每一晝素單 元包括-薄膜電晶體、—圖案化之畫素電極以及多個上電 極’其中薄膜電晶體_接至其所對應之掃描配線與資料 配線，而晝素·係配置於其所對應之共用配線的上方， 並祕至薄膜電晶體，錢晝素電極具有至少-狹縫。此 外上電極係配置於晝素電極與其所對應之共用配線之 間，並_至畫素電極，以與其所對應之共用配線麵合形 1284241 14375twf.doc/c 成多個電容。另外’上狀電容之巾具有至少—贼電容， 且對應於此瑕疵電容的部分晝素電_、與其餘部分的 電極電性絕緣。 ” 依照本發明之較佳實施例所述之薄膜電晶體陣列基 板’其巾瑕㈣容的上電極與其所對應的制配線之間例 如具有顆粒及/或孔洞。 依照本發明之較佳實施例所述之薄膜電晶體陣列基 板，其中瑕疵電容所對應的晝素電極與其所對應的共用配 線之間例如具有顆粒及/或孔洞。 依照本發明之較佳實施例所述之薄膜電晶體陣列基 板’其例如更包括-導電殘留物，且此導電殘留物係麵接 於瑕疵電容的上電極以及與其相鄰之資料配線其中之一之 間。此外，上述之上電極、資料配線與導電殘留物例如具 有相同之材質，其中此材質例如包括鋁。 依照本發明之較佳實施例所述之薄膜電晶體陣列基 板，其例如更包括一導電殘留物，此導電殘留物係耦接於 瑕庇電容所對應的晝素電極以及與其浦之其他畫素電極 其中之一之間，而此導電殘留物之材質例如是銦錫氧化 物。 依照本發明之較佳實施例所述之薄膜電晶體陣列基 板中母一该些狹縫之邊緣係呈鑛齒狀(jag profile)。 押基於上述，本發明之薄膜電晶體陣列基板的每一晝 素單70中係具有多個上電極以分別形成多個電容，其中若 有電谷為瑕疲電容時，只需使對應於此瑕疵電容的畫素電 1284241 14375twf.d〇c/c =與同-晝素單元内其餘部分的畫素電極雜絕緣，便可 讓此晝素単70_其他電容正f作動，轉持此晝素單元 ^正常顯示。因此，藉由本發明之薄膜電晶體陣列基板及 其修補方法可纽改善因製賴陷所造狀晝素單元無法 正常顯示的問題，進而提高製程良率。 為讓本發明之上述和其他目的、特徵和優點能更明 顯易懂’下文特舉較佳實施例，並配合所附圖式，作詳細 說明如下。 、
【實施方式】 夕請參考圖5A與5B，其中圖5A繪示為本發明之一種 夕區域垂直配向之液晶顯示面板之薄膜電晶體陣列基板的 局部上視圖，而圖5B繪示為圖5A的A-A，剖面圖。如圖 5A與5B所示，基板500例如是一玻璃基板，其上例如 配置有多條掃描配線502與多條資料配線5〇4，用以於基 板500上劃分出多個晝素區域5〇〇a。此外，基板5〇〇上 更配置有多條共用配線506，其例如是與掃描配線502同
時形成，其材質例如包括鉻(Cr)或鋁(A1)等導電性良好的 金屬，且每一共用配線506係位於其所對應之晝素區域 500a 内。 請再參考圖5A與5B，每一晝素區域500a内例如配 置有一晝素單元510，且每一晝素單元510包括一薄膜電 晶體512、多個上電極514以及一圖案化之畫素電極516。 其中，薄膜電晶體512係耦接至其所對應之掃描配線502 以及資料配線504，以藉由掃描配線502與資料配線504 11 1284241 14375twf.doc/c 進行驅動。此外，上電極514例如包括一第一上電極514a 以及一第二上電極514b，其係配置於共用配線5〇6上方， 且此上電極514例如是與資料配線5〇4同時形成，而其材 質例如包括鉻(Cr)或鋁(A1)等導電性良好的金屬。另^， 上電極514與共用配線5〇6之間例如配置有一介電層 522 ’其材質例如是氮化石夕(SiNx)。 睛再參考圖5A與5B，晝素電極516係配置於上電 極^14上方，且晝素電極516上例如具有多個狹縫518， 且每一狹縫518之兩側邊緣例如具有向外延伸的多個子狹 縫518a，而例如係呈鋸齒狀。其中，畫素電 f 516之材質例如是銦錫氧化物(Indium-Tin_〇xide，IT0) 等透明導電材料，而藉由狹縫S18的作用，將可改 ίΪ，6上方之液晶分子(未繪示)所受到之電場方向，以 ^夕區域之垂直配向，進而達到廣視角的效果。 與上電極514之間例如具有—介電層似， ^ 電極514a與第二上電極514b係分別 =24a與接觸窗5鳥電性連接至畫 ^分別構成讀結構的第一電容53〇 516 530b。 ，、乐一電谷 在上述之薄膜電晶體陣列基板中，每一查 疋510係具有一第一電容53〇a與一第二電容$旦素早 其中例如當第—雷玄. 品冰雄—弟電 MW失效時，仍可經過修補， 使第二電容53〇b維持正常的作用。下文將兴 明薄膜電晶體陣列基板可能發生之幾種電容：效： 12 1284241 14375twf.doc/c 情形及應用本發明對瑕疵電容進行修補的方法。 請參考圖6A與6B，其中圖6A繪示為一種具 有瑕疵電容的薄膜電晶體陣列基板的局部上視圖，而 圖6B繪示為圖6A的A-A’剖面圖。如圖6A與6B 所示，一點瑕疵542係位於第一上電極514a與共用 配線506之間的介電層522内，其中此點瑕疵542 例如是因製程污染所形成之一顆粒或是一孔洞，而 此點瑕疵542將導致第一上電極514a與共用配線506 之間發生電容洩漏的問題，因而導致第一電容530a 失效，而成為一瑕疵電容。此外，由於第二電容530b 係與第一電容530a共用同一晝素電極516，因此也 將連帶使得第二電容530b失效。 請再參考圖6A與6B，本發明為避免晝素單元 510内之所有電容失效，係提出一種修補方法，其 例如是藉由雷射來移除晝素電極516的部分區域（如 切除區域550所示），而此切除區域550例如是位於 第一電容530a的外圍，並由第一上電極514a左侧 的晝素電極516邊緣延伸至第一上電極514a右側的 狹縫518。其中，藉由晝素電極516上原有之狹縫 518，再加上新增的切除區域550，將可使得對應於 第一電容530a的部分晝素電極516與其餘部分的畫 素電極516電性絕緣。如此一來，即使第一電容530a 失效，第二電容530b以及大部分之晝素電極516並 不會受到點瑕疵542之影響，而仍可維持正常的作 13 I2842f4}75twf.doc/c 用。 請參考圖7A與7B，其中圖7A繪示為另一種 具有瑕疵電容的薄膜電晶體陣列基板的局部上視圖， 而圖7B繪示為圖7A的A_A，剖面圖。如圖7A與7B 所示，一點瑕疵544係位於第一電容530a旁之畫素 電極516與共用配線506之間，且位於介電層522 與/或介電層524内，其中此點瑕疵544例如是因製 程污染所形成之一顆粒或是一孔洞，而此點瑕疵544 將導致晝素電極516與共用配線506之間發生電容 洩漏的問題，因而導致第一電容530a與第二電容 530b失效。 請再參考圖7A與7B，如同圖6A之實施例所 示，本發明之修補方法同樣可將移除區域550設於 第一電容530a的外圍，以藉由切除區域550以及晝 素電極516上原有的狹縫518，而使得對應於第一 電容530a的部分晝素電極516與其餘部分的晝素電 極516電性絕緣。因此，第二電容530b與大部分之 晝素電極516仍可維持正常的作用。 請參考圖8A與8B，其中圖8 A繪示為又一種 具有瑕疵電容的薄膜電晶體陣列基板的局部上視圖， 而圖8B繪示為圖8A的A_A’剖面圖。如圖8A與8B 所示，第一上電極514a與資料配線504之間例如具 有一導電殘留物546，其中第一上電極514a將透過 導電殘留物546而與資料配線504誤導通，使得第 1284241 14375twf.doc/c 一電容530a成為一瑕疵電容，且晝素I 一 叩'疋51 〇將汽 到資料配線504上之顯示訊號的影響而無去=又 作。一般而言，此導電殘留物546例如Γ 1 f常運 邓 < 在製你μ 電極514與資料配線504時，因蝕刻不$入 戸上 製程誤差所殘留之鋁材。 ％王或其他 請再參考圖8Α與8Β，為解決上迷問題 明之修補方法同樣可利用雷射來移除第〜電心’本發 外圍的晝素電極516(如切除區域550所示），# ^3()a 切除區域550與原有之狹縫518使得斟應、，藉由 電極514a上方的部分晝素電極516與其一上 晝素電極516電性絕緣。如此一來，第—電#刀的 與大部分之晝素電極516仍可正常運作。53Gb 請參考圖9A與9B，其中圖9A續^ 具有瑕疵電容的薄膜電晶體陣列基板的局種 而圖9B繪示為圖9A的A-A’剖面圖。如圖9a與° & 所示，相鄰兩晝素單元510的晝素電極516之間$ 如具有一導電殘留物548，而使得兩晝素電極516 透過導電殘留物548誤導通。一般而言，製作畫素電 極516的方法例如是先藉由滅鍍（sputtering)或共蒸著 (coevaporation)等成膜方法在基板5〇〇上形成透明導電薄 膜(未繪不)之後’再對此透明導電薄膜(未繪示）進行微影 (photographing)、餘刻（etchin幻等步驟以得到此圖案化 之晝素電極5丨6。因此，若料電賴(未繪示）的蚀刻不 完全’便可此形成上述之導電殘留物548。 1284241 14375twf.doc/c 請再參考圖9A與9B，本發明之修補方法係將 第一電容530a視為一瑕疵電容，並藉由雷射來移除 第一電容530a外圍的晝素電極516。其中，切除區 域550更可延伸至資料配線504與晝素電極516之 間的導電殘留物548上，以確保同一畫素單元510 内之其餘大部分的晝素電極516可與瑕疵電容（第一 電容530a)上方以及相鄰之畫素單元510内的畫素電 極516電性絕緣，而使得第二電容530b與大部分之 晝素電極516仍可維持正常的作用。 本發明之薄膜電晶體陣列基板及其修補方法係 可應用於一多區域垂直配向之液晶顯示面板内，其 中配合畫素電極上原有的狹縫來對晝素電極進行切 割，以使得對應於瑕疵電容的部分晝素電極可確實 與其餘部分的晝素電極電性絕緣，而維持此晝素單元 的正常顯示。當然，本發明之薄膜電晶體陣列基板及 其修補方法並不僅適用於多區域垂直配向之液晶顯 示器上，在本發明之其他實施例中，其更例如可以 是扭轉向列型（Twisted Nematic，TN)或超扭轉向列型 (Super Twisted Nematic，STN)等其他類型之液晶顯 示面板，而即使薄膜電晶體陣列基板的晝素電極上 不具有狹縫，本發明之修補方法仍可藉由改變切割 路徑來達到隔絕瑕疵電容的目的。 此外，值得一提的是，上述實施例及其圖示僅為舉 例之用，其中例如點瑕疯或導電殘留物之位置、數量等當 16 1284241 14375twf.doc/c 隨實際情形而有所不同，而形成瑕疵電容之因素亦不限於 上述之點瑕疵或導電殘留物。另外，雖然上述實施例所繪 示之每一晝素單元僅具有兩個儲存電容，但在不脫離本發 明的精神範_ ’熟習此技藝者更可依據實際狀況與設計 需求改變上電極之數量、形狀或位置，以在畫素單元内形 成不同型態的儲存電容。 綜上所述，本發明之薄膜電晶體陣列基板及其修補 方法至少具有下列特徵與優點·· (一)每一晝素單元内具有多個儲存電容，其中若有電 容為瑕_容時，只需#由本發明之修補方法隔絕此瑕疲 電容與其他儲存電容’便可使晝素單元轉正常的顯示， 因而有助於提高整體之製程良率。 ㈡應用於多區麵細向之液晶顯示面板時，可搭 配晝素電極上原有之狹縫進行修補，因此可縮小加工^ 積，進而降低所需耗費之工時。 (三)搭配晝素電極上原有之狹縫進行修補，而不 金屬層（如制配線或上電極等）上方的晝素電極進行加 此可避免對下方之金屬層造成财，進而提高修補 (四）晝素單元内之上電極係與資料配線（以及 晶體之源極/汲極）同時形成，因此不需增加額 、 驟，而不會造成成本上的負擔。 表柱乂 雖然本發明已以較佳實施例揭露如上，缺1 以限定本發明’任何熟習此技藝者，在不脫離^發明之精 17 1284241 14375twf.doc/c 神和範圍内，當可作些許之更動與潤飾，因此本發明之 護範圍當視後附之申請專利範圍所界定者為準。x ^ 【圖式簡單說明】 圖1A繪示為習知一種具有MIM儲存電容之薄膜 晶體陣列基板的局部上視圖。 、 圖1B綠示為圖ία的A_A’剖面圖。 圖2A〜4A分別繪示為習知多種失效之MIM儲 存電容的局部上視圖。 圖2B〜4B分別繪示為圖2A〜4A的a-A，剖面 圖0 一圖5A繪示為本發明之一種多區域垂直配向之液晶顯 示面板之薄膜電晶體陣列基板的局部上視圖。 圖5B繪示為圖5A的A-A，剖面圖。 圖6A繪示為一種具有瑕疵電容的薄膜電晶體陣 列基板的局部上視圖。 圖6B繪示為圖6A的A-A，剖面圖。 圖7A繪不為一種具有瑕疵電容的薄膜電晶體陣 列基板的局部上視圖。 圖7B繪示為圖7A的A-A，剖面圖。 ，8A繪不為一種具有瑕疵電容的薄膜電晶體 列基板的局部上視圖。 θ 8B纷示為圖8a的A-A，剖面圖。 繪不為一種具有瑕疵電容的薄膜電晶體陣 列基板的局部上視圖。 12842似一 圖9B繪示為圖9A的A-A’剖面圖。 【主要元件符號說明】 102 :儲存電容 110 :共用配線 120、140 :介電層 122 :點瑕疵 130 :上電極 142 :接觸窗 150 :晝素電極 160 :資料配線 170、180 :殘留之導電材質 500 :基板 500a ··晝素區域 502 :掃描配線 504 :資料配線 506 :共用配線 510 :晝素單元 512 :薄膜電晶體 514 :上電極 514a ··第一上電極 514b :第二上電極 516 :晝素電極 518 :狹縫 518a :子狹縫 19 12842社·c/c 522、524 :介電層 524a、524b :接觸窗 530a ··第一電容 530b :第二電容 542、544 :點瑕疵 546、548 :導電殘留物 5 5 0 :切除區域 20
Claims (1)
1284241 14375twf.doc/c 十、申請專利範困： 1·一種薄膜電晶體陣列基板，包括·· ^基板； 複數條掃描配線，配置於該基板上； 複數條資料配線，配置於該基板上，且該些資料配 線與該些掃描配線係於該基板上劃分出複數個畫素區域； 複數條共用配線，配置於該基板上，且每一該些共 用配線之部分係位於該些晝素區域其中之一内，· 複數個畫素單元，配置於該基板上，且每一該些畫 素單元係位於該些晝素區域其中之H藉由其所ϋ 之該些掃描配線其巾之—與該些資料配線射之—進行驅 動，其中每一該些晝素單元包括·· 薄膜電晶體’係輕接至其所對應之該掃描配 線與該資料配線； 一圖案化之晝素電極，配置於其所對應之該共 用配線的上方，並_至該薄膜電晶體，且該畫素電 極具有至少一狹縫；以及 稷歎個上電極 1尔於該畫素電極與其所對 ^^亥共用配線之間，其中該些上電極係捕至該書 2極，並與其所對應之該共舰_合形成複數個 專利⑱圍第丨項所述之㈣電晶體陣列基 板，=該些狹縫之邊緣係呈騎狀恥卿 3·—種薄膜電晶體陣列基板，包括·· 1284241 14375twf.doc/c 一基板； 複數條掃描配線，配置於該基板上； 複數條資料配線，配置於該基板上，且該些次 線與該些掃描配線係於該基板上劃分出複數個晝;=配 複數條共用配線，配置於該基板上，且每；;， 用配線之部分係位於該些晝素區域其中之一内；μ'-共 複數個晝素單元，配置於該基板上，且每—誃此金 素單元係位於該些晝素區域其中之一内， 旦 之該些掃描配線其中之一與該些資料配線二^ 動，其中每一該些晝素單元包括： 仃驅 係耦接至其所對應之該掃播配 一溥膜電晶體 線與該資料配線； 一圖案化之晝素電極，配置於其所對應之該共 用配線的上方，並耦接至該薄膜電晶體，且該晝 極具有至少一狹縫；以及 、 複數個上電極，係配置於該畫素電極與其所對 應之該共用配線之間，其中該些上電極係耦接^該晝 素電極，並適於與其所對應之該共用配線耦合形成複 數個電容， 八中〃亥些電谷之中具有至少一瑕藏電容，且對應於 該瑕疵電谷的部分該晝素電極係與其餘部分的該晝素電極 電性絕緣。 — 4·如申請專利範圍第3項所述之薄膜電晶體陣列基 板’其中該瑕絲容的該上電極與其所對應的該共用配線 22 12842低一 之間具有顆粒及/或孔洞。 5·如申請專利範圍第3項所述之薄膜電晶體陣列基 板，其中該瑕窥電容所對應的該畫素電極與其所對應的該 共用配線之間具有顆粒及/或孔洞。 6·如申请專利範圍第3項所述之薄膜電晶體陣列基 板，更包括一導電殘留物，其係耦接於該瑕疵電容的該上 電極以及與其相鄰之該些資料配線其中之一之間。 7·如申請專利範圍第6項所述之薄膜電晶體陣列基 板，其中该些上電極、該些資料配線與該導電殘留物之材 質相同。 8·如申請專利範圍第7項所述之薄膜電晶體陣列基 板，其中該導電殘留物之材質包括鋁。 9·如申請專利範圍第3項所述之薄膜電晶體陣列基 板；更^括‘電殘留物’其係耦接於該瑕疵電容所對應 的該晝素電極以及與其相鄰之其他該些畫素電極其中之二 =如甲睛專利範圍第9項所述之薄膜電晶體陣列基 板，，、中該導電殘留物之材質包括銦錫氧化物。 柘二二申請專利範圍第3項所述之薄膜電晶體陣列基 二中母:該些狹縫之邊緣係呈織狀(jagPn>flle)。 铁奎種薄膜電晶體陣列基板的修補方法，適於對申 :1乾圍第1項所述之薄膜電晶體 其中該薄膜電晶體陣列基㈣仃修補’ 包括· 州絲具有—瑕麟谷’該修補方法 23 1284241 14375twf.doc/c 移除該瑕疵電容所對應之該晝素電極的局部區域， 以使對應於該瑕疵電容的部分該晝素電極與其餘部分的該 畫素電極電性絕緣。 13·如申請 板的修補方法 區域。
24
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW093133299A TWI284241B (en) | 2004-11-02 | 2004-11-02 | Thin film transistor array substrate and repairing method thereof |
| US11/030,701 US7576806B2 (en) | 2004-11-02 | 2005-01-05 | Thin film transistor array substrate with pixel area having a slit located between upper capacitance electrodes and method for repairing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW093133299A TWI284241B (en) | 2004-11-02 | 2004-11-02 | Thin film transistor array substrate and repairing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200615669A TW200615669A (en) | 2006-05-16 |
| TWI284241B true TWI284241B (en) | 2007-07-21 |
Family
ID=36261362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW093133299A TWI284241B (en) | 2004-11-02 | 2004-11-02 | Thin film transistor array substrate and repairing method thereof |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7576806B2 (zh) |
| TW (1) | TWI284241B (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7221413B2 (en) * | 2004-08-05 | 2007-05-22 | Au Optronics Corporation | Thin film transistor array substrate and repairing method thereof |
| TWI264590B (en) * | 2004-10-28 | 2006-10-21 | Au Optronics Corp | Thin film transistor array and repairing method thereof |
| JP2007256914A (ja) * | 2006-02-21 | 2007-10-04 | Seiko Epson Corp | アクティブマトリクス基板、電気光学装置、電子機器 |
| US8121209B2 (en) * | 2006-07-25 | 2012-02-21 | Marvell World Trade Ltd. | Concatenation-assisted symbol-level combining for MIMO systems with HARQ and/or repetition coding |
| CN100412670C (zh) * | 2006-09-15 | 2008-08-20 | 友达光电股份有限公司 | 像素结构与液晶显示面板 |
| TWI333110B (en) * | 2006-10-16 | 2010-11-11 | Au Optronics Corp | Multi-domain vertically alignment liquid crystal display panel |
| CN100437261C (zh) * | 2006-10-27 | 2008-11-26 | 友达光电股份有限公司 | 多区域垂直配向液晶面板 |
| US7649580B2 (en) * | 2007-01-11 | 2010-01-19 | Hannstar Display Corp. | Liquid crystal display panel and repairing method thereof |
| KR101453955B1 (ko) * | 2007-08-08 | 2014-10-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 구비하는 액정 표시 장치 |
| TWI362528B (en) * | 2008-01-02 | 2012-04-21 | Au Optronics Corp | Pixel structure and liquid crystal display having the same |
| TW201005402A (en) * | 2008-07-31 | 2010-02-01 | Wintek Corp | Liquid crystal display panel |
| KR101117642B1 (ko) | 2009-11-16 | 2012-03-05 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| CN101893779B (zh) * | 2010-07-08 | 2011-11-09 | 友达光电股份有限公司 | 液晶显示面板 |
| CN102759825B (zh) * | 2012-07-16 | 2016-07-06 | 深圳市华星光电技术有限公司 | 一种液晶显示面板 |
| TWI476492B (zh) * | 2012-10-11 | 2015-03-11 | Innocom Tech Shenzhen Co Ltd | 畫素電極結構及使用其之顯示面板 |
| TWI684812B (zh) * | 2018-11-26 | 2020-02-11 | 友達光電股份有限公司 | 顯示面板 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07119919B2 (ja) * | 1991-05-15 | 1995-12-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 液晶表示装置 |
| US6900869B1 (en) * | 1998-11-25 | 2005-05-31 | Lg. Philips Lcd Co., Ltd. | Multi-domain liquid crystal display device with particular dielectric structures |
| KR100635940B1 (ko) * | 1999-10-29 | 2006-10-18 | 삼성전자주식회사 | 수직 배향형 액정 표시 장치 |
| JP3492582B2 (ja) * | 2000-03-03 | 2004-02-03 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置及びその製造方法 |
| JP4497641B2 (ja) * | 2000-03-29 | 2010-07-07 | シャープ株式会社 | 液晶表示装置及びその欠陥修復方法 |
| JP3645184B2 (ja) * | 2000-05-31 | 2005-05-11 | シャープ株式会社 | 液晶表示装置及びその欠陥修正方法 |
| TW507189B (en) * | 2001-02-23 | 2002-10-21 | Chi Mei Optoelectronics Corp | Liquid crystal display capable of repairing the defects of data line |
| JP4306142B2 (ja) * | 2001-04-24 | 2009-07-29 | 株式会社日立製作所 | 画像表示装置及びその製造方法 |
| JP4049589B2 (ja) * | 2002-01-18 | 2008-02-20 | シャープ株式会社 | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 |
| US7206048B2 (en) * | 2003-08-13 | 2007-04-17 | Samsung Electronics Co., Ltd. | Liquid crystal display and panel therefor |
| US7221413B2 (en) * | 2004-08-05 | 2007-05-22 | Au Optronics Corporation | Thin film transistor array substrate and repairing method thereof |
-
2004
- 2004-11-02 TW TW093133299A patent/TWI284241B/zh not_active IP Right Cessation
-
2005
- 2005-01-05 US US11/030,701 patent/US7576806B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US7576806B2 (en) | 2009-08-18 |
| US20060092341A1 (en) | 2006-05-04 |
| TW200615669A (en) | 2006-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI284241B (en) | Thin film transistor array substrate and repairing method thereof | |
| JP5173313B2 (ja) | 横電界型の液晶表示装置用アレイ基板 | |
| CN100476529C (zh) | 面内切换型液晶显示装置用阵列基板的制造方法 | |
| CN100470342C (zh) | 共平面开关模式液晶显示器件及其制造方法 | |
| CN1573488B (zh) | 液晶显示器及其薄膜晶体管阵列面板 | |
| TWI390317B (zh) | 液晶顯示器及其薄膜電晶體陣列面板 | |
| KR19980069927A (ko) | 액정표시패널, 액정표시장치 및 그 제조방법 | |
| JP2005316489A (ja) | 表示装置とそれに生じる欠陥の修復方法 | |
| JP2008180928A (ja) | 液晶表示装置及びその製造方法 | |
| JP5013240B2 (ja) | 液晶表示装置 | |
| KR100853213B1 (ko) | 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판 | |
| US8031298B2 (en) | Liquid crystal display and method of manufacturing the same | |
| JP2006201344A (ja) | 液晶表示装置用基板及び液晶表示装置 | |
| KR100569718B1 (ko) | 다중 도메인 액정 표시 장치 | |
| JPH10123563A (ja) | 液晶表示装置およびその欠陥修正方法 | |
| CN101082706A (zh) | 液晶显示装置 | |
| JP4650471B2 (ja) | 液晶表示装置、その製造方法及び電子機器 | |
| US20080284930A1 (en) | Storage capacitor | |
| CN100592177C (zh) | 液晶显示器及用于该液晶显示器的面板 | |
| CN101339317B (zh) | 多域液晶显示器 | |
| KR20120075111A (ko) | 프린지 필드형 액정표시장치 및 그 제조방법 | |
| CN102053436A (zh) | 液晶显示装置及其制造方法 | |
| US7582900B2 (en) | Array substrate for an image display device | |
| JP2010230781A (ja) | 液晶表示装置及びその製造方法 | |
| KR100719916B1 (ko) | 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막트랜지스터 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |