TWI283475B - Bottom electrode of a metal-insulator-metal capacitor and method of manufacturing the same - Google Patents

Bottom electrode of a metal-insulator-metal capacitor and method of manufacturing the same Download PDF

Info

Publication number
TWI283475B
TWI283475B TW094147153A TW94147153A TWI283475B TW I283475 B TWI283475 B TW I283475B TW 094147153 A TW094147153 A TW 094147153A TW 94147153 A TW94147153 A TW 94147153A TW I283475 B TWI283475 B TW I283475B
Authority
TW
Taiwan
Prior art keywords
transition metal
metal layer
metal
insulator
capacitor
Prior art date
Application number
TW094147153A
Other languages
English (en)
Other versions
TW200725866A (en
Inventor
Wen-Miao Lo
Lurng-Shehng Lee
Pei-Ren Jeng
Cha-Hsin Lin
Ching-Jing Wang
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW094147153A priority Critical patent/TWI283475B/zh
Priority to US11/308,841 priority patent/US7880213B2/en
Application granted granted Critical
Publication of TW200725866A publication Critical patent/TW200725866A/zh
Publication of TWI283475B publication Critical patent/TWI283475B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

Ttwf.doc/g 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種金屬-絕緣體-金屬 (Metal-Insulator-Meta卜縮寫為MIM)電容及其製造方法， 且特別是有關於一種金屬-絕緣體_金屬電容的下電極及其 製造方法。 ~ 【先前技術】 半導體記憶體主要包含電晶體與電容，而當半導體記 憶體進人高深寬_製程，意味著電容在元件上可使用的 空間減少了。由於電職體所需記憶空間成長速度遽辦， 也隨之增加。因此，半導體製程技術為了曰滿 足化樣的㈤求’必須在製程技術上有所改變。 〜^、 不浪費空間的方法是採用高介電係數 陶)電容，以僮，二製作的一種金屬'絕緣體-金屬 值。並且，還可的電容面積下獲得足夠的電容 表面積來達到“=屬·絕緣體-金屬電容的下電極 【發明内容】 本發明的目的就是 (MIM)電容的下電極， /、一種金屬_絕緣體-金屬 增加下電極接觸面積/猎電極材料本身的相變化來 ^發明的再—目的是提供一種金 下電：方法’以利用簡便的製程製作出 -絕緣體-金屬電容 具有奈米級圖形的 12834^, ,、本^明的另一目的是提供一種金屬-絕緣體-金屬電 容’以增加下電極接觸面積。 本發明提出一種金屬-絕緣體-金屬（Mim)電容的下電 極，包括一過渡金屬層。這個過渡金屬層包括一奈米級圖 形區以及一相變化區，且奈米級圖形區的高度低於 區的高度。 -q < 依照本發明的較佳實施例所述下電極，上述之過渡金 屬層的相變化區包括過渡金屬層的氮化區、氧化區或氫化 區。 依照本發明的較佳實施例所述下電極，上述之過渡金 屬層的材料包括Pt、Ru、Ir或Ti。 •本發明再提出一種金屬-絕緣體_金屬電容的下電極的 製造方法，包括先於一基板上形成一過渡金屬層，再於過 渡金屬層上形成具有奈米級圖形的一自組性高分子膜，並 露=部分過渡金屬層。接著，以自組性高分子膜作為罩幕， 使露出的過渡金屬層發生相變化。然後，移除前述自組性 高分子膜。 依照本發明的較佳實施例所述方法，上述使露出的過 渡金屬層發生相變化之方法，包括將過渡金屬層置於一氣 體的氣氛中，使得這種氣體以原子態進入過渡金屬層的表 面’而造成相變化。其中，前述氣體包括〇2、Ν2、θ或 ΝΗ3 〇 依照本發明的較佳實施例所述方法，上述於基板上形 成過渡金屬層的方法包括化學氣相沉積法(Chemical Vap0r 6 ^Tli2wtwf.doc/g
Deposition，CVD)、物理氣相沉積法（Physical vap〇r Deposition ’ PVD)或原子層沈積法（At〇mic Layer Deposition，ALD)。 依照本發明的較佳實施例所述方法，上述過渡金屬層 的材料包括Pt、Ru、Ir或Ti 依照本發明的較佳實施例所述方法，上述移除該自組 性尚分子膜之後更包括蝕刻該過渡金屬層，以增加該過渡 金屬層之表面高度差。 依照本發明的較佳實施例所述方法，上述自組性高分 子膜的材料包括聚苯乙烯(P〇lystyrene，pS)、聚丙烯酸曱酯 (PMMS) 〇 本發明另提出一種金屬-絕緣體_金屬電容，包括一層 導體層、一層過渡金屬層與一層電容介電層。其中，導體 層疋作為電容的上電極，而位於導體層下的過渡金屬層則 作為電谷的下電極。其_，過渡金屬層包括奈綠圖形區 ，及相㉔倾，其巾奈米級圖形區的高度低於相變化區的 π度。再者’電容介電層是位於導體層與過渡金屬層之間。 ☆依照本發日_較佳實施例所述之金屬_絕緣體·金屬電 其中過渡金屬層的相變化區包括過渡金屬層的氮化 區、氧化區或氳化區。 、依照本發_較佳實施例所述之金屬_絕緣體·金屬電 各’其中過渡金屬層的材料包括Pt、Ru、MTi。 電利用過渡金屬層不同相的體積差異來增加 電夺接觸表面積’所以能在不增加元件二維面積的情況， 7 doc/g doc/g ’最大電容的效果。 增加下電極表面積，而達_同面積下 並且避免提高製造成本。 、 為讓本發明之上述和其他 易懂，下文特舉較佳實施例， 明如下。 目的、特徵和優點能更明顯 並配合所附圖式，作詳細說 【實施方式】 令属依照本發明之—較佳實施例之金屬·絕緣體-
金屬（MIM)電容的下電極之俯視圖，而® 1B為圖1A之 B-B線段的剖面圖。 勹圃 ^ ^同時參照圖U與圖1B，本實施例的金屬_絕緣體_ 金屬(MIM)電容的下電極是形成在—基板獅上的一層過 渡金屬層’這個過渡金屬層包括—奈米級圖形區1〇2以及 -相變化區104 ’且奈米級圖形區1〇2的高度低於相變化 區104的高度。此外，過渡金屬層的相變化區1〇4例如是 過渡金屬層的氮化區、氧傾或氫化區。社述過渡金屬 廣的材料可以是Pt、Ru、ΙΓ或Ti。
圖2A至圖2D為依照本發明之另一較佳實施例之金屬 -絕緣體金屬（MIM)電容的製造流程剖面示意圖。 請參照圖2A，先在一基板2〇〇上形成一過渡金屬層 202,其材料例如Pt，Ru，Ir4Ti等金屬，且形成過渡金屬 層202的方法例如是化學氣相沉積法（chemicai vapor
Deposition，CVD)、物理氣相沉積法（Physical vapor Deposition ’ PVD)或原子層沈積法（Atomic Layer Deposition ’ ALD); —般以原子層沈積法可達到較佳的彼 8 I2834172^twf.d〇c/g 覆性及均勻性。之後，在過渡金屬層202上塗佈一層自組 性高分子膜(self-assembling polymer film)204，此時的自組 性高分子膜204為非平衡態(non-equilibrium state)。其中， 自組性南分子膜204的材料例如是聚苯乙稀(p〇lystyrene， PS)、聚丙烯酸甲酯(PMMS)等高分子材料。 接著，請參照圖2B，利用如加熱、照光等方式，使非 平衡態的自組性高分子膜204轉變為平衡態的自組性高分 子膜204a，此時的自組性高分子膜204a具有奈米級圖形， .並露出部分206的過渡金屬層202。而且，可藉由調變最 初的自組性高分子膜204(請見2A)的濃度、厚度，以達到 所欲設計之圖形。 之後’請參照圖2C，以自組性高分子膜204a作為罩 幕，使露出的過渡金屬層202在部位206發生相變化，而 形成相變化區202a。其中，使露出的過渡金屬層202發生 相變化的方法例如是將過渡金屬層202置於一氣體的氣氛 中’使得這種氣體以原子態進入過渡金屬層202的表面， ► 而造成相變化，並且改變晶格常數，使金屬局部體積膨脹。 而刖述氣體例如是〇2、N2、Η:或NH3。接著，可利用不 同相的蝕刻選擇比差異，以增加過渡金屬層2〇2之表面高 度差，進而達到控制下電極表面粗糙度；舉例來說，當過 渡金屬層202的材料是Ru且相變化區202a的材料是Ru〇2 時，可使用如NH4〇H或CHsCOOH加上NH4〇H的蝕刻 液來蝕刻整個過渡金屬層202，以增加其表面高度差。 然後，請參照圖2D，移除上述自組性高分子膜2〇4a(請 12834iZ^twf.doc/g 見圖2C)，而留下分離相的過渡金屬層2〇2與相變化區 202a。接著，在基板2〇0上形成一層介電層208覆蓋由過 渡金屬層202與相變化區202a所構成的下電極，其中介電 層208的材料例如是Hf〇2, Al2〇3, TaW5, BaTi〇3等具有高 介電常數特性的材料。之後，於介電層208上形成一層^ 電極層210，·即完成金屬-絕緣體-金屬電容的製作。 综上所述，本發明專利之特點在於利用自組性高分子 膜所構成的奈米級圖形，使得下電極的過渡金屬層能達到 奈米級的相分離，而更加容易控制所需要的電容特性。 雖然本發明已以較佳實施例揭露如上，然其並非用以 限疋本發明’任何熟習此技藝者，在賴離本發明之精神 =範圍内，當可作些許之更動與潤飾，因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 ^ ^L1A t紐本判之—難實_之金屬絕緣體-金屬（MIM)電谷的下電極之俯視圖。 圖1B為圖1A之B-B線段的剖面圖。 圖2A至圖2D為依照本發明之另一較佳實施例之金屬 '絕緣體·金屬(MIM)電容的製造流程剖面示意圖 【主要元件符號說明】 100、200 :基板 102 ··過渡金屬層的奈米級圖形區 104 :過渡金屬層的相變化區 202 :過渡金屬層 12834¾ twf.doc/g 202a ··發生相變化的過渡金屬層 204 :自組性高分子膜 206 :部位 208 :介電層 210 :上電極

Claims (1)

  1. rtwf.doc/g 十、申請專利範圍： 1· 一種金屬_絕緣體-金屬（MIM)電容的下電極，包括： 一過渡金屬層，該過渡金屬層包括： 一奈米級圖形區；以及 一相變化區，其中該奈米級圖形區的高度低於該相變 化區的南度。 2·如申請專利範圍第1項所述之金屬_絕緣體_金屬電 容的下電極，其中該過渡金屬層的該相變化區包括該過渡 金屬層的氮化區、氧化區或氫化區。 3·如申請專利範圍第1項所述之金屬_絕緣體_金屬電 容的下電極’其中該過渡金屬層的材料包括pt、Ru、Ir或 T卜 4·一種金屬-絕緣體-金屬電容的下電極的製造方法，包 括： 於一基板上形成一過渡金屬層； 於該過渡金屬層上形成具有奈米級圖形的一自組性高 分子膜，並露出部分該過渡金屬層； 以邊自組性高分子膜作為罩幕，使露出的該過渡金屬 層發生相變化；以及 移除該自組性高分子膜。 5·如申請專利範圍第4項所述之金屬-絕緣體-金屬電 容的下電極的製造方法，其中使露出的該過渡金屬層發生 相變化之方法包括將該過渡金屬層置於一氟體的氣氛中， 使得該氣體以原子態進入該過渡金屬層的表面，而造成相 12 doc/g I2834^57twf, 變化。 6·如申請專利範圍第5項所述之金屬-絕緣體-金屬電 容的下電極的製造方法，其中該氣體包括〇2、Ν2、Η2或 ΝΗ3。 7·如申請專利範圍第4項所述之金屬_絕緣體-金屬電 容的下電極的製造方法，其中於該基板上形成該過渡金屬 層的方法包括化學氣相沉積法、物理氣相沉積法或原子層 沈積法。 8·如申請專利範圍4項所述之金屬-絕緣體-金屬電容 的下電極的製造方法，其中該過渡金屬層的材料包括Pt、 Ru、Ir 或 Ti 〇 9·如申請專利範圍第4項所述之金屬-絕緣體-金屬電 容的下電極的製造方法，其中移除該自組性高分子膜之後 更包括蝕刻該過渡金屬層，以增加該過渡金屬層之表面高 度差。 10·如申請專利範圍第4項所述之金屬_絕緣體_金屬電 容的下電極的製造方法，其中該自組性高分子膜的材料包 括聚苯乙烯(polystyrene，PS)或聚丙烯酸甲酯(PMMS)。 11· 一種金屬-絕緣體-金屬電容，包括： 一導體層，作為一電容的上電極； 一過渡金屬層，位於該導體層下，作為該電容的下電 極，其中該過渡金屬層包括： 一奈米級圖形區；以及 一相變化區，其中該奈米級圖形區的高度低於該相 13 12834,¾ twf.doc/g 變化區的高度； 一電容介電層，位於該導體層與該過渡金屬層之間。 12. 如申請專利範圍第11項所述之金屬-絕緣體-金屬 電容，其中該過渡金屬層的該相變化區包括該過渡金屬層 的氦i化區、氧化區或氣化區。 13. 如申請專利範圍第11項所述之金屬-絕緣體-金屬 電容，其中該過渡金屬層的材料包括Pt、Ru、Ir或Ti。
TW094147153A 2005-12-29 2005-12-29 Bottom electrode of a metal-insulator-metal capacitor and method of manufacturing the same TWI283475B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW094147153A TWI283475B (en) 2005-12-29 2005-12-29 Bottom electrode of a metal-insulator-metal capacitor and method of manufacturing the same
US11/308,841 US7880213B2 (en) 2005-12-29 2006-05-15 Bottom electrode of metal-insulator-metal capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094147153A TWI283475B (en) 2005-12-29 2005-12-29 Bottom electrode of a metal-insulator-metal capacitor and method of manufacturing the same

Publications (2)

Publication Number Publication Date
TW200725866A TW200725866A (en) 2007-07-01
TWI283475B true TWI283475B (en) 2007-07-01

Family

ID=38263720

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094147153A TWI283475B (en) 2005-12-29 2005-12-29 Bottom electrode of a metal-insulator-metal capacitor and method of manufacturing the same

Country Status (2)

Country Link
US (1) US7880213B2 (zh)
TW (1) TWI283475B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101007057B1 (ko) * 2009-10-08 2011-01-12 동국대학교 산학협력단 나노구조를 갖는 ｍｉｍ 캐패시터 제조방법
US8993404B2 (en) 2013-01-23 2015-03-31 Intel Corporation Metal-insulator-metal capacitor formation techniques
US10090378B1 (en) 2017-03-17 2018-10-02 International Business Machines Corporation Efficient metal-insulator-metal capacitor
US11121209B2 (en) 2017-03-27 2021-09-14 International Business Machines Corporation Surface area enhancement for stacked metal-insulator-metal (MIM) capacitor
US10615112B2 (en) * 2018-05-03 2020-04-07 International Business Machines Corporation MIM capacitor for improved process defect tolerance

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW432684B (en) 1999-03-24 2001-05-01 Taiwan Semiconductor Mfg Fabrication method of stacked capacitor and structure
US7253076B1 (en) * 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
US6482736B1 (en) 2000-06-08 2002-11-19 Micron Technology, Inc. Methods for forming and integrated circuit structures containing enhanced-surface-area conductive layers

Also Published As

Publication number Publication date
TW200725866A (en) 2007-07-01
US7880213B2 (en) 2011-02-01
US20070166911A1 (en) 2007-07-19

Similar Documents

Publication Publication Date Title
CN106796883B (zh) 用于三维nand硬膜应用的纳米结晶金刚石碳膜
KR100701543B1 (ko) Ｄｒａｍ 셀 커패시터의 전극 표면 영역 향상 방법
TWI283475B (en) Bottom electrode of a metal-insulator-metal capacitor and method of manufacturing the same
TWI310603B (en) Method for fabricating capacitor in semiconductor device
JPH1098169A (ja) 高誘電膜の製造方法及びそれを用いたキャパシタの製造方法
TWI303863B (en) Structure with openings
US9177933B2 (en) Three-dimensional high surface area electrodes
JPH1079376A (ja) 単結晶半導体基板の上に薄膜を沈着する方法
TW200805435A (en) Post structure, semiconductor device and light emitting device using the structure, and method for forming the same
JP2000058878A5 (zh)
TW200305926A (en) Lithography pattern shrink process and articles
TW522552B (en) Method of manufacturing capacitor in semiconductor devices
TW200908290A (en) Method for manufacturing capacitor of semiconductor
TW400639B (en) Method for forming ferroelectric capacitors having a bottom electrode with decreased leakage current
TW200532911A (en) Method of forming MIM capacitor electrodes
TWI264110B (en) Method of forming capacitor of semiconductor device
JP5528430B2 (ja) 酸化層の形成方法
TWI297931B (en) Cylindrical capacitor and method of manufacturing the same
TWI312536B (en) Method for fabricating semiconductor device having stack-gate structure
JPH08335680A (ja) 高密度、高誘電率メモリ装置内の内部電極形成方法並びに装置
KR101213969B1 (ko) 불균일한 표면요철부를 갖는 나노 스케일의 구조물 제조 방법
JP2008294319A (ja) 薄膜キャパシタの製造方法
Jang et al. Fabrication of ordered silicon wire structures via macropores without pore wall by electrochemical etching
JP2633489B2 (ja) 半導体装置の製造方法
TW200919707A (en) DRAM stack capacitor and fabrication method thereof

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees