TWI281802B - System architecture and related method for communication between network layers serially - Google Patents

Description

1281802 九、發明說明： 【發明所屬之技術領域】 的網路介面 【先前技術】 _介面’尤指__相方式進㈣料傳輪 網. 路層（layer)所組成，舉例來說〜為^5數個各司，的網 control layer，以下__層）g: (gdiuin acc^ss hierarchy)中較底部的兩層。白層（咐耐 «.ο ，介，，子。若PHY層舰c層是以不“：片^|严用$ 貫施，則代表5亥兩者晶片需要使用到大量 仃 PHY層細C層是在同一網路==里匕(_ ’若 與MAC層兩者之大量3 ___ 晶片之尺相及其It y )會㈣複雜’進而可能影響到該 ㈣ΐ而，靖的快速進步，現今網路所制的速度也越 =於=田1 Ίίΐ十，位元（mu 11 i —gi gab i t)頻寬的網路系統中， ΐ了位凡媒體獨立介面」（gigabit Μπ，GMII)或 疋麗?狂广{思位元媒體獨立介面」（reduced GMII，RGMII)，7乍 二腳傳輸介面，可能會使用到更大量的電 路，，在糸統成本的考量、以及系統發展性的考量之 的電路插腳並非是系統設計者所樂見的情形。 1281802 【發明内容】 資料個目的在於提供-種使用序列傳輸方式進行 層接收該第:平;;!料’罔平行資料，該第二網路 咖亥第一以抖獄⑸:-第-序列傳輸介面， 料轉換成+序資 以及一第二序列傳輪介面，紅拔协兮哲’輸出°亥第序列負料， Ϊ序-序列資料“成ϊϊ’ΐ行ϊί接Si 第一千仃資枓輸出至該第二網路層。 Twn i將5亥 介面的實施例，本發明的方法係可用於一網路 3Ϊ層平該t網路層輸出—第—平行ί料該第ίίίϊί 收该第一平仃貧料。該方法包含有以下步驟：接收來自該第1 3層3該料；f該第一平行資料轉換成-第-序列資 枓，以一序列方式傳送該第一序列資料；以該序列方 一序列資料，以及將該第一序列資料轉換回該第一平行資料。 【實施方式】 由於使用平行傳輸介面來連接PHY層與MAC層有電路插腳太多 的問題，因此本發明改為使用序列的傳輸介面來連接ρΗγ層與MAC 層。 日’、 請參閱圖一，圖一為本發明之網路介面的一實施例示意圖。 在本實施例中的網路介面100包含有一PHY層11〇與一MAC層ΓδΟ， PHY層110與MAC層150間係透過一序列傳輸介面19^)相互麵9接。本實 施例中的PHY層110中包含有兩個實體鍊接層埠（以下簡稱為ρΗγ ' 埠），分別為121與122 ; MAC層150中包含有兩個媒體存取&制層 6 1281802 ，分別為161與i62。至於序列傳輸介面190 m匕3有差動傳送線對Tx+與Tx_，以及差動接收練對Rx+與以一 $ 了要透過序列傳輸介面190傳送由兕¥埠121、122所產生的 料或是由MAC槔161、162所產生的平杆資料，在PHY層110中 t i气二串化/解串化器（Serializer/Deserializer) 130，在MAC ^中包含有一串化/解串化器17〇。也就是說，在ρΗγ層n〇中的 >固ΗΥ埠121與122係共同使用串化/解串化器13〇，以將由phy埠 所產生的平行資料轉換成序列資料，透過序列傳輸介面 至MAC層150，或是將透過序列傳輸介面190所接收到的序 貝 1料轉換成平行資料，以傳送至PHY埠121與122。至於在MAC層 ^中的兩個MAC埠161與162則係共同使用串化/解串化器170，以 ^^〒璋161與162所產生的平行資料轉換成序列資料，透過序列 I面190j專送至PHY層11〇，或是將透過序列傳輸介面ι9〇所接 ^到的序列資料轉換成平行資料，以傳送至MAC埠161與162。請注 思」在實施上，串化/解串化器130與170之間的資料傳輸速率可以 視糸，需求而決定，舉例來說，若需配合具有數十億位元頻寬之 網路系統，資料傳輸速率，圖一中的串化/解串化器13〇與17〇之間 可以使用每秒25億位元（2· 5Gbps)的位元率進行資料的傳輸。 雖然在α圖一的實施例中，係由兩個phy埠121與122共用一個串 化/解串化器130 ’由兩個MAC璋161與162共用一個串化/解串化器 170，而實際上，系統設計者亦可以設計成ΡΗΥ層中的每财固咫口^ 共用一個串化/解串化器、MAC層中的每Ν個相對應的MAC璋則共用 =一個相對應的串化/解串化器，N可以等於2，亦可以等於其他正 1數，N的值可由系統設計者視系統需求自行決定。 /、 曰由於在一般的網路介面之中，PHY層内包含的PHY璋的數目（或 疋MAC層内包含的MAC蝉的數目）通常會大於2，因此系統設計者亦 可以將系統設計為PHY層中每二個PHY埠與MAC層中每二個相對應 j埠共用一組串化/解串化器（包含有ΡΗΥ層中的一個串化& 串化器與MAC層中的一個串化/解串化器），該組串化/解串化写 $使用每秒25億位元（2. 5Gbps)的位元率進行資料的傳輸，^ 备PHY層内包含的PHY埠的總數（或是MAC層内包含的MAC埠的總數 1281802 ί 則剩^ 一個PHY埠與其相制的·_亦可共用一 i中的一伽串(亦包含有1：>/^層^的一個串化/解串化器與MAC 1曰9 化/解串化器’而該組串化/解串化器則使用每秒 12.5C位το (i.25Gbps)的位元率進行資料的傳輸。 葬H需H的是，若PHY層中的PHY埠（或是MAC層中的聽埠） 則每兩侧γ埠可以先透過8位元至ig位元的 沾八品轉換成位元的資料，再將20位元的資料透過2〇 串化/解串化器’讓串化/解串化器將2〇位 /解串ΐιΐ轉序τ列的資料’以傳送至MAC層中相對應的串化 所 咖綱峨術者 圍所^之較佳實施例，凡依本發明中請專利範 圍所做之均4雙化與修飾，皆應屬本發明專利之涵蓋範圍。 【圖式簡單說明】 圖一為本發明之網路介面的一實施例示意 【主要元件符號說明】 圖 100 110 121 130 150 161 190 122 170 162 網路介面 實體鍊接層 實體鍊接層埠 串化/解串化器 媒體存取控制層 媒體存取控制層j；皁 序列傳輸介面

Claims (1)

1281802 十、申請專利範圍： 々【ms行資料傳輸的裝置,該網路 路層κν平：二，層，該第-網 平，資料，該裝置包含有：^第一凋路層接收該第一 以料’並以序列方式㈣第 一第料該第二網路層，用來接 層貫體鍊接層，该第二網路層係為一媒體存取控^為 4·如申請專利第1項所述之裝 介面係為-第一串化/解串化器 介面係為一第二串化/解串化器篇組/亥第—序列傳輸 5·如申請專利第4項所述之裝置，其中該 化器模組係用來將該第一網路j所產^ ^ 串 資料轉換成該第-序列資料，或行 =Ϊ第二ί化/解串化i模組係1 所產生的該第二平行資斜絲拖出兮筮_广 罔路層 是將來自該第—串化/解:念^了⑦1料，或 轉換成該第-平行資料甲級、且的料—序列資料 9 1281802 U iff第4項所述之褒置，其中該第—網路層令的 -第二串ί/ί^ίίίίί化/解串化器模財的 7·如申請專利第6項所述之裝置，其中N=2 q 第7f所述之裝置，其中該第一串化/解串 解串化器間以每秒25億位元的位元 9·ίί^於：t介面$的資料傳輸方法，該網路介面 包括至少-第—網路芦、第；J路2第-網路層 -平行資料，每該J丄：巧第-網路層輸出-第 =行資料，該方法包含=收相對應之該第 接收該至少-個第-平晷ί;ί下步驟. 以序列方式傳送該一第一序列資料； 以该序列方式接收該第一丨$ 該第 ^以及序心#轉換回該至少-個第-平行資料； 將1^=了平行資料分別傳送至相對應之 10.H專利第9項所述之方法， ir媒體存取控·，該第網係 丨路層係為一實體鍊接 1281802 12.如申請專利第9項所述之方法，其中該第一網路層包 括兩個第一網路層槔。 13. 如申請專利第12項所述之方法，其中該第一序列資料 係以每秒25億位元的位元率進行傳輸。 14. 一種用於一網路介面中以進行資料傳輸的方法.，該網 路介面包含有一第一網路層與一第二網路層，該第一 網路層輸出一第一平行資料，該第二網路層接收該第 一平行資料，該方法包含有以下步驟： 接收來自該第一網路層之該第一平行資料； 將該第一平行資料轉換成一第一序列資料； 以一序列方式傳送該第一序列資料； 以該序列方式接收該第一序列資料；以及 將該第一序列資料轉換回該第一平行資料v \ • * · · 15. 如申請專利第14項所述之方法，其中該第一網路層係 為一媒體存取控制層，該第二網路層係為一實體鍊接 層。 16. 如申請專利第14項所述之方法，其中該第一網路層係 為一實體鍊接層，該第二網路層係為一媒體存取控制 層0 十一、圖式： 1281802 七、指定代表圖·· (一） 、本案代表圖為:第_ 一__圖 ' (二） 、本案代表圖之元居代表符號簡單說明: 100 網路介面 110 實體鍊接層. 121 、 122 實體鍊接層璋 130 、 170 串化/解串化器 150 媒體存取控制層 16 卜 162 媒體存取控制層埠 190 序列傳輸介面 八、本案若有化學式時，請揭示最能顯示發明特徵的化學