TWI281612B - Communication method, apparatus and system, and storage medium having stored thereon instructions - Google Patents

Communication method, apparatus and system, and storage medium having stored thereon instructions Download PDF

Info

Publication number
TWI281612B
TWI281612B TW093111248A TW93111248A TWI281612B TW I281612 B TWI281612 B TW I281612B TW 093111248 A TW093111248 A TW 093111248A TW 93111248 A TW93111248 A TW 93111248A TW I281612 B TWI281612 B TW I281612B
Authority
TW
Taiwan
Prior art keywords
circuit
integrated circuit
sets
devices
communication protocols
Prior art date
Application number
TW093111248A
Other languages
English (en)
Other versions
TW200426593A (en
Inventor
Richard Beckett
Robert Sheffield Jr
Pak-Lung Seto
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200426593A publication Critical patent/TW200426593A/zh
Application granted granted Critical
Publication of TWI281612B publication Critical patent/TWI281612B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Optical Communication System (AREA)
  • Networks Using Active Elements (AREA)
  • Polysaccharides And Polysaccharide Derivatives (AREA)

Description

1281612 玖、發明說明： 【發明所屬^技術領域】 關於申請之相互參考 本主題申請是關於美國待決專利申請序號10/301028 5 案（法定代理者編號42390.P14962)，標題是“具有多重操作 模式之積體電路”，其建檔於2〇〇2年11月20曰。 本主題申請也是關於美國待決專利申請序號 10/301027案（法定代理者編號42390.P14963)，標題是“具有 多重操作模式之積體電路，，，其建檔於2〇〇2年丨丨月汕曰。 10 發明領域 本揭示係關於能夠使用不同通訊協定而進行通訊之積 體電路。 發明背景 15 於一習知的資料儲存配置中，一電腦節點包含一主機 匯流排轉接器（ΗΒΑ)。ΗΒ Α經由一，虹或多組通訊鍵路且使 用相關於該-組或多組鏈路之通訊協定而與資料儲存系統 通訊。一般，HBA包含多數個積體電路晶片以在hba和資 料儲存系統之間進行通訊，並且能夠僅使用一組單一預定 2〇通訊協定而與資料儲存系統通訊。因此，例如，於這習知 的配置中，如果資料儲存系統不能夠使用這預定二與 HBA通訊，則一組或者多組外接之通訊協定轉換器、轉譯 器、及/或擴展器可被輕合在HBA和資料儲存系統之間了以 允許在HBA和資料儲存系統之間通訊。 1281612 【發明内容】 本發明係為一種方法，其包含：利用一積體電路，至 少部分地發現至少一組通訊協定，外接至該積體電路之至 少一組裝置可經由該至少一組通訊協定而進行通訊，該積 5 體電路能夠依據多數個不同通訊協定而進行通訊；並且利 用該積體電路，至少部分地選擇該至少一組通訊協定以使 用與該至少一組裝置通訊。 圖式簡單說明 當參考圖形從下面的詳細說明，本專利申請主題事項 10 之實施例的特點和優點將成為明顯，其中相同號碼展示相 同部件，其中： 第1圖是顯示系統實施例之圖形。 第2圖是較詳細地展示第1圖系統實施例中之積體電路 圖形。 15 第3圖是較詳細地展示第2圖積體電路之界面電路圖 形。 第4圖是展示可依據實施例被執行之操作流程圖。 雖然下面將參考所展示的實施例而詳細說明，但熟習 本技術者將明白，本發明是可有許多的選擇、修改、以及 20 變化。因此，本專利申請主題事項將廣義地被考慮，並且 其僅依據附加之申請專利範圍而被定義。 I：實施方式3 較佳實施例之詳細說明 第1圖展示專利申請主題事項之一組系統實施例100。 1281612 系統100可包含一組被I禺合至曰 馬口至日日片組14之主處理器12。主處 理态12可包含，例如，本申节 4 T明心疋者之商業上可用的IntdR.
PentiumR IV微處理器。當麸 田…、’另外地，主處理器12亦可包 含另一型式之微處理機，例士 _u , 俄列如’來自除了本申請指定者之 外的其他公司所製造及/或商酱 〆σ業上可用的微處理器，而不脫 離本實施例範疇。 曰曰片且14可包含一組主電橋’中樞系統，其可彼此耦合 主處理器12、系統記憶體21和使用者界面系統财輕合至 匯流排系統22。晶片έ且1 π ^人 月14也可包含一組輪入/輸出（I/O)電橋 10 /中樞;r、、4(未展不出）’其可_合該主電橋繼流排系統至匿 流排22。晶片組14可包含積體電路晶片，例如，那些選自 本申請指定者之商業上可用的積體電路晶片 組（例如，圖形 。己匕月丑彳I/O&制态中樞晶片組》雖然其他積體電路晶片也 可被使用，或者另外地被使用，而不脫離本實施例範田壽。 15使用者界面系統16可包含，例如，鍵盤、指示裝置以及顯 不糸統，其可允許使用人員輸入命令至系統100，且監視系 統100之操作。 匯流排22可包含一組匯流排，其是遵照美國奥勒崗州 (〇regon)波特蘭（Portland)之PCI特定關係集團於2002年7月 20 22日所公佈之週邊構件互連（PCI)Express™基本說明訂正
版1.0(此彳交被稱為“PC! Express™匯流排”）。另外地，匯流排 22替代品可包含一種匯流排，其遵照上述美國奥勒崗州 (0re§on)波特蘭（Portland)之PCI特殊關係集團於2002年7月 24日所公佈之PCI-X的說明訂正版1 ·〇a(此後被稱為“PCI-X 1281612 匯流們。另外地，匯流排22也可包含其他型式和組態的 匯流排糸統，而不脫離本實施例範疇。 控制器卡20可被輕合至大量儲存部28且控制其操作。 於本實施例中，大_存部28可包含，例如，—組或者多 組獨立碟片冗餘陣列（RAID)29。可利用RAID29被製作之 RAID位準，可以是〇、卜或者較大於丨者。以刪可包含， 例如，被包含於協定領域5G中之—組或者多組⑼大量儲 存裝置及/或-組或者多組週邊裝置（其於第丨圖中共同地或 者個別地被利用區塊參考號碼52而指示）。如此處之使用， 10 一種“協定領域”代表，可依據通訊協定通訊之一組或者多 組裝置。 處理态12、糸統記憶體21、晶片組14、匯流排22以及 電路卡溝槽30可被包含於單一電路板中，例如，一組系統 主機板32。大量儲存部28可被包含於一組或者多組分別的 15外殼中，該外殼是可與圍封主機板32和被包含於主機板32 中的構件之外殼分離。 控制器卡20可以經由一組或多組網路通訊鏈路44被耦 合至大5：儲存部28。如下面之討論，控制器卡卡2〇可以使 用’例如’事列高科技連接（Serial Advanced Technology 20 Attachment—(S-ATA))協定及/或串接式小電腦系統界面 (Serial Attached Small Computer Systems Interface—(SAS)) 協定以經由鏈路44而與大量儲存部28交換資料及/或命 令。當然，另外地，I/O控制器卡20亦可以使用其他的及/ 或額外的通訊協定以與大量儲存部28交換資料及/或命 1281612 令，而不脫離本實施例範疇。 依據本實施例，如果利用控制器卡2 0而使用s - AT A協定 以與大量儲存部28交換資料及/或命令，其是可遵從或者相 容於上述由串列ΑΤΑ工作群於2001年8月29日所公佈之“串 5 列ΑΤΑ :高速連續AT配接”訂正版丨·0之協定。進一步另外 地，如果利用控制器卡20使用SAS協定以交換大量儲存部 28之資料及/或命令，其是可遵從或者相容於所說明之“資訊 技術串列連接之SCSI(SAS)”中的協定，其是2002年10月19 曰由美國國家標準協會（此後被稱為“SAS標準”)所公佈之 10國際資訊科技標準委員會(INCITS)工作小組美國國家標準 之T10科技協定，方案T10/1562-D，訂正版2b，及/或稍後 被公佈之SAS標準版本。 依據，例如，不論匯流排22是包含一組PCI ExpressTM 匯流排或一組PCI-X匯流排，電路卡溝槽30仍可包含，例 15 如，可相容於或者可遵從PCI ExpressTM4PCI-X匯流排之一 組擴充溝槽或者界面3 6。界面3 6可包含一組匯流排連接器 37，其可電氣地且機器地與可被包含於電路卡2〇内之匯流 排擴充溝槽或者界面35中的一組配對匯流排連接器34相配 對。 20 電路卡20可包含積體電路40、操作模式選擇器電路 42、電腦可讀取開機指令碼記憶體39、以及電腦可讀取記 憶體38。另外地，雖然不被展示於圖形中，積體電路4〇可 包έ 3己t思體j 8及/或記憶體3 9。如此處之使用，“積體電路，， 代表一組半導體裝置及/或微電子電路裝置，例如，半導體 1281612 積體電路晶片。記憶體38及/或39各可包含一組或者多組下 面型式的記憶體：半導體韌體記憶體、可程式規劃記憶體、 非依電性記憶體、唯讀記憶體、電氣可程式規劃記憶體a、 隨機存取記憶體、快閃記憶體、磁碟片記憶體、及/或光學 5碟片記憶體。附帶地或者另外地，記憶體38及/或39各可包 S /、他及/或稍後發展之型式的電腦可讀取記憶體。 枝為可讀取韌體程式指令可被儲存於記憶體％中。如 下面之說明，這些指令可被存取且利用積體電路4〇而被執 行。备利用積體電路40被執行時，這些指令可以導致積體 1〇電路40進行此處所說明之利用積體電路40所進行之操作。 槽30和卡20被構成以允許卡2〇被嵌進入槽3〇中。當卡 2〇適當地被嵌進入槽30中時，連接器34和36成為電氣地和 機器地彼此被耦合。當連接器34和36彼此如此地被耦合 日守，卡20電氣地被搞合至匯流排22且可經由匯流排22和晶 15片組14而與系統έ己憶體21、主處理器12、及/或使用者界面 系統16交換資料及/或命令。 另外地，不脫離本貫施例範轉，卡2〇的操作電路將可 以不被包含於卡20令，但是取代地，可被包含於其他的構 造、系統、及/或裝置中。這些其他構造、系統、及/或裝置 20可以是，例如，被包含於主機板32中、被耦合至匯流排22、 且與系統1〇〇中的其他構件（例如，系統記憶體21、主處理 器12及/或使用者界面系統16)交換資料及/或命令。 第2圖是積體電路40之圖形。於本實施例中，積體電路 40可包含處理器電路202、I/O界面電路204、記憶體控制電 10 1281612 路232、記憶體控制電路230、處理器匯流排206、以及匯流 排電橋電路208。處理器電路202、I/O界面電路204、記憶 . 體控制電路232、記憶體控制電路230、以及匯流排電橋電 路208可被耦合至匯流排206且經由匯流排206而交換資料 5 及/或命令。匯流排電橋電路208可以耦合處理器匯流排206 至I/O匯流排254，且可允許可被耦合至匯流排206之裝置與 可被耦合至匯流排254之裝置交換資料及/或命令，同時允 許匯流排206和254之分別的位址空間彼此被隔離。記憶體 控制電路230、主機匯流排界面電路21〇、開機指令碼記憶 10體界面242以及週邊界面電路244同時可被耦合至匯流排 M4，且可經由匯流排2S4而在彼此之間交換資料及/或命 令。記憶體控制電路230可被耦合至記憶體38。開機指令碼 記憶體界面242可被耦合至記憶體39。記憶體控制電路232 可被耦合至電腦可讀取記憶體228。記憶體228可包含，例 15如，多埠靜態隨機存取記憶體(SRAM)，雖然記憶體228可 包含其他型式的電腦可讀取記憶體而不脫離本實施例範 嘴。主機匯流排界面電路21()可被柄合至主機匯流排界面 35 ° 模式選擇器電路42可_合至可被包含於界面電路 246中的-般用途1/〇界面電路248。界面電路施可包含其 他及/或額外型式的界面電路（未展示出），而不脫離衫施 例範嘴。被包含於界面246中之界面電路可以經由，例如， 組週邊匯流排（未展示出）而_合在1。界面246可以 經由週邊界面電路244_合至匯流排〜，其可允許在電 20 1281612 路246中被耦合至週邊匯流排之界面電路與被轉合至匯流 排254之裝置交換資料及/或命令。 開機指令碼記憶體界面電路242可允許從儲存程式指 令之έ己丨思體9中擷取該程式指令，且在，例如，積體電路 5 40重置之後，利用處理器電路202而執行程式指令。更明確 地說，處理器電路202可經由匯流排206、電橋電路2〇8、匯 流排254、以及界面電路242以提供一組或者多組命令至記 憶體39及/或界面電路242，其可以導致此程式指令自記憶 體39被擷取並且經由界面242、匯流排254、電橋電路2〇8、 10 以及匯流排206被提供至電路2〇2。 積體電路40同時可包含性能監視（ΡΜ〇Ν)電路226。 ΡΜΟΝ電路226可以監視，例如，經由匯流排2〇6及/或匯流 排254被進行之資料及/或命令的交換，及/或利用積體電路 40中其他電路而被進行之其他及/或額外的操作，並且，至 15少部份地，可依據此監視，而決定積體電路40是否正適當 地操作。ΡΜΟΝ電路226可以指示關於，例如，處理器電路 202及/或經由電路21〇之外接裝置（例如，主處理器12)之監 視活動結果。 處理器電路202可包含處理器核心電路，其可包含多數 20個處理器核心216和2丨8。如此處之使用，一組“處理器核心” 可包含硬接線電路、可程式規劃電路、及/或狀態機器電 路。同時，如此處之使用，“電路，，也可包含，例如，硬接 線弘路、可程式規劃電路、狀態機器電路、及/或儲存利用 可私式規劃電路被執行之指令的韌體之個別或者任何的組 12 1281612 合。於本實施例中，各處理器核心216和218可包含分別的 電路，其可以是可相容及/或遵循“IntelRXSCaleTM核心發展 器手冊，’中所說明的“Intel R XScaleTM核心、微結構，，，其由本申 請之指定人於2000年12月公佈。當然，如上所述，電路202 5可包含其他型式的處理器核心電路而不脫離本實施例範 疇。 於本實施例中，處理器核心216和218可以分別地包 含，例如，電腦可讀取程式指令記憶體22〇和224，其可包 b處理益核心216和218之分別地可執行的分別微指令程式 1〇指令集合。這些分別的程式指令集合可被處理器核心216和 218所執行，該執行可分別地導致，例如，利用電路2〇2、 核。216、及/或核心218而分別地進行此處所說明之操作。 $例如積體電路40重置之後，至少這些分別的程式指令集 合之部份可被擷取自，例如，開機指令碼記憶體邛。處理 15器核心216同時可包含一組位準，取記憶體222，其可於 處理器核心216執行時，供處理器核心216使用以執行此處 所說明之操作。 界面電路204可包含協定機器電路25〇A，25〇B，...25〇N 以及貝際層界面電路252A，252B，. 。如下面之說明， 各刀別的協定機器電路250A，250B，_·.250Ν可以是相聯 的，且與分別的實際層界面電路252Α，252β，..·252ν交換 資料及/或命令。因此，例如，分別地，協定機器電路250Α y以是相聯於實際層界面電路252Α，且與之交換資料及/ 或命令，協定機器電路250Β可以是婦於實際層界面電路 13 1281612 252B，且與之交換資料及/或命令，並且協定機器電路250A 可以是相聯於實際層界面電路252N，且與之交換資料及/ 或命令。於本實施例中，協定機器電路250A，250B，...250N 各分別的構造和操作可以分別地是完全相同的。另外地， 5 於本實施例中，界面252A，252B，...252N各分別的構造和 操作可以分別地是完全相同的。 不脫離本實施例範疇，協定機器250A，250B，...250N， 實際層界面252A，252B，...252N，以及鏈路44之分別的數 目可以變化。但是，於本實施例中，協定機器250A， 10 250B，...250N之數目可以等於實際層界面252A， 252B，...252N的數目。同時於本實施例中，各實際層界面 252A，252B，...252N也可被耦合至鏈路44之分別的一組； 因此，於本實施例中，實際層界面252A，252B，·,·252Ν之 數目也可以等於鏈路44之數目。 15 主機匯流排界面電路210可包含分別的界面電路，其可 被使用以允許積體電路40，依據匯流排22可遵從或者可相 容的多數個不同主機匯流排協定的其中一組，而能夠與被 耦合至匯流排22的其他裝置交換資料及/或命令。例如，於 本實施例中，電路210可包含PCI-X匯流排界面電路212以及 20 PCIExPress™匯流排界面電路214。亦即，如丁面之討論， 至少部分地，依據匯流排22可遵從或者可相容之匯流排協 定，積體電路40之一特定的操作模式可被選擇，其中僅在 電路210中之分別界面電路之單一適當的一組可被引動以 與可被耦合至匯流排22之裝置交換資料及/或命令，而電路 14 1281612 210中其他分別的界面電路可以不引動。 雖然未被展示於圖形中，於本貫施例中，記情體控制 電路232及/或DMA電路234可被耦合至匯流排254。於本實 施例中，記憶體控制電路232可包含直接記憶體存取(DMA) 5電路234。記憶體控制電路232可以控制資料之儲存，以及 從記憶體228之資料取出。例如，於本實施例中，記憶體控 制電路232可以與，例如，處理器電路2〇2、界面電路2〇4、 界面電路210及/或記憶體控制電路23〇交換命令及/或資 料。至少部分地，依據這些命令，記憶體控制電路232可以 1〇與記憶體228交換資料及/或命令。這可以導致記憶體228， 依據被供應至記憶體控制器電路232之命令及/或資料而儲 存及/或擷取資料。另外地，依據積體電路4〇之選擇操作模 式，DMA電路234可以，依據來自積體電路4〇中的其他電路 由電路234所接收之命令及/或資料，而控制在1/〇界面2〇4 15和積體電路40中的其他電路之中，利用I/O界面電路204經 由一組或多組鏈路44被接收或者將被傳輸之資料及/或命 令的交換。不脫離本實施例範疇，DMA電路234可以不被包 含於電路232中，但可取代地，其可包含不同於電路攻且 被搞合至電路232和匯流排254的電路。 川 於本實施例中，記憶體控制電路230可包含raid操作 相關之電路240。電路240可包含，例如，DMA電路238和 Raid叶鼻電路236。記憶體控制電路23〇可以控制資料之儲 存’以及從外接記憶體38之資料的取回。例如，於本實施 例中，記憶體控制電路230可以與，例如，處理器電路2⑹、 15 1281612 界面電路210及/或記憶體控制電路232交換命令及/或資 料。至少部分地，依據這些命令，記憶體控制電路23〇可以 與記憶體38交換資料及/或命令。這導致記憶體38可以依據 被ί、應至兄憶體控制裔電路232之命令及/或資料而儲存及/ 5或擷取資料。另外地，依據積體電路40之選擇操作模式， DMA電路238可以依據利用電路238從積體電路牝中的其他 兒路被接收之命令及/或資料，而控制在此積體電路4〇中的 其他電路之中RAID相關的資料交換。如此處之使用，“RAID 相關之資料”代表被包含之資料、被產生作為結果之資料、 1〇被使用作為輸入或者運算域之資料、及/或被使用供執行之 貧料及/或便利被包含於製作及/或維持一 RAID(例如， RAID29)操作之資料。RAID計算電路236可包含計算加速器 電路（未展示出），其可使用及/或包含^^仍相關資料而能夠 進行一組或者多組計算及/或邏輯運算，例如，邏輯互斥或 運t，5亥邏輯互斥或運异可以從啟始使用者資料產生RAID 同位資料及/或從此RAID同位資料而重新產生該啟始使用 者資料。不脫離本實施例範®壽，DMA電路238及/或RAID計 算電路236可以不被包含於電路230中，但可取代地，其可 包含不同於電路230且被耦合至電路23〇和匯流排254之電 2〇路。不脫離本實施例範疇，積體電路40同時可不包含&八11；) 計算電路236，但是另外地，取代利用電路236被執行之計 算及/或邏輯運算可以利用處理器核心2丨6被執行。 如先前所述，協定機器250A，250B，...250N各分別的 構造可以是完全相同的。第3圖是展示協定機器25〇A之圖 16 1281612 形。協定機器250A可包含界面電路302、資料傳輸層電路 304、埠層電路306、資料鏈路層電路308、以及SAS鏈路層 電路310。雖然未被展示於圖形中，電路302可以耦合電路 3〇4、306、308、以及310至匯流排206，以便允許電路3〇4、 10 15 20 306、308、及/或310與處理器核心218交換資料及/或命令。 SAS鏈路層電路31〇可被搞合至實際的界面電路252八，且與 之交換資料及/或命令。傳輸層電路3〇4可被耦合至埠層電 路j〇6，且與之父換資料及/或命令。埠層電路3⑽同時可被 耦合至資料鏈路層電路3〇8，且與之交換資料及/或命令。 SAS鏈路層電路31〇可被搞合至資料鍵路層電路谓以及蜂 層電路306，並且與之交換資料及/或命令。 於本實施例中，傳輪層電路304可包含举列管理協定 (SMP)傳輪層電路312、串列高科技術連接(ΑΤΑ)通道協定 (STP)傳輸層電路3 14、以及㈣式小電腦系統界面(SCSI) 協定(SSP)傳輸層電路316。同時於本實施例中，埠層電路 306也可包含連接管理電路318。另外地，於本實施财， 資料鏈路層電路·可包含SMp鏈路層電路32Q、sTp鍵路層 電路322、以及SSP鏈路層電路似。於本實施例中，S蝴 路層電路则可包含不同頻帶(㈤_號管理電路挪以及 S-ATA鏈路速率協商控制電路328。 除了此處相對地聲明之外，應可了解，電路304、306、 308、以及310可以製作羽左认〇/^。_ 白知的SAS通訊程序、步驟、以及
技術。例如，除了此處相對地聲明之外，應可了解，電路 312、3M以及316可以分別地製作習知的SMP傳輸層、STP 17 1281612 傳輸層、以及SSP傳輪層協定、步驟、裎序、以及技術，並 且同時可產生分別的信號集合，其可以導致此等協定、步 驟、程序、以及技術之執行。同時，例如，電路襄，也可 以製作習知的SAS埠控制協定、步驟、程序、以及技術， JL且同了可產生刀別的信號’其可以導致此等協定、步驟、 程序、以及技術之執行。更進—步地，例如，電路320、322 、 可以刀別地製作習知的SMP鏈路層、STp鏈路層、 10 15 20 以及ssm路層協定、步驟、程序、以及技術，並且同日曰寺可 產生分別的信號集合，其可以導致轉協定、步驟、程序、 以及技術之執订。另外地’例如，電路31〇可以製作習知的 SAS資料鏈路協定、步驟、程序、以及技術，以控制，例 如’實際界面252A’並且同時可產生分別的信號集合，並 可以導致此«定、步驟、程序、以及技術之執行。當铁， 也可依據特定協定供積體電⑽經由它歧行通訊，許多 k化、修改、以及選擇是可能，而不脫離本實施例範疇。 於本貫施例中，各實際層界面電路252A，252B，...252N 可包含分別的類比前端（AFE)電路253A，253B，...253N， 其可以經由分別的鏈路44而接枚及/或傳輸資料及/或控制 k號至及/或自大量儲存部28。於本實施例中，實際層界面 電路252A可包含AFE電路253A，其可經由該等鏈路44之一 組以接收及/或傳輸資料及/或控制信號至及/或自被包含於 一組或者多組裝置52中的一組或者多組外接大量儲存裝 置。 如先前所述，一組或者多組裝置52可被包含於一組協 18 1281612 定領域5G中。於本實施例中，協定領域％可以是w領域 或者S-ATA領域。如果協定領域50是—組SAS領域，則= 或多組裝置52可以使用-組SAS協定經由該等鏈路44之二 組而能夠通訊。相反地，如果協定領域50是—組s_ata^ 域’則—組或纽裝置52可以使診Ata協定經由該等鍵路 44之一組而能夠通訊。 10 如下面之討論，於本實施例中，至少部份地，依據積 體電路40之選擇操作模式，則積體電路40可發現，至少^ 、 組或者夕組I置52是否能夠經由一組SAS通訊協 定或者經由一組S-ATA通訊協定而通訊。至少部分地，依據 利用積體電路40的這發現，積體電路4〇可以選擇，至少部 分地，是否制—組SAS或者—心ATa通訊協定而與一組 或者多組裝置52通訊，以便引動積體電路4〇與一組或者多 組裝置52通訊。 例如，依據SAS和S-ATA協定，在通訊鏈路啟始化時， 於積體電路40和大量儲存部28之間，例如，在系統1〇〇重置 之後，則OOB信號序列可以經由該等鏈路44之一組而在 AFE電路253A和一組或多組裝置52之間被交換。依據 S-ATA協定，如果一組或多組裝置52能夠使用^八丁八協定而 -〇通几並且經由该專鏈路44之一組而直接地被柄合至AFE電 路253A(亦即，如果一组或多組裝置52不經由一組SAS擴展 器而被耦合至AFE電路253A)時，則在一預定的S-ATA〇〇B k號序列時，一組或者多組裝置52可以預期地被傳輸至 AFE電路253A，特別的原始信號序列（參考第1圖之參考區 19 1281612 塊號碼54者）可包含，例如，一預定停頓文字，例如，一組 K28.5文字。如此處之使用，一組“信號序列，，包含一組或者 多組信號。相反地，依據SAS協定，如果一組或多組裝置 52能夠使用SAS協定而通訊，則一組或者多組裝置52可被 5 預期不在一組SAS 00B信號序列期間傳輸這預定的特殊信 號序列54至AFE電路253A，但可取代地，其可以在這信號 序列時被預期傳輸一組預定的COMSAS信號序列56至AFE 電路253A。因此，如果，在此一〇〇b信號序列時，AFE電 路253A從一組或者多組裝置52接收信號序列54，但是不接 10收COMS AS信號序列56，這可以指出協定領域50是一組 S-ATA領域，則一組或者多組裝置52經由該等鏈路44之一組 直接地被I馬合至AFE電路253A，並且一組或多組裝置52能 夠經由’組S-ATA協定與積體電路40通訊。相反地’如果， 在此一 OOB信號序列時，AFE電路253A從一組或者多組裝 15 置52接收COMSAS信號序列56，但是不接收信號序列54， 這可以指出協定領域50是一組SAS領域並且一組或多組裝 置52能夠經由一組SAS協定而與積體電路通訊。 依據本實施例，在通訊鏈路啟始化時，實際界面電路 252A可以提供利用AFE電路253A從一組或者多組裝置52所 20 接收的OOB信號之信號指示至OOB管理電路320。〇〇B管理 電路320可以檢查從界面電路252A被提供之信號，以檢測 AFE電路253A是否已在一OOB信號序列時從一組或者多組 裝置52，而接收信號序列54或者COMSAS信號序列56。在 〇〇B管理電路320檢測AFE電路253 A已在一〇〇B信號序列 20 1281612 時接收信號序列54或者COMSAS信號序列56之後，〇〇B管 理電路320可以提供一組或者多組信號至處理器核心218， 其可指示AFE電路253 A是否已接收信號序列54或者 COMSAS信號序列56。 5 在這〇〇B信號序列完成之後，處理器核心218可以決 定，至少部份地’依據OOB管理電路320檢測，在〇〇b信號 序列時’ AFE電路253 A是否已接收或者無法接收信號序列 54及/或COMSAS信號序列56，一組或者多組裝置52是否已 經由該等鏈路44之一組而直接地被耦合至積體電路4〇並且 10 能夠經由一組S-ATA協定與積體電路4〇通訊，或者一組或者 多組裝置52能夠經由一組SAS協定而與積體電路4〇通訊。 例如，如果電路320檢測，在這〇〇b信號序列時，AFE電路 253A已從一組或者多組裝置52接收信號序列54，但是不接 收COMSAS信號序列56，則處理器核心218可以決定，一組 15或者多組裝置52可經由該等鏈路44之一組而直接地被耦合 至AFE電路253A且能夠經由一組s_ata協定而與積體電路 40通訊。相反地，如果電路32〇檢測，在這〇〇B信號序列時， AFE電路253A從一組或者多組裝置52，接收COMSAS信號 序列56，但是不接收信號序列54，則處理器核心218可以決 20定，一組或者多組裝置52能夠經由一組SAS協定而與積體 電路40通訊。 §然，依據積體電路4〇可以經由其通訊之特定通訊協 疋，文字54及/或信號56可以變化而不脫離本實施例範疇。 另外地，依據積體電路4〇及/或一組或者多組裝置52可以經 21 I28l6l2 由其通訊之特定通訊協定’積體電路40可以決定一組或多 、、’且I置52可以經由其通訊之通訊協定之方式，可以變化而 不脫離本實施例範疇。 級裝置52之間的通訊中之電路312、316、318、32〇以及η# 的不引動，並且也可導致引動電路314、322以及328作用地 被牽涉在積體電路40和一組或多組裝置52之間進行的通訊 中。另外地，至少部分地，利用處理器核心218而反應至電 路。10之仏號’電路31〇可以發信號至電路3〇6及，或電略 如果處理器核心218決定，一組或者多組裝置52經由該 等鏈路44之一組而直接地被耦合至AFE電路253A且能夠經 由組S-ATA協定而與積體電路40通訊，則處理器核心Mg 可以發出一組或者多組分別的信號至電路3〇4、3〇6、3〇8、 310、以及252A。這可以導致電路250A和252A被引動，以 允許積體電路40，使用S-ATA協定，經由該等鏈路44之一 、、、而直接地與一組或者多組裝置52通訊。更明確地說， 乂可以導致，例如，來自被牽涉在積體電路40和一組或多 这可導致電路318的不引動以免被牽 以免被牽涉在積體電路
20 22 1281612 或電流位準，及/或同時可導致AFE電路253A檢測被AFE電 路253A所接收之信號，而其電壓及/或電流位準是可遵從或 者可相容於S-ATA接收之信號電壓及/或電流位準。 10 15 20
利用處理器核心218發至電路31〇之信號可以導致電路 328之引動以製作習知的S-ATA通訊鏈路速率協商協定、步 私、私序、以及技術，而與一組或者多組裝置52協商，經 由該等鏈路44之一組，在一組或者多組裝置52和積體電路 40之間被實施之適當的通訊速率。電路31〇可以產生一組或 者多組錢謂之傳輸至界面MM，該紐可以導致此協 定、步驟、程序、以及技術之執行。 系統100之操作中，當電路318被弓i動以作用地被牽涉 在積體電路4G和-組或多組裝置52之間進行的通訊時，電 路318可以執行，至少部分地，連接管理功能，該功能可以 防止’至少部分地，在積體雷政 很兒路40和—組或多組裝置523 間的通訊時間終止。相反地，於系統⑽之操作中，當電库
3财被引動以免作用地被牽涉於進行此等通訊中時，處王』 器核心218可以提供一組或者多 々夕、、，且h唬至電路250A，該信费 可以導致電路250A模仿S-ATA的 、 7王要功能，該功能可導至 保持此通訊，而不會有時間終止。 相反地，如果處理器核心91 _ 6决疋，一組或者多組裝i 52能夠經由一組SAS協定愈 /、知肢電路40通訊，則處理| 核心218可以發出一組或者多 刀別的信號至電路304、 州6、308、310以及252Α。這可以道从 ^ ^ ^致電路250Α和252Α^ 引動’以允命積體電路4〇，你用一 Λ SAS協定，經由該筹 23 1281612 鏈路44之一組，而與一組或者多組裝置52通訊。更明確地 呪，電路304、電路306以及電路308之發出的信號可以分別 ♦致電路3 14的不引動以免作用地被牽涉在積體電路4〇 和組或多組裝置52之間的通訊中，電路3丨8的引動以作用 地破牽涉於此通訊中，以及電路322的不引動以免被牽涉於 此通矾中。另外地，依據通訊是否經由一組SMP或者ssp 協疋在一組或者多組裝置52和積體電路4〇之間被進 仃，電路304利用處理器核心218發出之信號可以分別地導 夂兒路〕12或者316的引動以被牽涉於此通訊中，並且電路 1〇 308利用處理器核心218發出之信號，可以分別地導致電路
』或者324的引動以被牽涉於此通訊中。另外地，電路252A 利用處理器核心218發出之信號，至少部分地，可以導致 AFE電路253八之傳輸及/或接收信號位準被設定，以便可遵 從或者可相容於SAS信號傳輸及/或接收信號位準。亦即， 15這可以導致AFE電路253A調整利用AFE電路253A被傳輸至 一組或者多組裝置52之信號的電壓及/或電流位準，以便可 遵從或者可相容於SAS傳輸信號電壓及/或電流位準，及/或 同時可導致AFE電路况八檢測被其所接收之㈣，而其電 壓及/或電流位準是可遵⑹或者可相容於SAS被接從之信號 一〇兒、[及/或電流位準。更進—步地，電路310利用處理器核 =18發出之信號可以導致電路328之不引動，而不製作先 刖况明之習知的S-ATA通訊鏈路速率協商協定、步驟、程 序、以及技術。 於本實施例中，積體電路40之操作模式可以，至少部 24 1281612 分地’依據及/或從選擇器電路42被提供至Gpi〇界面電路 2邮之-纽或者多組信號的結果，而選擇利用主處理器⑵皮 提供至主機匯流排界面電路21〇之—組或者多組信號，及/ 或利用處理器電路搬執行被儲存於記憶㈣中之一組或 5 =多组程式指令n至少部分地，積體電賴之選擇 ㈣核式，積體電路40可以依據對應於被選擇之操作模式 的-Μ或者多組操作特性而操作。例如，依據，至少部份， 積體電路40之選擇操作模式，這些操作特性可包含哪植匯 流排界面212和214被引動或者不引動以與匯流排22通訊， 及/或那組協疋機器25QA ’ 25QB，· 2鹽被引動或者不引 動叫大量儲存部28通訊。額外地或者另外地，此操作特 ^ 3例如，利用—組或者多組協定機器250Α， 立观..·25〇Ν被製作的—組或者多組通訊協定是否，至少 W地’依據大量儲存部28中之—組或多組裝置(例如，— 5、:或者多組裝置5 2)可以通訊之—組或者多組通訊協定之 《現而被選擇，或者在積體電路和此等裝置之_通訊是 由、、且或夕組預疋協定被進行。同時，額外地或者另 ^地’此操作特性也可包含dma電路234是否被引動以控制 7 $者不引動而不控制在1/〇界面2〇4和積體電路4〇中的其他 -〇电路之中被接收或者將利用1/0界面電路204經由一組或多 :鏈路44而被傳輸的資料及/或命令之交換。此操作特性同 吩可包含，例如，處理器核心216及/或RAID操作相關電路 -40疋否被引動以進行或者不引動而不進行一組或者多組 破包含於製作及/或維持，例如，RAID29之操作。 25 1281612 一 及/或維持一組R AID之此操作範例，被揭 示於，例如，待決之差 吴國專利申請序號10/301028案中（法定 代理者感r柳14962)，其標題是“具有多重操作模式之 =體電路，，’其建檔於2叫11㈣日。當然，許多修改、 '交化、纽選擇是可能的且不脫離本實施例範嘴。 接。。及/I二έ例中，逛擇器電路42可包含一組或者多組跨 ^ 或者多_排同線封裝_)開關43,其可以 夕數個不同組態祐执〜 以選擇，至少部分：二。利用一未被展示之操作人員) 10 電路4G之糊#_式。亦即， 本/ 關攻多數不同的組態可以對庫於一㈣ 者多組積體電路40的不同操作模式之_ =:、.且或 操作特性。當—組或多組跨夕二同的 ::特定的組態被設定時，選擇器二^^^^^^ 15 20 信號’其可以對應於利用特定組_擇 =^ 飞考夕組控制信號可被供鹿 器核心m和218。作為反應地’處理器核心216可二 依據選擇之操作模式被引動或者不引動，·另外地，處理哭 核心加可以依據及/或產生且供應適當的控制信號至可: 導致此$路依據選擇的操作模式地操作之界面電路、 ⑽、232、及7或236而操作。另外地或者額外地，來自選 擇器電路42之—組或多組控㈣號同時可被供應至^ 21〇、電路234、及/或電路240。這可以依據對應至二或 多組控制信號及/或被該等控制信號所指示的積體電⑽ 26 1281612 之操作模式，而導致匯流排界面電路212、匯流排界面電路 214、電路240、及/或電路234之引動或者不引動。 另外地或者額外地，於本實施例中，積體電路4〇所選 擇的操作模式，可以依據及/或由於，至少部分地，可以利 5用主處理器12被提供至主機匯流排界面電路21 〇之被選擇 的操作模式之一組或者多組信號指示而被選擇。反應於這 一組或者多組信號，處理器核心216可以依據選擇之操作模 式被引動或者不引動；另外地，處理器核心218可以操作依 據及/或產生並且供應適當的控制信號至可以導致此電路 10依據選擇之操作模式地操作的界面電路204、210、232、及 /或236 〇 同％，另外地或者額外地，於本實施例中，積體電路 40之選擇操作模式也可以依據及/或由於，至少部分地，利 用處理器電路202執行被儲存於記憶體％、記憶體22〇、及/ 15或疏體224中之-組或者多組程式指令而被選擇。亦即， 依據本貫施例，積體電路4〇不同的分別操作模式可以是相 關於不同的分別韋刃體程式指令集合影像，其當利用處理器 核^ 216和處理為核心218被執行時，至少部分地，可以導 致相關^於!^些分別的影像之分別的操作模式被選擇，並 2〇 ^時可導致積體電⑽以分別的操作模式而操作。於本 _例中’僅-組此單_章刃體程式指令集合影像可被儲存 於記憶體39、記憶體22〇、及/或記憶體似中。這單一勒體 粒式心7集合影像可包含一組或者多組韋刃體程式指令，其 可以在例如’積體電路懒置之後，利用處·核心21S和 27 1281612 處理器218而被執行。這可依據選擇之操作模式而導致處理 态核心216被引動或者不引動。這同時可導致處理器核心 218，依據及/或產生且供應適當的控制信號至可以導致此 電路依據選擇操作模式操作之界面電路2〇4、21〇、23?、及 /或236而操作。 10 15
圮憶體39、§己憶體220、及/或記憶體224可包含程式指 令，其當利用積體電路40被執行時，可以導致積體電路4〇 依據一實施例而進行操作。第4圖是一組流程圖，其展示可 依據一實施例而於系統1〇〇中被實施之這些和其他的操作 400。於本實施例中，操作糊可以在積體電路4()操作模式 已經被選擇之後被實施於线中，其中利用—组或者多 組協定機器250A，250B，…250N(例如，協定機器25〇a) 被製作之-組或者多組軌協定，至少部份地，依據經由 之使得大量儲存部28f的-組或多組裝置(例如，—組或者
多組裝置52)可以通訊之的—組或者多組通訊協定的發現 而被選擇。 操作棚可以開始於利用積體電路40而，至少部分地， 發現外接至積體電路4〇之至少一組裝置(例如，一組或者多 組裝置52)可經由之而進行通訊之至少—組通訊協定，如第 20 4圖操作402之展示。於本實施例中，利用積體電路4〇,至 少部分地，發現外接至積體電路4〇之至少m可經由 之以進行通訊之至少—組通訊協定，操作術之結果，至少 部分地’可以依據利用―組處理器核心218決定，以先前說 明之方式，OOB管理電路32〇是否檢剛到，在〇〇b信號序列 28 1281612 時，AFE電路253A已接收或者無法接收信號序列54及/或 COMSAS信號序列56。例如，如先前所述，如果電路32〇檢 測到，在00B信號序列時，AFE電路253八已從一組或者多 組裝置52接收信號序列54，但不接收(：〇^^八8信號序列 5 56，則處理器核心218可以決定，一組或者多組裝置52可經 由該等鏈路44之一組而直接地被耦合至AFE電路253八且能 夠經由一組S-ATA協定與積體電路4〇通訊；至少部分地，由 於這處理為核心218之決定結果，積體電路可以發現，至少 部分地，操作402之結果，一組或者多組裝置52能夠經由一
10組1八丁八協定而通訊。相反地，如果電路320檢測到，在〇〇B L號序列妗，AFE電路253A從一組或者多組裝置52接收 COMSAS信號相56，但是不接收信號序列54，則處理器 核心218可以決定，-組或者多組裝置52能夠經由一組sas 協定而與積體電路40通訊；至少部分地，由於處理器核心 218之這決定結果，積體電路可以發現，至少部分地，操作 402之結果，一組或者多組裝置52能夠經由則sas協定而通 訊。 之後’積體電路4G可以選擇，至少部分地，至少一乡且 通訊狀而❹與至少置軌，如第4關作之 2〇展示。例如，於本實施例中，操作402之結果，在發現一組 或多組裝置52可以經由其通訊的至少一組協定之後，處理 器核心218可以發出一組或者多組分別的信號至 電路304、 306、308、310以及252A。如果，操作4〇2之結果，積體電 路40發現一組或者多組裝置52可經由-組S_ATA協定以通 29 1281612 ，汛這可導致電路250A和252A被引動以允許積體電路4〇， 使用組^八丁八協定，經由該等鏈路44之一組而直接地與— 、’且或者夕組裝置52通訊。相反地，如果，操作4〇2之結果， 積體t路40發現一組或者多組裝置52可經由一組SAs協定 5 、，這可導致電路250A和252A被引動以允許積體電路 40使用一組SAS協定而與一組或者多組裝置η通訊。 因此，概要地，一組系統實施例可包含一組具有積體 i路之電路卡。該電路卡可_合至—匯流排。該積體電 路可1現，至少部分地，外接至積體電路之至少一組裝置 1〇可^由之而通訊的至少一組通訊協定。該積體電路也可依 據夕數個不同通訊協定而通訊。該積體電路進一步地可以 遠擇至J部分地，至少一組通訊協定以使用而與至少一 組裝置通訊。 一裝置實施例可包含一種積體電路，其能夠發現，至 15 /卩刀地，外接至積體電路之至少一組裝置可經由之而通 汛的至少一組通訊協定。積體電路也可依據多數個不同通 汛協疋而通汛。積體電路進一步地可選擇，至少部分地， 至少一組通訊協定以使用而與至少一組裝置通訊。 有利地，廷些實施例之積體電路可以提供增強之通訊 20月b力且可使用多數個通訊協定而通訊。同時也有利地， 被這積體電路所使用的通訊協定至少部份地，可依據至少 部分地利用該積體電路所發現一組或多組外接裝置可經由 之進行通Λ的-組或多組通訊協定，而至少部分地利用該 積體電路被選擇。進一步有利地，這可允許一組單一積體 30 1281612 這些實施例而使用多數個不同通訊協定直接地與 a組貝料儲存系統通訊。因此，例如，其可能使用這些實 T例，積體電路以直接地經由一組或多組通訊鏈路與資料 儲存;、统中之s A s及/或s - Ατ A協定領域的一組或者多組裝 置而不必採用被耦合在積體電路和資料儲存系統之 間的組或者多組外接通訊協定轉換器、轉譯器、及/或擴 例如，例如，一組或者多組3八8擴展器），雖然此等協 疋軺換态、轉譯器、及’或擴展器可被使用而不脫離這些實 ㈣耗田哥。有利地，比較於先前技術，這些特點可允許這 1〇二貝％例之積體電路具有被提高之多功能性和實用性，並 且比較於先前技術，可採用這積體電路而減低設計成本。 同日守也有利地，考慮到一組或者多組實施例之至少一 2功能性，電路302以及外接至電路250Α之積體電路40中的 電路可以一起被視為，至少部分地，於概念上，行為上， 及或力肖b上方面，至少部分地包含一組可以控制哪一通訊 協定可被積體電路4〇所使用而與至少一組裝置通訊之單一 ί工制兀件。因此，有利地，於至少這些一組或者多組實施 例中，這控制元件可包含，例如，個別或者任何組合之儲 子σ被#王式u兒路執行之指令的硬接線電路、可程式規 20劃電路、狀態機器電路、及/或韌體。 -〜采用之專門名言司和表示符號被使用作為說明之專 門名°司且不叉其限制，並且無意對此專門名詞和表示之使 用，排除任何展不和被說明（或者其部份)之特點等效者，應 可、去σ種1改是可能在申請專利範圍範疇之内。實際 31 1281612
上，不脫離本實施例範疇，系統100可包含較多或者較少於 圖形中所展示之元件以及先前說明構成系統1〇〇者。同時也 另外地，電路204可包含協定機器電路，其可允許積體電路 40使用光纖通道協定與大量儲存部28通訊，該光纖通道協 5 定是可遵從或者可相容於被說明於ANSI標準光纖通道(FC) 實際的和信號的界面-3Χ3·303 : 1998規格中之界面/協定。 其他修改、變化、以及選擇同時也是可能的。因此，本申 請專利範圍是有意地涵盖所有的此種等效者。 I：圖式簡單說明1 10 第1圖是顯示系統實施例之圖形。 第2圖是較詳細地展示第1圖系統實施例中之積體電路 圖形。 第3圖是較詳細地展示第2圖積體電路之界面電路圖 形0 15 第4圖是展示可依據實施例被執行之操作流程圖。
【圖式之主要元件代表符號表】
12···主處理器 14···晶片組 16…使用者界面系統 20···控制器卡 21…系統記憶體 22···匯流排系統 28…大量儲存 29…無相關碟片RAID 30···電路卡溝槽 32…系統主機板 34…配對匯流排連接器 35···界面 36…界面 37···匯流排連接器 38···電腦可讀取記憶體 39…電腦可讀取開機指令碼記 32 1281612 憶體 40·••積體電路 42···操作模式選擇器電路 43…多組雙排同線封裝(DIp) 開關 44···鏈路 50…協定領域 52…裝置 54…信號序列 56...COMSAS信號序列 100…系統 2〇2···處理器電路 204···Ι/Ο 界面 206···處理器匯流排 208…匯流排電橋電路 210···主機匯流排界面電路 212···匯流排界面 214···匯流排界面 216···處理器核心 218···處理器核心 220···記憶體 222···位準-2快取記憶體 224···記憶體 226…性能監視(ΡΜΟΝ)電路 228···記憶體 230···記憶體控制電路 232···界面電路 234...DMA 電路 236···界面電路 238"_DMA 電路 240···操作電路 242…開機指令碼記憶體界面 244…週邊界面電路 246···界面電路 248—GnO界面電路 250A-N…協定機器 252A-N···電路 253A-N···類比前端(AFE)電路 254···匯流排 302···電路 304···電路 306···電路 308···電路 310···電路 312···串列管理協定(SMP)傳輸 層電路 314···串列高科技術連接(ΑΤΑ) 通道協定(STP)傳輸層電路 1281612 316···串接式小電腦系統界面 (SCSI)協定(SSP)傳輸層電路 318···連接管理電路 320—SMP鏈路層電路 322".STP鏈路層電路 324—SSP鏈路層電路 326···不同頻帶信號管理電路 328…S-ATA鏈路速率協商控 制電路 400…於系統中實施之操作流 程圖 402···操作步驟 404···操作步驟
34

Claims (1)

  1. 1281612 一8 ~一^煩諳委員明示1 3 w修(¾丘#楼頁所提之修正本有無超出原説明書 .一一 / I或圖式所揭露之範圍 -.一一〜——... 一.一 拾、申請專利範圍： 第93111248號申請案申請專利範圍修正本 95· 12· 〇8· 1· 一種通訊方法，其包含下列動作·· 利用一積體電路至少部分地發現至少一組通訊協 疋，外接至该積體電路的至少一組裝置可經由該至少一 組通訊協定進行通訊，該積體電路能夠依據多數個不同 通訊協定而進行通訊；並且 利用該積體電路，至少部分地選擇該至少一組通訊 協定以使用來與該至少一組裝置通訊。 10 2·如申請專利範圍第1項之方法，其中： 該發現動作是至少部份地依據被該積體電路所檢 測之組預疋k號序列，該預定信號序列是包含該至少 一組裝置之一協定領域的指示。 3·如申請專利範圍第2項之方法，其中： 15 該發軸相時也至少部份地«，在it訊鏈路啟 始化時，在該積體電路中從該至少一組裝置之一預定的 不同頻帶信號序列之一組失效接收。 4.如申請專利範圍第2項之方法，其中·· 邊預定信號序列包含一組預定停頓文字。 20 5·如申請專利範圍第1項之方法，其中： 该積體電路包含處理器電路和協定引擎電路；並且 該選擇動作包含從該處理器電路發出一組或者多 組信號至該協定引擎電路，該-組或者多組信號，至少 邛刀地，引動該協定引擎電路以使用該至少一組通訊協 35 1281612 6. 5 -----^ 年’1曰修(#正替換頁 定而通tfl。 如申請專利範圍第5項之方法，其中： 該積體電路同時也包含實際介面電路·並且 该選擇動作同時也包含從該處理器電路發出 或者多組其他信號至該實際介面電路，該— 忑 組或者多組 /、他信號選擇，至少部分地，能夠在其實際介面電路發 出一組或者多組信號的一組或者多組實際信號位準，該 組或多組實際信號位準是依據該至少一組通訊協定。 如申請專利範圍第6項之方法，其中： 多數個不同通訊協定包含一組串列高科技連接 (Serial Advanced Technology Attachment)協定以及串接 式小電腦系統介面（Serial Attached Small Computer System Interface)協定。 一種通訊裝置，其包含： 一組積體電路，其能夠至少部分地發現至少一組通 訊協定，外接至該積體電路的至少一組裝置可經由該至 少一組通訊協定進行通訊，該積體電路同時也能夠依據 多數個不同通訊協定而通訊，該積體電路進一步地能夠 至少部分地選擇該至少一組通訊協定以使用來與該至 少一組裝置通訊。 如申請專利範圍第8項之裝置，其中： 該積體電路能夠檢測包含該至少一組裝置之一協 定領域的一組預定信號序列指示；並且 該積體電路同時也能夠，至少部份地，依據該預定
    10 8. 15
    20 36 9. 1281612 信號序列之檢測，而至少部分地發現該至少一組通訊協 定。 10. 如申請專利範圍第9項之裝置，其中： 該積體電路同時也能夠至少部份地依據，在通訊鏈 5 路啟始化時，在該積體電路中從該至少一組裝置之一預 定的不同頻帶信號序列之一組失效接收，而發現該至少 一組通訊協定。
    11. 如申請專利範圍第9項之裝置，其中： 該預定信號序列包含一組預定停頓文字。 10 12.如申請專利範圍第8項之裝置，其中： 該積體電路包含處理器電路和協定引擎電路；並且 該處理器電路能夠發出一組或者多組信號至該協 定引擎電路，而該一組或者多組信號引動，至少部分 地，該協定引擎電路以使用該至少一組通訊協定而通 15 訊。
    13. 如申請專利範圍第12項之裝置，其中： 該積體電路同時也包含實際的介面電路；並且 該處理器電路同時也能夠從該處理器電路發出一 組或者多組其他信號至該實際介面電路，該一組或者多 20 組其他信號選擇，至少部分地，能夠在其實際介面電路 發出一組或者多組信號的一組或者多組實際信號位 準，該一組或多組實際信號位準是依據該至少一組通訊 協定。 14. 如申請專利範圍第13項之裝置，其中： 37 1281612
    多數個不同通訊協定包含一組串列高科技連接 (Serial Advanced Technology Attachment)協定以及串接 式小電腦系統介面（Serial Attached Small Computer System Interface)協定。 5 15· 一種儲存有指令之儲存媒體，當該等指令利用一機器被 執行時導致下面動作發生·· 利用一積體電路至少部分地發現至少一組通訊協 定，外接至該積體電路的至少一組裝置可經由該至少一 組通訊協定進行通訊，該積體電路能夠依據多數個不同 通訊協定而進行通訊；並且 利用該積體電路，而至少部分地選擇該至少一組通 訊協定以使用來與該至少一組裝置通訊。 如申請專利範圍第15項之儲存媒體，其中： 忒發現動作是至少部份地依據被該積體電路所檢 > 測之一組預定信號序列，該預定信號序列是包含該至少 一組裝置之一協定領域的指示。 Π·如申請專利範圍第16項之儲存媒體，其中： 該發現動作同時也至少部份地依據，在通訊鏈路啟 始化時，在該積體電路中從該至少一組裝置之一預定的 3 不同頻帶信號序列之一組失效接收。 如申請專利範圍第16項之儲存媒體，其中： 該預定信號序列包含一組預定停頓文字。 I9·如申請專利範圍第15項之儲存媒體，其中： 該積體電路包含處理H電路和協定㈣電路；並且 38 1281612 np 、: c v 飞 Κ ：；
    Έ S亥選擇動作包含從該處理器電路發出—組戈者夕 組信號至該協定引擎電路，該一組或者多組信號' ^ 部分地，引動該協定引擎電路以使用該至少一‘通=t 定而通訊。 5 20·如申請專利範圍第19項之儲存媒體，其中：
    該積體電路同時也包含實際介面電路；並且 該選擇動作同時也包含從該處理器電路發出一* 或者多組其他信號至該貫際介面電路，該一組或者夕: 其他信號選擇，至少部分地，能夠在其實際介面電路= 10 出一組或者多組信號的一組或者多組實際信號仇準，， 一組或多組實際#號位準是依據該至少一組通訊協定 21·如申請專利範圍第20項之儲存媒體，其中： 多數個不同通訊協定包含一組串列高科技連接 (Serial Advanced Technology Attachment)協定以及串接 15 式小電腦糸統介面（Serial Attached Small Computer
    System Interface)協定。 22. —種通訊系統，其包含： 一組電路卡，其包含一組積體電路，該電路卡能夠 被耦合至一組匯流排，該積體電路能夠至少部分地發現 20 至少一組通訊協定，外接至該積體電路的至少一組裝置 可經由該至少一組通訊協定進行通訊，該積體電路同時 也能夠依據多數個不同通訊協定而通訊，該積體電路進 一步地能夠至少部分地選擇該至少一組通訊協定以使 用來與該至少一組裝置通訊。 39 1281612 M ......IMP，»I "f % $ 0修.(止.替換頁i 23_如申請專利範圍第22項之系統，其進一步地包含： 組電路板’其包含該匯流排和一組匯流排介面 槽’該電路卡能夠被耦合至該匯流排介面槽。 24.如申凊專利範圍第η項之系統，其中： 5 該至少一組裝置包含一組或者多組大量儲存裝置 以及一組或多組週邊裝置之至少一種。 25·如申請專利範圍第24項之系統，其中：
    該一組或多組大量儲存裝置包含一組獨立碟片冗 餘陣列(RAID)。 1〇 26·如申請專利範圍第22項之系統，其中： 該積體電路能夠至少部份地依據下面之一項或者 多項而發現該至少一組通訊協定： 利用來自該至少一組裝置之一組預定信號序列的 該積體電路之檢測；以及
    在该積體電路和該至少一組裝置之間的一組通訊 鏈路啟始化時，來自該至少一組裝置之COMSAS信號序 列之在該積體電路的失效檢測。 27.如申請專利範圍第加項之系統，其中： 該預定信號序列包含一組K28.5文字。 2 0 28·如申請專利範圍第22項之系統，其中： 該積體電路經由一組通訊鏈路直接地被連接至該 至少一組裝置。 29·如申請專利範圍第28項之系統，其中·· 該至少一組通訊協定是一組串列高科技連接(Serial 40 1281612 犟$、修(气_替换頁 Advanced Technology Attachment)協定以及串接式小電 腦系統介面（Serial Attached Small Computer System Interface)協定之其中一種。
    41 1281612 柒、指定代表圖： (一） 本案指定代表圖為：第（4 )圖。 (二) 本代表圖之元件代表符號簡單說明： 400…於系統100實施之操作流程圖 402…操作步驟 404…操作步驟 捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式：
TW093111248A 2003-05-20 2004-04-22 Communication method, apparatus and system, and storage medium having stored thereon instructions TWI281612B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/442,705 US7093033B2 (en) 2003-05-20 2003-05-20 Integrated circuit capable of communicating using different communication protocols

Publications (2)

Publication Number Publication Date
TW200426593A TW200426593A (en) 2004-12-01
TWI281612B true TWI281612B (en) 2007-05-21

Family

ID=33476625

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093111248A TWI281612B (en) 2003-05-20 2004-04-22 Communication method, apparatus and system, and storage medium having stored thereon instructions

Country Status (8)

Country Link
US (1) US7093033B2 (zh)
EP (1) EP1636705B1 (zh)
CN (1) CN100412835C (zh)
AT (1) ATE368893T1 (zh)
DE (1) DE602004007927T2 (zh)
HK (1) HK1086084A1 (zh)
TW (1) TWI281612B (zh)
WO (1) WO2004104844A2 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7058703B2 (en) * 2002-03-08 2006-06-06 Intel Corporation System management controller (SMC) negotiation protocol for determining the operational mode of SMCs
US7206989B2 (en) * 2002-11-20 2007-04-17 Intel Corporation Integrated circuit having multiple modes of operation
US7543085B2 (en) * 2002-11-20 2009-06-02 Intel Corporation Integrated circuit having multiple modes of operation
US7093033B2 (en) * 2003-05-20 2006-08-15 Intel Corporation Integrated circuit capable of communicating using different communication protocols
US20050015655A1 (en) * 2003-06-30 2005-01-20 Clayton Michele M. Intermediate station
US8539096B2 (en) * 2003-09-26 2013-09-17 Lsi Corporation Systems and methods for configuring ports of an SAS domain
US7155546B2 (en) * 2003-12-18 2006-12-26 Intel Corporation Multiple physical interfaces in a slot of a storage enclosure to support different storage interconnect architectures
US7376147B2 (en) * 2003-12-18 2008-05-20 Intel Corporation Adaptor supporting different protocols
US20050138154A1 (en) * 2003-12-18 2005-06-23 Intel Corporation Enclosure management device
US7353302B2 (en) * 2003-12-31 2008-04-01 Intel Corporation Selectable communication control between devices communicating using a serial attached SCSI (SAS) protocol
US7363395B2 (en) * 2003-12-31 2008-04-22 Intel Corporation Intermediate device capable of communicating using different communication protocols
US7418646B2 (en) * 2004-03-02 2008-08-26 Intel Corporation Integrated circuit using wireless communication to store and/or retrieve data and/or check data
FR2875026A1 (fr) * 2004-09-03 2006-03-10 St Microelectronics Sa Dispositif programmable d'interface de commande
US7949806B2 (en) * 2004-11-18 2011-05-24 International Business Machines Corporation Apparatus and method to provide an operation to an information storage device including protocol conversion and assigning priority levels to the operation
US20070011333A1 (en) 2005-06-30 2007-01-11 Victor Lau Automated serial protocol initiator port transport layer retry mechanism
US20070005833A1 (en) * 2005-06-30 2007-01-04 Pak-Lung Seto Transmit buffers in connection-oriented interface
US7747788B2 (en) * 2005-06-30 2010-06-29 Intel Corporation Hardware oriented target-side native command queuing tag management
US7805543B2 (en) * 2005-06-30 2010-09-28 Intel Corporation Hardware oriented host-side native command queuing tag management
US7970953B2 (en) * 2005-06-30 2011-06-28 Intel Corporation Serial ATA port addressing
US8135869B2 (en) * 2005-06-30 2012-03-13 Intel Corporation Task scheduling to devices with same connection address
US7734839B1 (en) * 2005-08-25 2010-06-08 American Megatrends, Inc. Method and integrated circuit for providing enclosure management services utilizing multiple interfaces and protocols
US7525957B2 (en) * 2005-09-01 2009-04-28 Emulex Design & Manufacturing Corporation Input/output router for storage networks
US7676604B2 (en) * 2005-11-22 2010-03-09 Intel Corporation Task context direct indexing in a protocol engine
US7752343B2 (en) * 2006-02-22 2010-07-06 Emulex Design & Manufacturing Corporation Method and apparatus for auto-protocol discrimination between fibre channel, SAS and SATA devices
US7529877B2 (en) * 2006-03-13 2009-05-05 Lsi Corporation Apparatus and methods for simplified SSP link layer processing
US8312103B2 (en) * 2006-08-31 2012-11-13 Itron, Inc. Periodic balanced communication node and server assignment
US9058306B2 (en) 2006-08-31 2015-06-16 Dell Products L.P. Redundant storage enclosure processor (SEP) implementation for use in serial attached SCSI (SAS) environment
US20080074285A1 (en) * 2006-08-31 2008-03-27 Guthrie Kevin D Interface between meter and application (IMA)
US7814245B2 (en) 2006-10-05 2010-10-12 Lsi Corporation Apparatus and methods for improved SATA device interaction without a SAS expander
US7653775B2 (en) * 2007-04-09 2010-01-26 Lsi Logic Corporation Enhancing performance of SATA disk drives in SAS domains
CN101359309B (zh) * 2007-08-03 2012-03-07 中兴通讯股份有限公司 串行附接小型计算机系统接口硬盘状态指示装置及方法
US8005999B1 (en) * 2007-09-27 2011-08-23 Emc Corporation Data storage system with PCI-E extended reach capability
US8447892B1 (en) 2007-09-27 2013-05-21 Emc Corporation PCI-E extended reach with receive detect circuitry
US8417858B2 (en) * 2008-05-07 2013-04-09 Emulex Design & Manufacturing Corporation System and method for enabling multiple processors to share multiple SAS wide ports
DE102008046577A1 (de) * 2008-09-10 2010-03-11 Fujitsu Siemens Computers Gmbh Anschlussvorrichtung zum Anschluss einer Mehrzahl von Peripheriegeräten und Betriebsverfahren
US8373709B2 (en) * 2008-10-03 2013-02-12 Ati Technologies Ulc Multi-processor architecture and method
US8260976B1 (en) 2009-01-30 2012-09-04 American Megatrends, Inc. Multiple frequency state detection for serial I/O interfaces
US10200476B2 (en) 2011-10-18 2019-02-05 Itron, Inc. Traffic management and remote configuration in a gateway-based network
US8904119B2 (en) 2012-10-31 2014-12-02 Lsi Corporation Method and structures for performing a migration of a logical volume with a serial attached SCSI expander
US8756345B2 (en) 2012-10-31 2014-06-17 Lsi Corporation Methods and structure for managing protection information with a serial attached SCSI expander
US8782292B2 (en) 2012-10-31 2014-07-15 Lsi Corporation Methods and structure for performing a rebuild of a logical volume with a serial attached SCSI expander
US8904108B2 (en) 2012-10-31 2014-12-02 Lsi Corporation Methods and structure establishing nested Redundant Array of Independent Disks volumes with an expander
US9135198B2 (en) 2012-10-31 2015-09-15 Avago Technologies General Ip (Singapore) Pte Ltd Methods and structure for serial attached SCSI expanders that self-configure by setting routing attributes of their ports based on SMP requests
US8943234B1 (en) 2013-08-05 2015-01-27 Lsi Corporation Multi-protocol storage controller
CN108029025B (zh) * 2015-10-16 2022-03-29 苹果公司 Sas干扰抑制选项
CN106933769A (zh) * 2015-12-30 2017-07-07 南车株洲电力机车研究所有限公司 一种用于列车串行通信链路层的配置装置和方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US74515A (en) * 1868-02-18 Improvement in grain-drills
US5345565A (en) 1991-03-13 1994-09-06 Ncr Corporation Multiple configuration data path architecture for a disk array controller
US5257391A (en) 1991-08-16 1993-10-26 Ncr Corporation Disk controller having host interface and bus switches for selecting buffer and drive busses respectively based on configuration control signals
JPH0563749A (ja) 1991-09-02 1993-03-12 Hitachi Ltd マルチプロトコル通信制御装置
JP3415849B2 (ja) 1995-06-07 2003-06-09 インターナショナル ビジネス マシーンズ， コーポレーション データ・バス制御装置およびプロセス
US5742602A (en) 1995-07-12 1998-04-21 Compaq Computer Corporation Adaptive repeater system
US6038400A (en) 1995-09-27 2000-03-14 Linear Technology Corporation Self-configuring interface circuitry, including circuitry for identifying a protocol used to send signals to the interface circuitry, and circuitry for receiving the signals using the identified protocol
FR2740238B1 (fr) 1995-10-19 1997-12-05 Sgs Thomson Microelectronics Cellule integrable ddc dediee a un microprocesseur
US5841985A (en) 1996-09-18 1998-11-24 Intel Corporation Method and apparatus for supporting multiple protocols on a network
EP0852448A1 (en) * 1997-01-02 1998-07-08 Nokia Mobile Phones Ltd. User terminal for mobile communications
US6504851B1 (en) 1997-11-21 2003-01-07 International Business Machines Corporation Dynamic detection of LAN network protocol
SE520126C2 (sv) 1997-12-11 2003-05-27 Axis Ab I/U-Processor och metod för styrning av periferienheter
US6246671B1 (en) 1998-03-17 2001-06-12 Adtran, Inc. ISDN terminal adapter-resident mechanism for automatically determining telecommunication switch type and generating associated service profile identifiers
US6115771A (en) 1998-03-31 2000-09-05 Lsi Logic Corporation Method and system for converting computer peripheral equipment to SCSI-compliant devices
US6438678B1 (en) 1998-06-15 2002-08-20 Cisco Technology, Inc. Apparatus and method for operating on data in a data communications system
US6625790B1 (en) 1998-07-08 2003-09-23 Microsoft Corporation Method and apparatus for detecting the type of interface to which a peripheral device is connected
US6253268B1 (en) * 1999-01-15 2001-06-26 Telefonaktiebolaget L M Ericsson (Publ) Method and system for multiplexing a second interface on an I2C interface
US6334160B1 (en) 1999-01-28 2001-12-25 Hewlett-Packard Co. Apparatus and method for providing multiple protocols through a common connector in a device
JP3592950B2 (ja) 1999-03-11 2004-11-24 株式会社東芝 周波数逓倍回路
US6633933B1 (en) * 1999-09-30 2003-10-14 Oak Technology, Inc. Controller for ATAPI mode operation and ATAPI driven universal serial bus mode operation and methods for making the same
US6721872B1 (en) 1999-10-25 2004-04-13 Lucent Technologies Inc. Reconfigurable network interface architecture
US6690655B1 (en) 2000-10-19 2004-02-10 Motorola, Inc. Low-powered communication system and method of operation
DE10056198A1 (de) 2000-11-13 2002-02-14 Infineon Technologies Ag Kommunikationssystem zum Austausch von Daten unter Verwendung eines zusätzlichen Prozessors
US6643654B1 (en) 2001-06-25 2003-11-04 Network Appliance, Inc. System and method for representing named data streams within an on-disk structure of a file system
US6748488B2 (en) 2001-09-28 2004-06-08 Sun Microsystems, Inc. Storage array having multiple erasure correction and sub-stripe writing
US7318112B2 (en) 2001-10-11 2008-01-08 Texas Instruments Incorporated Universal interface simulating multiple interface protocols
US6845420B2 (en) 2001-10-11 2005-01-18 International Business Machines Corporation System for supporting both serial and parallel storage devices on a connector
US6871244B1 (en) * 2002-02-28 2005-03-22 Microsoft Corp. System and method to facilitate native use of small form factor devices
US7193993B2 (en) 2002-05-23 2007-03-20 Intel Corporation Integrated medium access control device and physical layer device
US6886057B2 (en) * 2002-06-06 2005-04-26 Dell Products L.P. Method and system for supporting multiple bus protocols on a set of wirelines
US6895447B2 (en) * 2002-06-06 2005-05-17 Dell Products L.P. Method and system for configuring a set of wire lines to communicate with AC or DC coupled protocols
US8005505B2 (en) * 2002-06-25 2011-08-23 Hewlett-Packard Development Company, L.P. Identifying remote, external devices and facilitating communication therewith
US20040015762A1 (en) 2002-07-22 2004-01-22 Finisar Corporation Scalable system testing tools
US7907607B2 (en) 2002-08-02 2011-03-15 Null Networks Llc Software methods of an optical networking apparatus with integrated modules having multi-protocol processors and physical layer components
US7543085B2 (en) * 2002-11-20 2009-06-02 Intel Corporation Integrated circuit having multiple modes of operation
US7206989B2 (en) 2002-11-20 2007-04-17 Intel Corporation Integrated circuit having multiple modes of operation
US7107381B2 (en) * 2002-11-20 2006-09-12 Pmc-Sierra, Inc. Flexible data transfer to and from external device of system-on-chip
US7093033B2 (en) * 2003-05-20 2006-08-15 Intel Corporation Integrated circuit capable of communicating using different communication protocols

Also Published As

Publication number Publication date
ATE368893T1 (de) 2007-08-15
EP1636705A2 (en) 2006-03-22
WO2004104844A3 (en) 2005-03-17
HK1086084A1 (en) 2006-09-08
CN1791868A (zh) 2006-06-21
WO2004104844A2 (en) 2004-12-02
TW200426593A (en) 2004-12-01
EP1636705B1 (en) 2007-08-01
US20050015532A1 (en) 2005-01-20
CN100412835C (zh) 2008-08-20
DE602004007927D1 (de) 2007-09-13
DE602004007927T2 (de) 2008-04-17
US7093033B2 (en) 2006-08-15

Similar Documents

Publication Publication Date Title
TWI281612B (en) Communication method, apparatus and system, and storage medium having stored thereon instructions
TWI283352B (en) Integrated circuit having multiple modes of operation
US10236973B2 (en) Rerouting bus data signals from faulty signal carriers to existing healthy signal carriers
CN100481018C (zh) 具有多种操作模式的集成电路
US10126954B1 (en) Chipset and server system using the same
US8996775B2 (en) Backplane controller for managing serial interface configuration based on detected activity
CN103870429B (zh) 基于嵌入式gpu的高速信号处理板
CN105718408A (zh) 可热插拔的计算系统、计算机实施方法及系统
US7353315B2 (en) Bus controller with virtual bridge
CN105204965A (zh) 用于多节点环境中的动态节点修复的方法和装置
US11232060B2 (en) Method, apparatus and system for power supply policy exchange on a bus
CN115905094A (zh) 一种电子设备及其PCIe拓扑配置方法和装置
US9021166B2 (en) Server direct attached storage shared through physical SAS expanders
US10627890B2 (en) Bridge module and operation method thereof
JP5340411B2 (ja) 独立ドライブ電源制御
WO2011157119A1 (zh) 对芯片的寄存器进行自动配置的方法和装置
US10146720B2 (en) Flexible configuration server system
CN112988636B (zh) 用于数据加速处理的系统、板卡和电子设备
US10108253B2 (en) Multiple compute nodes

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees