CN100412835C - 使用不同通信协议来通信的方法、装置和系统 - Google Patents

使用不同通信协议来通信的方法、装置和系统 Download PDF

Info

Publication number
CN100412835C
CN100412835C CNB2004800135427A CN200480013542A CN100412835C CN 100412835 C CN100412835 C CN 100412835C CN B2004800135427 A CNB2004800135427 A CN B2004800135427A CN 200480013542 A CN200480013542 A CN 200480013542A CN 100412835 C CN100412835 C CN 100412835C
Authority
CN
China
Prior art keywords
circuit
integrated circuit
equipment
communication protocol
protocol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004800135427A
Other languages
English (en)
Other versions
CN1791868A (zh
Inventor
理查德·贝克特
小罗伯特·谢菲尔德
司徒伯龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1791868A publication Critical patent/CN1791868A/zh
Application granted granted Critical
Publication of CN100412835C publication Critical patent/CN100412835C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Polysaccharides And Polysaccharide Derivatives (AREA)
  • Optical Communication System (AREA)
  • Networks Using Active Elements (AREA)

Abstract

根据一个实施方案的方法可以包括由一个集成电路至少部分地发现位于该集成电路外部的至少一个设备能够用来通信的至少一种通信协议。在该实施方案中，所述集成电路能够根据多种不同的通信协议来通信。根据该实施方案的方法还可以包括由所述集成电路至少部分地选择用来与所述至少一个设备进行通信的所述至少一种通信协议。当然，很多替换、变体和修改都是可能的，而不会偏离该实施方案。

Description

使用不同通信协议来通信的方法、装置和系统
相关申请的交叉引用：本申请与2002年11月20日递交的、共同待审查的美国专利申请No.10/301,028(律师案卷号No.42390.P14962)相关，该申请的题目为“IntegratedCircuit Having Multiple Modes Of Operation(具有多种操作模式的集成电路)”。本申请还与2002年11月20日递交的、共同待审查的美国专利申请No.10/301,027(律师案卷号No.42390.P14963)相关，该申请的题目为“Integrated Circuit Having Multiple Modes OfOperation(具有多种操作模式的集成电路)”。
技术领域
本公开涉及能够使用不同的通信协议来通信的集成电路。
背景技术
在一种传统的数据存储布局中，计算机节点包括主机总线适配器(HBA)。HBA经由一条或多条通信链路，使用与所述一条或多条通信链路相关联的通信协议与数据存储系统进行通信。HBA一般包括多个在HBA和数据存储系统之间执行通信的集成电路芯片，并且HBA能够仅使用一种预定的通信协议来与数据存储系统通信。因此，例如在这种传统的方案中，如果数据存储系统不能使用这种预定的协议与HBA通信的话，一个或多个外部的通信协议转换器、翻译器和/或扩展器就可以耦合在HBA和数据存储系统之间，以实现HBA和数据存储系统之间的通信。
在美国专利US5884044中公开了一种在主系统与众多外设之间实行多模式通信的元件和方法，并具体地公开了在主系统与众多外设之间能够根据DDC1协议进行单向通信或根据I2C协议进行双向通信。然而，在该专利的技术方案中，整个系统中使用的协议是固定的，并且所有组件中可使用的协议是相同的，即微处理器、接口单元和所有外设共享相同的协议。很显然，这种系统的适应性不强，在使用上也是不灵活的。
发明内容
根据本发明的一个方面，提供了一种使用不同通信协议来通信的方法，包括由一个集成电路发现位于该集成电路外部的至少一个设备能够用来通信的至少一种通信协议，所述发现操作基于从所述至少一个设备接收到或没有接收到预定信号序列，所述集成电路能够根据多种不同的通信协议来通信；以及由所述集成电路选择用来与所述至少一个设备进行通信的所述至少一种通信协议。
根据本发明的另一个方面，提供了一种使用不同通信协议来通信的装置，包括包括处理器电路的集成电路，其能够用所述处理器电路发现位于该集成电路外部的至少一个设备能够用来通信的至少一种通信协议，所述发现操作基于从所述至少一个设备接收到或没有接收到预定信号序列，所述集成电路也能够根据多种不同的通信协议来通信，所述集成电路还能够选择用来与所述至少一个设备进行通信的所述至少一种通信协议。
根据本发明的再一个方面，提供了一种使用不同通信协议来通信的系统，包括包括集成电路在内的电路卡，所述电路卡能够耦合到总线，所述集成电路能够发现位于该集成电路外部的至少一个设备能够用来通信的至少一种通信协议，所述发现操作基于从所述至少一个设备接收到或没有接收到预定信号序列，所述集成电路也能够根据多种不同的通信协议来通信，所述集成电路还能够选择用来与所述至少一个设备进行通信的所述至少一种通信协议。
附图说明
参考附图，随着以下具体实施方式部分的展开，所要求保护的主题的实施方案的特征和优点将变得清楚，其中相近的标号描绘了相近的部分，并且其中：
图1图示了一种系统实施方案。
图2更详细地图示了图1的系统实施方案中的集成电路。
图3更详细地图示了图2的集成电路中的接口电路。
图4是图示了可以根据本发明来执行的操作的流程图。
虽然下面的具体实施方式部分将参考图示的实施方案而逐步展开，但是这些实施方案的很多替换、修改和变化对于本领域的技术人员来说都是清楚的。因此，所要求保护的主题想要被视为是宽广的，并且仅由所附权利要求书所阐述的内容来限定。
具体实施方式
图1图示了所要求保护主题的系统实施方案100。系统100可以包括耦合到芯片组14的主处理器(host processor)12。主处理器12例如可以包括商业上可从本申请的受让人那里获得的
Figure C20048001354200061
IV微处理器。当然，可替换地，主处理器12也可以包括另一种类型的微处理器，例如由不同于本申请的受让人的来源处制造和/或从其获得的微处理器，而不会偏离这一实施方案。
芯片组14可以包括主机桥/中心(hub)系统，其可以将主处理器12、系统存储器21和用户接口系统16耦合到一起，并耦合到总线系统22。芯片组14还可以包括输入/输出(I/O)桥/中心系统(未示出)，其可以将主机桥/总线系统耦合到总线22。芯片组14可以包括集成电路芯片，例如从商业上可从本申请的受让人那里获得的集成电路芯片(例如，图形存储器和/或I/O控制器中心芯片组)中选出的芯片，但还可以或替换性地使用其他集成电路芯片，而不会偏离该实施方案。用户接口系统16可以包括例如键盘、指点(pointing)设备和显示系统，它们可以允许人工用户向系统100输入命令并监视其操作。
总线22可以包括遵从外设部件互连(PCI)ExpressTM基本规范，版本1.0的总线，上述规范于2002年7月22日公开，可以从美国俄勒冈州波特兰市的PCI专门兴趣组获得(此后称为“PCI ExpressTM总线”)。可替换地，总线22可另外包括遵从2000年7月24日可从上述美国俄勒冈州波特兰市的PCI专门兴趣组获得的PCI-X规范，版本1.0a的总线(此后称为“PCI-X总线”)。同样可替换地，总线22可以包括其他类型和配置的总线系统，而不会偏离这一实施方案。
控制器卡20可以耦合到大容量存储设备28并控制其操作。在该实施方案中，大容量存储设备28例如可以包括一个或多个冗余独立盘阵列(RAID)29。RAID 29可以实现的RAID级可以是0，1或者大于1。RAID 29例如可以包括一个或多个盘式大容量存储设备和/或一个或多个外围设备(在图1中用标号52所代表的框来统一或单个示出)，这些设备被包括在协议域50中。使用在这里，“协议域”是指一个或多个可以根据某种通信协议来通信的装置。
处理器12、系统存储器21、芯片组14、总线22和电路卡槽30可以被包括在单个电路板上，例如系统主板32。大容量存储设备28可以被包括在一个或多个单独的封装(enclosure)中，这些封装可以与用来封装主板32和包括在主板32上的组件的封装相互独立。
卡20可以经由一条或多条网络通信链路44被耦合到大容量存储设备28。如下所述，卡20可以使用例如串行高级技术附加(S-ATA)协议和/或串行附加小型计算机系统接口(SAS)协议，经由链路44与大容量存储设备28交换数据和/或命令。当然，可替换地，I/O控制器卡20可以使用其他的和/或附加的通信协议与大容量存储设备28交换数据和/或命令，而不会偏离该实施方案。
根据该实施方案，如果控制器卡20使用S-ATA协议与大容量存储设备28交换数据和/或命令，那么该协议可以遵从在串行ATA工作组于2001年8月29日公开的“串行ATA：高速串行化AT附加”版本1.0中所描述的协议，或者与之兼容。进一步可替换地，如果控制器卡20使用SAS协议与大容量存储设备28交换数据和/或命令，那么该协议可以遵从在美国国家标准协会于2002年10月19日公开的“信息技术-串行附加SCSI(SAS)”，国际信息技术标准委员会(INCITS)T10技术委员会的全美标准草案，方案T10/1562-D，版本2b(此后称为“SAS标准”)中所描述的协议，或者与之兼容。
例如取决于总线22是包括PCI ExpressTM总线还是PCI-X总线，电路卡槽30例如可以包括遵守PCI ExpressTM或PCI-X总线或与之兼容的扩展槽或接口36。接口36可以包括总线连接器37，连接器37在电气和机械上可以与包括在电路卡20的总线扩展槽或接口35中的配对总线连接器34相匹配。
电路卡20可以包括集成电路40、操作模式选择器电路42、计算机可读引导码存储器39和计算机可读存储器38。可替换地，虽然未在图中示出，但是集成电路40可以包括存储器38和/或存储器39。使用在这里，“集成电路”是指半导体器件和/或微电子器件，例如半导体集成电路芯片。存储器38和/或存储器39分别可以包括以下类型的存储器中的一种或多种：半导体固件存储器、可编程存储器、非易失存储器、只读存储器、电可编程存储器、随机访问存储器、闪存、磁盘存储器和/或光盘存储器。附加地或可替换地，存储器38和/或存储器39分别可以包括其他类型的和/或随后出现的各种类型的计算机可读存储器。
机器可读固件程序指令可被存储在存储器38中。如下所述，这些指令可以由集成电路40来访问并执行。当被集成电路40执行时，这些指令可以导致集成电路40执行这里描述为由集成电路40完成的操作。
槽30和卡20可被构建为允许卡20插入到槽30中。当卡20被正确地插入槽30中时，连接器34和36可以在电气上和机械上相互耦合。当连接器34和36这样相互耦合后，卡20就会电耦合到总线22，并可以经由总线22和芯片组14，与系统存储器21、主处理器12和/或用户接口系统16交换数据和/或命令。
可替换地，在不偏离该实施方案的情况下，卡20的工作电路可以不包括在卡20中，而是被包括在其他结构、系统和/或设备中。这些结构、系统和/或设备例如可被包括在主板32中，耦合到总线22，并与系统100中的其他组件(例如，系统存储器21、主处理器12和/或用户接口系统16)交换数据和/或命令。
图2是集成电路40的图。在该实施方案中，集成电路40可以包括处理器电路202、I/O接口电路204、存储器控制电路232、存储器控制电路230、处理器总线206和总线桥电路208。处理器电路202、I/O接口电路204、存储器控制电路232、存储器控制电路230和总线桥电路208可被耦合到总线206，并经由总线206交换数据和/或命令。总线桥电路208可以将处理器总线206耦合到I/O总线254，并可以允许耦合到总线206的设备与耦合到总线254的设备交换数据和/或命令，同时允许总线206和254的各自地址空间相互隔离。存储器控制电路230、主机总线接口电路210、引导码存储器接口242和外围接口电路244也可以耦合到总线254，并可以经由总线254相互之间交换数据和/或命令。存储器控制电路230可被耦合到存储器38。引导码存储器接口242可被耦合到存储器39。存储器控制电路232可被耦合到计算机可读存储器228。存储器228例如可以包括多端口静态随机访问存储器(SRAM)，但存储器228也可以包括其他类型的计算机可读存储器，而不会偏离该实施方案。主机总线接口电路210可被耦合到主机总线接口35。
模式选择器电路42可被耦合到可包括在接口电路246中的通用I/O接口电路248。接口电路246可以包括其他类型和/或额外类型的接口电路(未示出)，而不会偏离该实施方案。包括在接口246中的接口电路例如可以经由外围总线(未示出)被耦合在一起。接口246可以经由外围接口电路244而被耦合到总线254，其中外围接口电路244可以允许电路246中可被耦合到外围总线的接口电路与可被耦合到总线254的设备交换数据和/或命令。
引导码存储器接口电路242可以允许存储在存储器39中的程序指令被从中取出，并在例如集成电路40重启之后由处理器电路202来执行。更具体地说，处理器电路可以经由总线206、桥电路208、总线254和接口电路242，向存储器39和/或接口电路242提供一条或多条命令，这可以导致这样的程序指令被从存储器39中取出，并经由接口242、总线254、桥电路208和总线206被提供给电路202。
集成电路40还可以包括性能监控(PMON)电路226。PMON电路226例如可以监控经由总线206和/或总线254所完成的数据和/或命令的交换、和/或由集成电路40中的其他电路完成的其他和/或附加操作，并且至少可以部分基于这种监控来判断集成电路40是否工作正常。PMON电路226可以经由电路210，例如向处理器电路202和/或外部设备(例如主处理器12)指示其监控活动的结果。
处理器电路202可以包括处理器核电路，其可以包括多个处理器核216和218。使用在这里，“处理器核”可以包括硬连线电路、可编程电路、和/或状态机电路。另外，使用在这里，“电路”例如可以包括硬连线电路、可编程电路、状态机电路和/或存储由可编程电路执行的指令的固件中的任何一种或它们的组合。在该实施方案中，每个处理器核216和218可以包括各自的以下电路，该电路可以遵守在本申请的受让人于2000年12月公开的“
Figure C20048001354200091
XScaleTM核开发者手册”中描述的XScaleTM核微体系结构和/或与之兼容。当然，如前所述，电路202可以包括其他类型的处理器核电路，而不会偏离该实施方案。
在该实施方案中，处理器核216和218例如可以分别包括计算机可读程序指令存储器220和224，其中可以包含处理器核216和218可分别执行的各组微码程序指令。处理器核216和218分别执行各自的程序指令组可以导致例如电路202、核216和/或核218执行这里所描述的分别由电路202、核216和/或核218完成的操作。这些各自的程序指令组中的至少一部分可以在例如集成电路40重启之后，例如从引导码存储器39中取出。处理器核216还可以包括一个二级(level-2)缓存222，它可被处理器核216用来执行这里所描述的由处理器核216完成的操作。
接口电路204可以包括协议引擎电路250A，250B，…250N和物理层接口电路252A，252B，…252N。如下所述，每个单独的协议引擎电路250A，250B，…250N可以与各自的物理层接口电路252A，252B，…252N相关联，并与之交换数据和/或命令。因此，例如，协议引擎电路250A可以与物理层接口电路252A相关联并与之交换数据和/或命令，协议引擎电路250B可以与物理层接口电路252B相关联并与之交换数据和/或命令，而协议引擎电路250A可以与物理层接口电路252N相关联并与之交换数据和/或命令。在该实施方案中，协议引擎电路250A，250B，…250N的各自构造和操作可以分别相同。此外，在该实施方案中，接口252A，252B，…252N的各自构造和操作可以分别相同。
协议引擎250A，250B，…250N、物理层接口252A，252B，…252N和链路44的各自数目可以不同，而不会偏离该实施方案。然而，在该实施方案中，协议引擎250A，250B，…250N的数目可以等于物理层接口252A，252B，…252N的数目。同样在该实施方案中，物理层接口252A，252B，…252N中的每一个接口可以耦合到各自的一条链路44；因此，在该实施方案中，物理层接口252A，252B，…252N的数目可以等于链路44的数目。
主机总线接口电路210可以包括各个接口电路，其可被用来允许集成电路40能够根据在多种不同的主机总线协议中总线22所遵守或与之兼容的那一种协议，来与耦合到总线22的其他设备交换数据和/或命令。例如，在该实施方案中，电路210可以包括PCI-X总线接口电路212和PCI ExpressTM总线接口电路214。也就是说，如下所述，至少部分取决于总线22可以遵守或与之兼容的总线协议，可以选择集成电路40的一种具体操作模式，在该模式中，电路210的各个接口电路中只有一个适合的电路可被使能(enabled)来与耦合到总线22的设备交换数据和/或命令，而电路210中的其他各接口电路可以被禁止(disabled)。
虽然未在图中示出，但是在该实施方案中，存储器控制电路232和/或DMA电路234可被耦合到总线254。在该实施方案中，存储器控制电路232可以包括直接存储器访问(DMA)电路234。存储器控制电路232可以控制数据向存储器228的存入以及从存储器228的取出。例如，在该实施方案中，存储器控制电路232例如可以与处理器电路202、接口电路204、接口电路210和/或存储器控制电路230交换数据和/或命令。至少部分基于这些命令，存储器控制电路232可以与存储器228交换数据和/或命令。这可以导致存储器228根据被提供给存储器控制电路232的命令和/或数据来存储和/或取出数据。此外，根据所选择的集成电路40的操作模式，电路234可以基于它从集成电路40中的其他电路接收到的命令和/或数据，来控制由I/O接口电路204经由一条或多条链路44所接收到的或者想要通过其发送的数据和/或命令在I/O接口204和集成电路40中的其他电路之间的交换。DMA电路234可以不包括在电路232中，而是可以包括不同于电路232的电路，并被耦合到电路232和总线254，这样不会偏离本实施方案。
在该实施方案中，存储器控制电路230可以包括RAID操作相关电路240。电路240例如可以包括DMA电路238和RAID计算电路236。存储器控制电路230可以控制数据向存储器38的存入以及从存储器38的取出。例如，在该实施方案中，存储器控制电路230例如可以与处理器电路202、接口电路210和/或存储器控制电路232交换命令和/或数据。至少部分基于这些命令，存储器控制电路230可以与存储器38交换数据和/或命令。这可以导致存储器38根据被提供给存储器控制电路232(230)的命令和/或数据来存储和/或取出数据。此外，根据所选择的集成电路40的操作模式，DMA电路238可以基于它从集成电路40中的其他电路接收到的命令和/或数据，来控制RAID相关数据在集成电路40中的其他电路之间的交换。使用在这里，“RAID相关数据”是指在RAID(例如RAID 29)中所涉及的、作为结果所生成的、用作输入或操作数的、和/或在实现RAID中所使用的数据，和/或用来协助完成在实施和/或维护RAID时所涉及操作的数据。RAID计算电路236可以包括算数加速器电路(未示出)，该电路能够使用和/或包含RAID相关数据来执行一个或多个算术和/或逻辑运算，例如逻辑异或运算，这些运算可以由初始用户数据生成RAID奇偶校验数据，和/或由这种RAID奇偶校验数据重新生成初始用户数据。DMA电路238和/或RAID计算电路236可以不包括在电路230中，而是包括不同于电路230的电路，并被耦合到电路230和总线254，这样不会偏离本实施方案。同样，集成电路40可以不包括RAID计算电路236，但是可替换地，电路236所执行的算术和/或逻辑运算可以由处理器核216来完成，这也不会偏离本实施方案。
如前所述，协议引擎250A，250B，…250N中每一个的各自构造可以是相同的。图3图示了协议引擎250A。协议引擎250A可以包括接口电路302、数据传输层电路304、端口层电路306、数据链路层电路308和SAS链路层电路310。虽然未在图中示出，但是电路302可以将电路304、306、308和310耦合到总线206，以允许电路304、306、308和/或310与处理器核218交换数据和/或命令。SAS链路层电路310可被耦合到物理接口电路252A，并与之交换数据和/或命令。传输层电路304可被耦合到端口层电路306，并与之交换数据和/或命令。端口层电路306也可以被耦合到数据链路层电路308，并与之交换数据和/或命令。SAS链路层电路310可被耦合到数据链路层电路308和端口层电路306，并与之交换数据和/或命令。
在该实施方案中，传输层电路304可以包括串行管理协议(SMP)传输层电路312、串行高级技术附加(ATA)隧道化协议(STP)传输层电路314和串行小型计算机系统接口(SCSI)协议(SSP)传输层电路316。同样在该实施方案中，端口层电路306可以包括连接管理电路318。另外在该实施方案中，数据链路层电路308可以包括SMP链路层电路320、STP链路层电路322和SSP链路层电路324。在该实施方案中，SAS链路层电路310可以包括带外(OOB)信号管理电路326和S-ATA链路速度协商控制电路328。
除非相反指出，否则应当理解为：电路304、306、308和310可以实施常见的SAS通信处理、过程和技术。例如，除非在这里相反指出，否则应当理解为：电路312、314和316可以分别实施常见的SMP传输层、STP传输层和SSP传输层协议、过程、处理和技术，还可以生成可导致执行这些协议、过程、处理和技术的各组信号。另外，例如，电路306可以实施常见的SAS端口控制协议、过程、处理和技术，还可以生成可导致执行这些协议、过程、处理和技术的各自信号。此外，例如，电路320、322和324可以分别实施常见的SMP链路层、STP链路层和SSP链路层协议、过程、处理和技术，还可以生成可导致执行这些协议、过程、处理和技术的各组信号的各组信号。此外，例如，电路310可以实施常见的SAS数据链路层协议、过程、处理和技术，以控制例如物理接口252A，并且还可以生成可导致执行这些协议、过程、处理和技术的各组信号。当然，根据集成电路40能够用来实现通信的具体协议，很多变体、修改和替换都是可能的，而不会偏离该实施方案。
在该实施方案中，每个物理层接口电路252A，252B，…252N可以包括各自的模拟前端(AFE)电路253A，253B，…253N，这些电路可以经由各自的链路44，从大容量存储设备28接收数据和/或控制信号，和/或向大容量存储设备28发送数据和/或控制信号。在该实施方案中，物理层接口电路252A可以包括AFE电路253A，该电路可以经由链路44中的一条链路，与包括在一个或多个设备52中的一个或多个外部大容量存储设备之间收发数据和/或控制信号。
如前所述，一个或多个设备52可以被包括在协议域50中。在该实施方案中，协议域(domain)50可以是SAS域或者S-ATA域。如果协议域50是SAS域，则一个或多个设备52能够经由链路44之一，使用SAS协议来通信。相反，如果协议域50是S-ATA域，则一个或多个设备52能够经由链路44之一，使用S-ATA协议来通信。
如下面所讨论的，在该实施方案中，至少部分取决于所选择的集成电路40的操作模式，集成电路40能够至少部分发现一个或多个设备52能够利用SAS通信协议还是S-ATA通信协议来通信。至少部分基于由集成电路40得到的这个发现，集成电路40至少可以部分选择是使用SAS通信协议还是S-ATA通信协议来与一个或多个设备52通信，从而使得集成电路40能够与一个或多个设备52进行通信。
例如，根据SAS和S-ATA协议，例如在系统100重启之后，在集成电路40和大容量存储设备28之间的通信链路初始化期间，可以经由链路44之一，在AFE电路253A和一个或多个大容量设备52之间交换OOB信号序列。根据S-ATA协议，如果一个或多个设备52能够使用S-ATA协议来通信，并且经由链路44之一被直接耦合到AFE电路253A(即，如果一个或多个设备52没有经由SAS扩展器被耦合到AFE电路253A)，则预计一个或多个设备52可以在S-ATA OOB信号序列期间，向AFE电路253A发送预定的、特殊的原语信号序列(在图1中用54标注的框来表示)，该信号序列可以包括例如预定的逗号字符，例如K28.5字符。使用在这里，“信号序列”包括一个或多个信号。相反，根据SAS协议，如果一个或多个设备52能够使用SAS协议来通信，则预计一个或多个设备52在SAS OOB信号序列期间，不会向AFE电路253A发送这个预定的、特殊信号序列54，而是预计会在这个信号序列期间，向AFE电路253A发送预定的COMSAS信号序列56。因而，如果在这样的OOB信号序列期间，AFE电路253A从一个或多个设备52接收到信号序列54，而没有接收到COMSAS信号序列56，那么这可能意味着协议域50是S-ATA域，一个或多个设备52经由链路44之一被直接耦合到AFE电路253A，并且一个或多个设备52能够利用S-ATA协议来与集成电路40通信。相反，如果在这样的OOB信号序列期间，AFE电路253A从一个或多个设备52接收到COMSAS信号序列56，而没有接收到信号序列54，那么这可能意味着协议域50是SAS域，并且一个或多个设备52能够利用SAS协议来与集成电路通信。
根据该实施方案，在通信链路初始化期间，物理接口电路252A可以向OOB管理电路320提供以下信号，这些信号指示了由AFE电路253A从一个或多个设备52接收的OOB信号。OOB管理电路320可以检查从接口电路252A提供给它的信号，以检测AFE电路253A在OOB信号序列期间从一个或多个设备52接收的是信号序列54还是COMSAS信号序列56。在OOB管理电路320检测AFE电路253A在OOB信号序列期间接收的是信号序列54还是COMSAS信号序列56之后，OOB管理电路320可以向处理器核218提供一个或多个信号，这些信号可以指示AFE电路253A已接收到的是信号序列54还是COMSAS信号序列56。
在这一OOB信号序列结束之后，处理器核218至少可以部分基于OOB管理电路320检测到AFE电路253A在OOB信号序列期间是接收到还是没有接收到信号序列54和/或COMSAS信号序列56，来确定一个或多个设备52是经由链路44之一被直接耦合到集成电路40并能够经由S-ATA协议来与集成电路40通信，还是一个或多个设备52能够经由SAS协议来与集成电路40通信。例如，如果电路320检测到AFE电路253A在这一OOB信号序列期间从一个或多个设备52接收到了信号序列54，但没有接收到COMSAS信号序列56，则处理器核218可以确定一个或多个设备52经由链路44之一直接耦合到AFE电路253A并能够经由S-ATA协议与集成电路40通信。相反，如果电路320检测到AFE电路253A在这一OOB信号序列期间从一个或多个设备52接收到了COMSAS信号序列56，但没有接收到信号序列54，则处理器核218可以确定一个或多个设备52能够经由SAS协议与集成电路40通信。
当然，根据集成电路40可用来通信的具体通信协议，字符54和/或信号56可以有所不同，而不会偏离本实施方案。此外，根据集成电路40和/或一个或多个设备52可用来通信的具体通信协议，集成电路40可用来确定一个或多个设备52通信所使用的(一种或多种)通信协议的方式会有所不同，但不会偏离本实施方案。
如果处理器核218确定一个或多个设备52经由链路44之一直接耦合到AFE电路253A并能够经由S-ATA协议与集成电路40通信，则处理器核218可以向电路304、306、308、310和252A发出一个或多个各自的信号。这可以导致电路250A和252A被使能允许集成电路40经由链路44之一，使用S-ATA协议直接与一个或多个设备52进行通信。更具体地说，这例如可以导致电路312、316、318、320和324被禁止参与到集成电路40和一个或多个设备52之间的通信中，还可以导致电路314、322和328被允许积极地参与在集成电路40和一个或多个设备52之间实现通信。可替换地，至少部分响应于处理器核218对电路310的信令，电路310可以发信令给电路306和/或电路318；这可以导致电路318被禁止参与到集成电路40和一个或多个设备52之间的通信中。
处理器核218对电路252A的信令通知至少可以部分导致AFE电路253A的发送和/或接收信令电平被设置为符合S-ATA信号发送和/或接收信令电平，或者与之兼容。即，这可以导致AFE电路253A调整由AFE电路253A发送给一个或多个设备52的信号的电压和/或电流电平，使其符合S-ATA传输信号电压和/或电流电平或与之兼容，和/或还可以导致AFE电路253A检测到由AFE电路253A接收的、其电压和/或电流电平符合S-ATA接收信号电压和/或电流电平或与之兼容的信号。
处理器核218对电路310的信令通知可以导致电路328被允许实施常见的S-ATA通信链路速度协商协议、过程、处理和技术，以与一个或多个设备52协商在一个或多个设备52和集成电路40之间经由链路44之一所要实现的通信的适当速度。电路310可以生成并向接口252A发送一个或多个信号，这些信号可以导致实现这样的协议、过程、处理和技术。
在系统100的操作中，当电路318被使能积极地参与在集成电路40和一个或多个设备52之间实现通信时，电路318至少可以部分实现连接管理功能，这些功能至少可以部分防止集成电路40和一个或多个设备52之间的通信超时。相反，在系统100的操作中，当电路318被禁止积极地参与实现这样的通信时，处理器核218可以向电路250A提供一个或多个信号，这些信号可以导致电路250A仿真S-ATA主机功能，这可以导致这些通信得到保持，而不会超时。
相反，如果处理器核218确定一个或多个设备52能够经由SAS协议与集成电路40通信，则处理器核218可以向电路304、306、308、310和252A发出一个或多个各自的信号。这可以导致电路250A和252A被使能允许集成电路40经由链路44之一，使用SAS协议与一个或多个设备52进行通信。更具体地说，对电路304、电路306和电路308的信令通知分别可以导致电路314被禁止积极地参与集成电路40和一个或多个设备52之间的通信，电路318被允许积极地参与这些通信，并且电路322被禁止参与这些通信。此外，取决于在一个或多个设备52和集成电路40之间是经由SMP还是SSP SAS协议来实现通信，处理器核218对电路304的信令通知可以导致电路312或316分别被允许积极地参与这些通信，并且处理器核218对电路308的信令通知可以导致电路320和324分别被允许参与这些通信。此外，处理器核218对电路252A的信令通知至少可以部分导致AFE电路253A的发送和/或接收信令电平被设置为符合SAS信号发送和/或接收信令电平，或者与之兼容。即，这可以导致AFE电路253A调整由AFE电路253A发送给一个或多个设备52的信号的电压和/或电流电平，使其符合SAS传输信号电压和/或电流电平或与之兼容，和/或还可以导致AFE电路253A检测到由AFE电路253A接收的、其电压和/或电流电平符合SAS接收信号电压和/或电流电平或与之兼容的信号。此外，处理器核218对电路310的信令通知可以导致电路328被禁止实施上述常见的S-ATA通信链路速度协商协议、过程、处理和技术。
在该实施方案中，至少部分基于从选择器电路42提供给GPIO接口电路248的一个或多个信号、由主处理器12提供给主机总线接口电路210的一个或多个信号，和/或处理器电路202对存储在存储器39中的一条或多条程序指令的执行，或者作为这些信号和/或执行过程的结果，可以选择集成电路40的操作模式。至少部分取决于所选择的集成电路40的操作模式，集成电路40可以根据对应于所选择的操作模式的一种或多种工作特性来运行。例如，至少部分取决于所选择的集成电路40的操作模式，这些工作特性可以包括：总线接口212和214中的哪一个被允许或禁止与总线22通信，和/或哪些协议引擎250A，250B，…250N被允许或禁止与大容量存储设备28通信。附加地或可替换地，这样的工作特性例如可以包括：通信协议中由协议引擎250A，250B，…250N中的一个或多个引擎实施的一种或多种协议是否至少部分基于大容量存储设备28中的一个或多个设备(例如一个或多个设备52)可用来通信的一种或多种通信协议的发现来选择的，或者集成电路和这些设备之间的通信是否将利用一种或多种预定的协议来实现。另外附加地或可替换地，这样的工作特性可以包括：DMA电路234是被允许还是被禁止控制由I/O接口电路204经由一条或多条链路44接收的或想要通过其发送的数据和/或命令在I/O接口204和集成电路40中的其他电路之间的交换。这样的工作特性还可以包括：例如处理器核216和/或RAID操作相关电路240是被允许还是被禁止执行在实现和/或维护RAID(例如RAID 29)时所涉及的一项或多项操作。在实现和/或维护RAID时所涉及的这些操作的实施例被公开在2002年11月20日递交的，名为“Integrated Circuit Having Multiple Modes Of Operation(具有多种操作模式的集成电路)”的共同待审查的美国专利申请No.10/301,028(律师案卷号No.42390.P14962)中。当然，很多修改、变体和替换都是可能的，不会偏离该实施方案。
在该实施方案中，选择器电路42可以包括一个或多个跳线和/或一个或多个双列直插封装(DIP)的开关43，它们可被(例如未示出的人工操作员)设置成多种不同的配置，以至少部分地选择集成电路40的选定操作模式。也就是说，跳线和/或开关43的多种不同配置可以对应于集成电路40的一种或多种不同操作模式的一种或多种不同工作特性。当一个或多个跳线和/或一个或多个DIP开关43被设置成具体的配置后，选择器电路42就可以生成一个或多个控制信号，这些信号可以对应于该具体配置所选择的集成电路40的一种或多种不同工作特性。例如在集成电路40重启之后，这些一个或多个控制信号可被提供给处理器核216和218。作为响应，可以根据所选择的操作模式来使能或禁止处理器核216；此外，处理器核218可以根据所选择的模式来运行，和/或生成并向接口电路204、210、232和/或236提供适当的控制信号，这些信号可以导致这种电路根据所选择的操作模式来运行。可替换地或附加地，来自选择器电路42的一个或多个控制信号还可以被提供给电路210、电路234和/或电路240。这可以导致总线接口电路212、总线接口电路214、电路240和/或电路234根据对应于和/或由所述一个或多个控制信号指示的集成电路40的操作模式而被使能或禁止。
可替换地或附加地，在该实施方案中，至少可以部分基于由主处理器12提供给主机总线接口电路210的、指示了选定操作模式的一个或多个信号，和/或作为这些信号的结果来选择集成电路40的选定操作模式。响应于这一个或多个信号，处理器核216可以根据选定操作模式而被使能或禁止；此外，处理器核218可以根据选定操作模式来运行，和/或生成并向接口电路204、210、232和/或230提供适当的控制信号，这些信号可以导致以上电路根据选定操作模式来运行。
同样可替换地或附加地，在该实施方案中，至少可以部分基于处理器电路202对存储在存储器39、存储器220和/或存储器224中的一条或多条程序指令的执行，和/或作为执行这些指令的结果来选择集成电路40的选定操作模式。即，根据该实施方案，集成电路40的各种不同操作模式可以与各自不同的固件程序指令集映像相关联，这些指令集映像至少部分在由处理器核216和处理器核218执行时可以导致与当前选定的各个映像相关联的各个操作模式，还可以导致集成电路40运行在各个操作模式中。在该实施方案中，只有一个这样的固件程序指令集映像可以被存储在存储器39、存储器220和/或存储器224中。这一个固件程序指令集映像可以包括例如在集成电路40重启之后可由处理器核216和处理器核218执行的一条或多条固件程序指令。这可以导致处理器核216根据选定操作模式而被使能或禁止。这还可以导致处理器核218根据选定操作模式来运行，和/或生成并向接口电路204、210、232和/或230提供适当的控制信号，这些信号可以导致以上电路根据选定操作模式来运行。
存储器39、存储器220和/或存储器224可以包括以下程序指令，这些指令在被集成电路40执行时可以导致集成电路40根据一个实施方案来完成操作，诸如此类等等。图4是根据一个实施方案，图示了可在系统100中执行的操作400的流程图。在该实施方案中，可以在已选定了集成电路40的操作模式后，在系统100中执行操作400，其中在所述选定操作模式中，至少部分地基于对大容量存储设备28中的一个或多个设备(例如，一个或多个设备52)可用来通信的一种或多种通信协议的发现，来选择由协议引擎250A，250B，…250N中的一个或多个引擎(例如协议引擎250A)来实施的一种或多种通信协议。
操作400可以开始于至少部分地由集成电路40来发现位于集成电路40外部的至少一个设备(例如，一个或多个设备52)能够用来通信的至少一种通信协议，如图4中的操作402所示。在该实施方案中，作为操作402的结果，至少部分地由集成电路40来发现位于集成电路40外部的至少一个设备可用来通信的至少一种通信协议，这一操作至少可以部分地基于处理器核218按照上述方式来确定OOB管理电路320检测到AFE电路253A在OOB信号序列期间是接收到还是没有接收到信号序列54和/或COMSAS信号序列56。例如，如前所述，如果电路320检测到AFE电路253A在OOB信号序列期间从一个或多个设备52接收到了信号序列54，但是没有接收到COMSAS信号序列56，那么处理器核218可以确定一个或多个设备52经由链路44之一直接耦合到AFE电路253A，并且能够经由S-ATA协议与集成电路40通信；至少部分地作为处理器核218做出这一确定的结果，集成电路作为操作402的结果至少可以部分地发现一个或多个设备52能够利用S-ATA协议来通信。相反，如果电路320检测到AFE电路253A在OOB信号序列期间从一个或多个设备52接收到COMSAS信号序列56，但没有接收到信号序列54，那么处理器核218可以确定一个或多个设备52能够经由SAS协议与集成电路40通信；至少部分地作为处理器核218做出这一确定的结果，集成电路作为操作402的结果至少可以部分地发现一个或多个设备52能够利用SAS协议来通信。
此后，集成电路40至少可以部分地选择用来与所述至少一个设备进行通信的至少一种通信协议，如图4中的操作404所示。例如，在该实施方案中，作为操作402的结果，在发现了一个或多个设备52可用来通信的至少一种协议之后，处理器核218可以向电路304、306、308、310和252A发出一个或多个各自的信号。作为操作402的结果，如果集成电路40发现一个或多个设备52能够经由S-ATA协议来通信，那么这可以导致电路250A和252A被使能允许集成电路40经由链路44之一，使用S-ATA协议直接与一个或多个设备52进行通信。相反，作为操作402的结果，如果集成电路40发现一个或多个设备52能够经由SAS协议来通信，那么这可以导致电路250A和252A被使能允许集成电路40使用SAS协议与一个或多个设备52进行通信。
因此，总的来说，一个系统实施方案可以包括一个包括集成电路在内的电路卡。该电路卡能够耦合到总线。所述集成电路至少能够部分地发现位于该集成电路外部的至少一个设备能够用来通信的至少一种通信协议。该集成电路还能够根据多种不同的通信协议来进行通信。该集成电路还能够至少部分地选择将用来与所述至少一个设备通信的至少一种通信协议。
一个装置实施方案可以包括一个集成电路，该集成电路至少能够部分地发现位于该集成电路外部的至少一个设备能够用来通信的至少一种通信协议。该集成电路还能够根据多种不同的通信协议来进行通信。该集成电路还能够至少部分地选择将用来与所述至少一个设备通信的至少一种通信协议。
有利的是，这些实施方案中的集成电路可以提供更强的通信能力，并且可以使用多种通信协议来进行通信。同样有利的是，这个集成电路所使用的通信协议至少部分地可以由该集成电路至少部分地基于该集成电路至少部分地对一个或多个外部设备可用来通信的一种或多种通信协议的发现来选择。此外有利的是，这可以允许单个集成电路根据这些实施方案，直接使用多种不同的通信协议来与数据存储系统进行通信。因而，例如，有可能使用这些实施方案的集成电路经由一条或多条通信链路，直接与数据存储系统中在SAS和/或S-ATA协议域中的一个或多个设备进行通信，而不必借助耦合在集成电路和数据存储系统之间的一个或多个外部通信协议转换器、翻译器和/或扩展器(例如，一个或多个SAS扩展器)，但是也可以使用这样的协议转换器、翻译器和/或扩展器，而不会偏离该实施方案。有利的是，这些特征可以使得这些实施方案的集成电路与现有技术相比呈现出更强的通用性和实用性，并且与现有技术相比，可以减少采用这一集成电路的设计成本。
另外有利的是，考虑到一个或多个实施方案的至少一部分功能，电路302和集成电路40中位于电路250A外的电路从概念、行为和/或功能意义上至少可以部分地被视为至少部分包括单个控制元件，该控制元件用于控制可由集成电路40用来与至少一个设备进行通信的通信协议。因此，有利的是，在至少这一个或多个实施方案中，这个控制元件例如可以包括硬连线电路、可编程电路、状态机电路和/或存储由可编程电路执行的指令的固件中的一种或多种的组合。
这里所使用的术语和表述方式只是为了描述和说明，而非限制，在使用这样的术语和表述方式时，并不想把所示出并描述的特征的等同物(或其中一部分)排除在外，可以认识到，在权利要求书的范围内，各种修改都是可能的。事实上，在不偏离该实施方案的情况下，系统100可以包括比在图中示出并在前面被描述为包括在系统100中的元件更多或更少的元件。另外可替换地，电路204可以包括以下协议引擎电路，该电路可以允许集成电路40使用遵从在ANSI标准光纤信道(FC)物理和信令接口-3X3.303：1998规范中所描述的接口/协议或与之兼容的光纤信道协议，来与大容量存储设备28通信。

Claims (22)

1. 一种使用不同通信协议来通信的方法，包括：
由一个集成电路发现位于该集成电路外部的至少一个设备能够用来通信的至少一种通信协议，所述发现操作基于从所述至少一个设备接收到或没有接收到预定信号序列，所述集成电路能够根据多种不同的通信协议来通信；以及
由所述集成电路选择用来与所述至少一个设备进行通信的所述至少一种通信协议。
2. 如权利要求1所述的方法，其中：
所述预定信号序列的接收指示包括所述至少一个设备的第一协议域。
3. 如权利要求2所述的方法，其中：
在通信链路初始化期间，在所述集成电路处没有从所述至少一个设备接收到预定的带外信号序列指示包括所述至少一个设备的第二协议域。
4. 如权利要求2所述的方法，其中：
所述预定信号序列包括预定的逗号字符。
5. 如权利要求1所述的方法，其中：
所述集成电路包括处理器电路和协议引擎电路；以及
所述选择操作包括从所述处理器电路向所述协议引擎电路发出一个或多个信号，该信号使所述协议引擎电路能够使用所述至少一种通信协议来通信。
6. 如权利要求5所述的方法，其中：
所述集成电路还包括物理接口电路；以及
所述选择操作还包括从所述处理器电路向所述物理接口电路发出一个或多个其他信号，该信号选择一个或多个物理信令电平，所述物理接口电路能够发出具有所述电平的一个或多个信号，其中所述一个或多个物理信令电平是根据所述至少一种通信协议。
7. 如权利要求6所述的方法，其中：
所述多种不同的通信协议包括串行高级技术附加协议和串行附加小型计算机系统接口协议。
8. 一种使用不同通信协议来通信的装置，包括：
包括处理器电路的集成电路，其能够用所述处理器电路发现位于该集成电路外部的至少一个设备能够用来通信的至少一种通信协议，所述发现操作基于从所述至少一个设备接收到或没有接收到预定信号序列，所述集成电路也能够根据多种不同的通信协议来通信，所述集成电路还能够选择用来与所述至少一个设备进行通信的所述至少一种通信协议。
9. 如权利要求8所述的装置，其中：
所述预定的信号序列指示包括所述至少一个设备的第一协议域。
10. 如权利要求9所述的装置，其中：
在通信链路初始化期间，在所述集成电路处没有从所述至少一个设备接收到预定的带外信号序列指示包括所述至少一个设备的第二协议域。
11. 如权利要求9所述的装置，其中：
所述预定信号序列包括预定的逗号字符。
12. 如权利要求8所述的装置，其中：
所述集成电路包括处理器电路和协议引擎电路；以及
所述处理器电路能够向所述协议引擎电路发出一个或多个信号，该信号使所述协议引擎电路能够使用所述至少一种通信协议来通信。
13. 如权利要求12所述的装置，其中：
所述集成电路还包括物理接口电路；以及
所述处理器电路还能够从所述处理器电路向所述物理接口电路发出一个或多个其他信号，该信号选择一个或多个物理信令电平，所述物理接口电路能够发出具有所述电平的一个或多个信号，其中所述一个或多个物理信令电平是根据所述至少一种通信协议。
14. 如权利要求13所述的装置，其中：
所述多种不同的通信协议包括串行高级技术附加协议和串行附加小型计算机系统接口协议。
15. 一种使用不同通信协议来通信的系统，包括：
包括集成电路在内的电路卡，所述电路卡能够耦合到总线，所述集成电路能够发现位于该集成电路外部的至少一个设备能够用来通信的至少一种通信协议，所述发现操作基于从所述至少一个设备接收到或没有接收到预定信号序列，所述集成电路也能够根据多种不同的通信协议来通信，所述集成电路还能够选择用来与所述至少一个设备进行通信的所述至少一种通信协议。
16. 如权利要求15所述的系统，还包括：
包括所述总线和总线接口槽的电路板，所述电路卡能够被耦合到所述总线接口槽。
17. 如权利要求15所述的系统，其中：
所述至少一个设备包括一个或多个大容量存储设备以及一个或多个外围设备中的至少一个设备。
18. 如权利要求17所述的系统，其中：
所述一个或多个大容量存储设备包括独立盘冗余阵列(RAID)。
19. 如权利要求15所述的系统，其中：
所述集成电路能够基于以下条件中的一种或多种来发现所述至少一种通信协议：
由所述集成电路检测到来自所述至少一个设备的预定信号序列；以及
在所述集成电路和所述至少一个设备之间的通信链路初始化期间，在所述集成电路处没有检测到来自所述至少一个设备的COMSAS信号序列。
20. 如权利要求19所述的系统，其中：
所述预定信号序列包括K28.5字符。
21. 如权利要求15所述的系统，其中：
所述集成电路经由一条通信链路与所述至少一个设备直接相连。
22. 如权利要求21所述的系统，其中：
所述至少一种通信协议是串行高级技术附加协议和串行附加小型计算机系统接口协议之一。
CNB2004800135427A 2003-05-20 2004-04-16 使用不同通信协议来通信的方法、装置和系统 Expired - Lifetime CN100412835C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/442,705 US7093033B2 (en) 2003-05-20 2003-05-20 Integrated circuit capable of communicating using different communication protocols
US10/442,705 2003-05-20

Publications (2)

Publication Number Publication Date
CN1791868A CN1791868A (zh) 2006-06-21
CN100412835C true CN100412835C (zh) 2008-08-20

Family

ID=33476625

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800135427A Expired - Lifetime CN100412835C (zh) 2003-05-20 2004-04-16 使用不同通信协议来通信的方法、装置和系统

Country Status (8)

Country Link
US (1) US7093033B2 (zh)
EP (1) EP1636705B1 (zh)
CN (1) CN100412835C (zh)
AT (1) ATE368893T1 (zh)
DE (1) DE602004007927T2 (zh)
HK (1) HK1086084A1 (zh)
TW (1) TWI281612B (zh)
WO (1) WO2004104844A2 (zh)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7058703B2 (en) * 2002-03-08 2006-06-06 Intel Corporation System management controller (SMC) negotiation protocol for determining the operational mode of SMCs
US7206989B2 (en) * 2002-11-20 2007-04-17 Intel Corporation Integrated circuit having multiple modes of operation
US7543085B2 (en) * 2002-11-20 2009-06-02 Intel Corporation Integrated circuit having multiple modes of operation
US7093033B2 (en) * 2003-05-20 2006-08-15 Intel Corporation Integrated circuit capable of communicating using different communication protocols
US20050015655A1 (en) * 2003-06-30 2005-01-20 Clayton Michele M. Intermediate station
US8539096B2 (en) * 2003-09-26 2013-09-17 Lsi Corporation Systems and methods for configuring ports of an SAS domain
US7376147B2 (en) * 2003-12-18 2008-05-20 Intel Corporation Adaptor supporting different protocols
US20050138154A1 (en) * 2003-12-18 2005-06-23 Intel Corporation Enclosure management device
US7155546B2 (en) * 2003-12-18 2006-12-26 Intel Corporation Multiple physical interfaces in a slot of a storage enclosure to support different storage interconnect architectures
US7363395B2 (en) * 2003-12-31 2008-04-22 Intel Corporation Intermediate device capable of communicating using different communication protocols
US7353302B2 (en) * 2003-12-31 2008-04-01 Intel Corporation Selectable communication control between devices communicating using a serial attached SCSI (SAS) protocol
US7418646B2 (en) * 2004-03-02 2008-08-26 Intel Corporation Integrated circuit using wireless communication to store and/or retrieve data and/or check data
FR2875026A1 (fr) * 2004-09-03 2006-03-10 St Microelectronics Sa Dispositif programmable d'interface de commande
US7949806B2 (en) * 2004-11-18 2011-05-24 International Business Machines Corporation Apparatus and method to provide an operation to an information storage device including protocol conversion and assigning priority levels to the operation
US20070005833A1 (en) * 2005-06-30 2007-01-04 Pak-Lung Seto Transmit buffers in connection-oriented interface
US8135869B2 (en) * 2005-06-30 2012-03-13 Intel Corporation Task scheduling to devices with same connection address
US7970953B2 (en) * 2005-06-30 2011-06-28 Intel Corporation Serial ATA port addressing
US20070011333A1 (en) 2005-06-30 2007-01-11 Victor Lau Automated serial protocol initiator port transport layer retry mechanism
US7805543B2 (en) * 2005-06-30 2010-09-28 Intel Corporation Hardware oriented host-side native command queuing tag management
US7747788B2 (en) * 2005-06-30 2010-06-29 Intel Corporation Hardware oriented target-side native command queuing tag management
US7734839B1 (en) * 2005-08-25 2010-06-08 American Megatrends, Inc. Method and integrated circuit for providing enclosure management services utilizing multiple interfaces and protocols
US7525957B2 (en) * 2005-09-01 2009-04-28 Emulex Design & Manufacturing Corporation Input/output router for storage networks
US7676604B2 (en) * 2005-11-22 2010-03-09 Intel Corporation Task context direct indexing in a protocol engine
US7752343B2 (en) * 2006-02-22 2010-07-06 Emulex Design & Manufacturing Corporation Method and apparatus for auto-protocol discrimination between fibre channel, SAS and SATA devices
US7529877B2 (en) * 2006-03-13 2009-05-05 Lsi Corporation Apparatus and methods for simplified SSP link layer processing
US9058306B2 (en) * 2006-08-31 2015-06-16 Dell Products L.P. Redundant storage enclosure processor (SEP) implementation for use in serial attached SCSI (SAS) environment
US20080074285A1 (en) * 2006-08-31 2008-03-27 Guthrie Kevin D Interface between meter and application (IMA)
US8312103B2 (en) * 2006-08-31 2012-11-13 Itron, Inc. Periodic balanced communication node and server assignment
US7814245B2 (en) * 2006-10-05 2010-10-12 Lsi Corporation Apparatus and methods for improved SATA device interaction without a SAS expander
US7653775B2 (en) * 2007-04-09 2010-01-26 Lsi Logic Corporation Enhancing performance of SATA disk drives in SAS domains
CN101359309B (zh) * 2007-08-03 2012-03-07 中兴通讯股份有限公司 串行附接小型计算机系统接口硬盘状态指示装置及方法
US8005999B1 (en) * 2007-09-27 2011-08-23 Emc Corporation Data storage system with PCI-E extended reach capability
US8447892B1 (en) 2007-09-27 2013-05-21 Emc Corporation PCI-E extended reach with receive detect circuitry
US8417858B2 (en) * 2008-05-07 2013-04-09 Emulex Design & Manufacturing Corporation System and method for enabling multiple processors to share multiple SAS wide ports
DE102008046577A1 (de) * 2008-09-10 2010-03-11 Fujitsu Siemens Computers Gmbh Anschlussvorrichtung zum Anschluss einer Mehrzahl von Peripheriegeräten und Betriebsverfahren
US8373709B2 (en) * 2008-10-03 2013-02-12 Ati Technologies Ulc Multi-processor architecture and method
US8260976B1 (en) 2009-01-30 2012-09-04 American Megatrends, Inc. Multiple frequency state detection for serial I/O interfaces
US10200476B2 (en) 2011-10-18 2019-02-05 Itron, Inc. Traffic management and remote configuration in a gateway-based network
US8904119B2 (en) 2012-10-31 2014-12-02 Lsi Corporation Method and structures for performing a migration of a logical volume with a serial attached SCSI expander
US9135198B2 (en) 2012-10-31 2015-09-15 Avago Technologies General Ip (Singapore) Pte Ltd Methods and structure for serial attached SCSI expanders that self-configure by setting routing attributes of their ports based on SMP requests
US8756345B2 (en) 2012-10-31 2014-06-17 Lsi Corporation Methods and structure for managing protection information with a serial attached SCSI expander
US8904108B2 (en) 2012-10-31 2014-12-02 Lsi Corporation Methods and structure establishing nested Redundant Array of Independent Disks volumes with an expander
US8782292B2 (en) 2012-10-31 2014-07-15 Lsi Corporation Methods and structure for performing a rebuild of a logical volume with a serial attached SCSI expander
US8943234B1 (en) 2013-08-05 2015-01-27 Lsi Corporation Multi-protocol storage controller
US10548142B2 (en) * 2015-10-16 2020-01-28 Intel IP Corporation SAS interference mitigation options
CN106933769A (zh) * 2015-12-30 2017-07-07 南车株洲电力机车研究所有限公司 一种用于列车串行通信链路层的配置装置和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5884044A (en) * 1995-10-19 1999-03-16 Sgs-Thomson Microelectronics S.A. Dedicated DDC integrable multimode communications cell
US6038400A (en) * 1995-09-27 2000-03-14 Linear Technology Corporation Self-configuring interface circuitry, including circuitry for identifying a protocol used to send signals to the interface circuitry, and circuitry for receiving the signals using the identified protocol
US6246671B1 (en) * 1998-03-17 2001-06-12 Adtran, Inc. ISDN terminal adapter-resident mechanism for automatically determining telecommunication switch type and generating associated service profile identifiers

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US74515A (en) * 1868-02-18 Improvement in grain-drills
US5345565A (en) 1991-03-13 1994-09-06 Ncr Corporation Multiple configuration data path architecture for a disk array controller
US5257391A (en) * 1991-08-16 1993-10-26 Ncr Corporation Disk controller having host interface and bus switches for selecting buffer and drive busses respectively based on configuration control signals
JPH0563749A (ja) * 1991-09-02 1993-03-12 Hitachi Ltd マルチプロトコル通信制御装置
DE59511044D1 (de) 1995-06-07 2006-06-01 Ibm Vorrichtung und verfahren zur steuerung eines datenbusses
US5742602A (en) * 1995-07-12 1998-04-21 Compaq Computer Corporation Adaptive repeater system
US5841985A (en) * 1996-09-18 1998-11-24 Intel Corporation Method and apparatus for supporting multiple protocols on a network
EP0852448A1 (en) * 1997-01-02 1998-07-08 Nokia Mobile Phones Ltd. User terminal for mobile communications
US6504851B1 (en) * 1997-11-21 2003-01-07 International Business Machines Corporation Dynamic detection of LAN network protocol
SE520126C2 (sv) * 1997-12-11 2003-05-27 Axis Ab I/U-Processor och metod för styrning av periferienheter
US6115771A (en) * 1998-03-31 2000-09-05 Lsi Logic Corporation Method and system for converting computer peripheral equipment to SCSI-compliant devices
US6438678B1 (en) * 1998-06-15 2002-08-20 Cisco Technology, Inc. Apparatus and method for operating on data in a data communications system
US6625790B1 (en) 1998-07-08 2003-09-23 Microsoft Corporation Method and apparatus for detecting the type of interface to which a peripheral device is connected
US6253268B1 (en) * 1999-01-15 2001-06-26 Telefonaktiebolaget L M Ericsson (Publ) Method and system for multiplexing a second interface on an I2C interface
US6334160B1 (en) * 1999-01-28 2001-12-25 Hewlett-Packard Co. Apparatus and method for providing multiple protocols through a common connector in a device
JP3592950B2 (ja) * 1999-03-11 2004-11-24 株式会社東芝 周波数逓倍回路
US6633933B1 (en) * 1999-09-30 2003-10-14 Oak Technology, Inc. Controller for ATAPI mode operation and ATAPI driven universal serial bus mode operation and methods for making the same
US6721872B1 (en) * 1999-10-25 2004-04-13 Lucent Technologies Inc. Reconfigurable network interface architecture
US6690655B1 (en) * 2000-10-19 2004-02-10 Motorola, Inc. Low-powered communication system and method of operation
DE10056198A1 (de) 2000-11-13 2002-02-14 Infineon Technologies Ag Kommunikationssystem zum Austausch von Daten unter Verwendung eines zusätzlichen Prozessors
US6643654B1 (en) * 2001-06-25 2003-11-04 Network Appliance, Inc. System and method for representing named data streams within an on-disk structure of a file system
US6748488B2 (en) * 2001-09-28 2004-06-08 Sun Microsystems, Inc. Storage array having multiple erasure correction and sub-stripe writing
US7318112B2 (en) * 2001-10-11 2008-01-08 Texas Instruments Incorporated Universal interface simulating multiple interface protocols
US6845420B2 (en) * 2001-10-11 2005-01-18 International Business Machines Corporation System for supporting both serial and parallel storage devices on a connector
US6871244B1 (en) * 2002-02-28 2005-03-22 Microsoft Corp. System and method to facilitate native use of small form factor devices
US7193993B2 (en) * 2002-05-23 2007-03-20 Intel Corporation Integrated medium access control device and physical layer device
US6895447B2 (en) * 2002-06-06 2005-05-17 Dell Products L.P. Method and system for configuring a set of wire lines to communicate with AC or DC coupled protocols
US6886057B2 (en) * 2002-06-06 2005-04-26 Dell Products L.P. Method and system for supporting multiple bus protocols on a set of wirelines
US8005505B2 (en) * 2002-06-25 2011-08-23 Hewlett-Packard Development Company, L.P. Identifying remote, external devices and facilitating communication therewith
US20040015762A1 (en) * 2002-07-22 2004-01-22 Finisar Corporation Scalable system testing tools
US7907607B2 (en) * 2002-08-02 2011-03-15 Null Networks Llc Software methods of an optical networking apparatus with integrated modules having multi-protocol processors and physical layer components
US7543085B2 (en) * 2002-11-20 2009-06-02 Intel Corporation Integrated circuit having multiple modes of operation
US7107381B2 (en) * 2002-11-20 2006-09-12 Pmc-Sierra, Inc. Flexible data transfer to and from external device of system-on-chip
US7206989B2 (en) 2002-11-20 2007-04-17 Intel Corporation Integrated circuit having multiple modes of operation
US7093033B2 (en) * 2003-05-20 2006-08-15 Intel Corporation Integrated circuit capable of communicating using different communication protocols

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6038400A (en) * 1995-09-27 2000-03-14 Linear Technology Corporation Self-configuring interface circuitry, including circuitry for identifying a protocol used to send signals to the interface circuitry, and circuitry for receiving the signals using the identified protocol
US5884044A (en) * 1995-10-19 1999-03-16 Sgs-Thomson Microelectronics S.A. Dedicated DDC integrable multimode communications cell
US6246671B1 (en) * 1998-03-17 2001-06-12 Adtran, Inc. ISDN terminal adapter-resident mechanism for automatically determining telecommunication switch type and generating associated service profile identifiers

Also Published As

Publication number Publication date
DE602004007927D1 (de) 2007-09-13
HK1086084A1 (en) 2006-09-08
TW200426593A (en) 2004-12-01
ATE368893T1 (de) 2007-08-15
TWI281612B (en) 2007-05-21
DE602004007927T2 (de) 2008-04-17
EP1636705B1 (en) 2007-08-01
WO2004104844A3 (en) 2005-03-17
CN1791868A (zh) 2006-06-21
EP1636705A2 (en) 2006-03-22
WO2004104844A2 (en) 2004-12-02
US20050015532A1 (en) 2005-01-20
US7093033B2 (en) 2006-08-15

Similar Documents

Publication Publication Date Title
CN100412835C (zh) 使用不同通信协议来通信的方法、装置和系统
CN100481018C (zh) 具有多种操作模式的集成电路
CN100555259C (zh) 具有多种操作模式的集成电路
US7206875B2 (en) Expander device capable of persistent reservations and persistent affiliations
CN109791528B (zh) 配置坞
US8307143B2 (en) Interface card system
JP2008027448A (ja) ホストのインタフェースプロトコルを判別するデバイス、それを含むｉｃカード
EP3647906B1 (en) Card device, host device, and communication method
US20060149886A1 (en) Bus controller and bus control method for use in computer system
KR20080074221A (ko) 기존의 아키텍처에 독립 컨트롤러를 추가하는 방법 및 장치
CN104054064B (zh) 基于接口耦合的灵活的端口配置
CN110399276A (zh) 一种硬盘指示灯的控制方法及相关装置
US7733680B2 (en) Non-volatile memory module for preventing system failure and system including the same
US11232060B2 (en) Method, apparatus and system for power supply policy exchange on a bus
CN103218237A (zh) 使用基于rom的初始化单元和可编程微控制器的gpu的初始化
CN217428139U (zh) 防火墙设备
CN110442539B (zh) 手机otg切换方法和装置
CN109739673A (zh) 一种寄存器写入保护方法、逻辑装置及通信设备
CN100444146C (zh) 简化集成电路引脚数的装置、方法及系统
KR101265233B1 (ko) 초기 저장장치 생산 및 테스트용 호스트 버스 아답터
CN106648007A (zh) 一种通用槽位实现方法、装置及通信设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20080820

CX01 Expiry of patent term