TWI277171B - Methods for surface treatment and structure formed therefrom - Google Patents

Methods for surface treatment and structure formed therefrom Download PDF

Info

Publication number
TWI277171B
TWI277171B TW094104247A TW94104247A TWI277171B TW I277171 B TWI277171 B TW I277171B TW 094104247 A TW094104247 A TW 094104247A TW 94104247 A TW94104247 A TW 94104247A TW I277171 B TWI277171 B TW I277171B
Authority
TW
Taiwan
Prior art keywords
layer
surface treatment
treatment method
rpo
dielectric layer
Prior art date
Application number
TW094104247A
Other languages
English (en)
Other versions
TW200612517A (en
Inventor
Janet Yu
Fu-Kai Yang
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200612517A publication Critical patent/TW200612517A/zh
Application granted granted Critical
Publication of TWI277171B publication Critical patent/TWI277171B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

1277171 九、發明說明: 【發明所屬之技術領域】 本發明係有關於一種在半導體基材上製造積體電路的 方法,且特別是有關於表面處理及在其上形成結構的方法。 【先前技術】 互補式金氧半導體(Complementary Metal Oxide Semiconductor ; CMOS)科技已被認為是應用於一般數位電 子,且特別是應用於許多計算機產品上的龍頭科技。根據 微縮法則(scaling rule)所發展的微小化CMOS科技,應用於 半導體元件上以達成大尺寸堆疊與高速運作之目的。而先 進的CMOS科技已被應用於製造靜態隨機存取記憶體 (static random access memory ; SRAM) 〇 在SRAM的製造上5部分多晶碎閘極和主動區的阻抗 應維持住以符合積體電路的要求。而為達此目的阻隔金屬 石夕化層(resist protection oxide; RPO)製程已被揭露。藉形 成一圖案化RPO層,以覆蓋在閘極或主動區等這些不應與 下一矽化金屬層接觸之區域,閘極與主動區固有的阻抗便 可維持。以此方法製造之積體電路其效能需求便可達到。 因此,一去渣製程(descum process)被廣泛地應用於除 去基材的表面電荷,以及對基材進行表面處理。第1圖係 繪示形成RPO結構之習知技術流程圖。在步驟S100中, 一 RPO 層藉化學氣相沉積法(chemical vapor deposition; CVD)在具有多晶矽閘極與主動區的基材上形成。在步驟 1277171 SI02,微影製程用以形成圖案化光阻層,覆蓋在將被定義 圖案之RPO層之上。其後在步驟S104去渣製程中,藉使 用一電感耦合式電漿(ion coupled plasma ; ICP)腔體内的氧 電漿,來達成RPO層的電荷移除與表面處理。在步驟S106 中,一氟酸溶液用以移除RPO層未受圖案化光阻層覆蓋的 部分。在步驟S108中,圖案化光阻被移除。然而,習知技 藝最後會在多晶矽閘極與主動區上留下凹洞。因為這些凹 洞,使得閘極氧化層積集度(gate oxide integrity)測試失敗。 因此,習知技藝之方法無法提供製造積體電路所需之RP〇 結構。 美國專利公開案號2002/0012889 A1揭露一表面處理方 法,用以增進片基(photographic support)與熱顯影材料 (photothermographic material)之疏水性。習知技術使用去電 荷電漿處理方法在氣相環境裡處理至少一表面,而此氣相 環境組成成分為(1)一含有氬氣或氦氣之惰性氣體,以及(2) 一反應氣體,包含碳氫化合物氣體或氟化碳氫化合物氣 體。藉由經過表面處理的片基(support),熱顯影材料亦被揭 露。 美國專利公開案號2001/0001707 A1揭露一氮氧化矽 (silicon oxy-nitride)的處理方法。此處理表面的方法包含了 被一光阻層覆蓋的氮氧化矽之表面,其光阻層先藉由氧電 漿處理製程移除,隨後以氬電漿處理製程對氮氧化矽(SiON) 層過度姓刻。 1277171 * 【發明内容】 =此本發明的目的就是在提供以離子轟擊介電層表 一藉乂去除’丨電層上電荷的一種表面處理方法,應用於 具有圖案化光阻之介電層。 本發明的另—目的在提供一種去渣方法,董卜具有介 電層與圖案化光阻層之基材,以不超過_w t電漿功率 (plasma power)所產生之離?對介電層表面進行暴擊。 本^明的再—目的在揭露—種製作圖案化RPO層的方 法。此方法在—基材上形成-㈣層。-圖案化光阻層在 RP〇層上形成。隨後使用不會與Rp〇層起化學反應之離子 森擊RPO層表面。部分的㈣層被移除。此方法亦移除圖 案化光阻層。因此,以此方法形成之㈣結構亦被揭露。 2上所述及其他與本發明相關之特徵,將藉由隨後對 較佳實施例的細節描述與相對應的圖說得到更完整的了 解0 【實施方式】 參妝苐2圖,步驟S200在一基材上形成一 Rp〇層。 舉例來說,此結構可以是一矽基材、三五族化合物基材、 或玻璃基材。此基材亦可包含形成於其上之淺溝槽隔離 (shallow trench isolation; STI)結構與閘極結構。於是此 Rp〇 層是在STI結構與閘極結構上形成的。此Rp〇層是一介電 層,例如一氧化層、一氮化層、一氮氧化層或其他實質上 可提供相似功能的材料。此RPO層的形成方式舉例來說可 1277171 · 以使用CVD法。在此_實施例中,&Rp〇層為_氧化層。 在步驟S202中-光阻圖案被定義。藉由在步驟讓 中所描述之結構上鍍上-層光阻,-後續之曝光步驟 (expo賴step)及發展步驟(devel〇pmem吻)用以在㈣ 層上形成光阻圖案。舉例來說’此光阻層可以是普通光阻 或紫外線光阻。
V驟S2G4有關於使用—新穎的去渣製程處理層 之表面。在-些實施例中,此方法彻離子轟擊㈣層之 表面藉以去除RPO層上之電荷。在一些實施例中,所使用 的離子實質上不與RP0層起化學變化。舉例來說,此等離 子可以產生於惰性氣體。在此一實施例中所使用的惰性氣 體為氬氣。在其他的實施例中,此等離子如說離子,可以 與RPO層起化學反應,但只要此種化學反應實質上並不對 RPO層表面造成破壞即可。從以上對此實施例的描述,在 此領域具有一般技藝之人士將了解反應氣體的選擇會影響 RPO層表面的破壞程度,並且從而了解如何選擇反應氣體。 在一較佳實施例中,步驟S2〇4可以使用一雙極環磁蝕 刻(dipole dng magnet etcher),或其他任何可以產生電場 加速離子效應以轟擊RP0層表面的蝕刻器。在一些實施例 中’此步驟所使用之不大於800W的電漿功率,可以產生 類似一雙極環磁蝕刻器之離子轟擊效應。此蝕刻程序藉由 應用電漿功率,將產生一直流偏壓,其大小從約5〇〇v到約 1200V。此領域具有一般技藝之人士,在閱畢此實施例的描 述後’將了解雙極環磁蝕刻器與其他類似設備能產生相同 1277171 哭j轟辜效應。故步驟S2〇4並不一定要以雙極環磁蝕刻 “、行/、要其他蝕刻器能產生相似的轟擊效應即可應 用。 二只^例中,步驟S204所使用的壓力不大於 50mT〇r二。而在一較佳實施例中,此壓力大約為2_τ⑽。 2些貫施例中,所使用的惰性氣體流率從約200 seem到 、 SCCm在一較佳實施例中,所使用的氬氣流率則為 200scCm。在—些實施例中,步驟隨的製程時間長短從 、力1M少到約6G秒。在-較佳實施例中,製程時間長短約 為⑺移。步,驟S204的條件是可以變動的而並非限定於此。 在此邊域具有一般技藝之人士在閱畢此實施例的描述後, 將了解調整製程條件的重要性,以能夠產生一符合需要的 處理製程,並且了解如何調整此等製程條件。 因此,一較佳實施例包含了以使用氮氣且塵力大小約 為編丁⑽的雙極環磁餘刻器,在電漿功率約為500W,氣 體流率約為200 scem,且製程時間長短約為1()秒的條件 下,對介電層之表面進行處理。 在步驟S206中,- RP〇敍刻製程用以移除Rp〇層未 ㈣案化光阻層保護之部分。咖#刻製程舉例來說可以 是-乾敍刻製程、-濕餘刻製程或是兩者之結合。在此實 施例中,RPO钱刻製程是一濕敍刻製程,以氟酸去除暴露 在外的RPO層。 步驟S208中進行-移除圖案化光阻層的製程以形成 結構。在步驟顯中,舉例來說可藉由氧電漿乾钮刻 1277171 * 之化學物的濕蝕刻製 製程,或含有能移除圖案化光阻層 程,來移除圖案化光阻層。 m明以上述之實施例描述,然而卻非用以限定 *明。因此隨附之專利中請範圍應做廣義解釋,以包含 在不脫離本發明之精神與範圍下,對本發明所作之變更與 【圖式簡單說明】 a為讓本發明之上述和其他目的、特徵、優點與實施例 能更明顯易懂,所附圖式之詳細說明如下: 第1圖係緣示形成RPO結構之習知技藝流程圖。 第2圖係繪示依照本發明一實施例形成RPO結構之流 程圖。 【主要元件符號說明】
Sl〇〇〜S108 :步驟 S200〜S208 ··步驟

Claims (1)

1277171 十、申請專利範圍: 1·種用於具有圖案化光阻層之介電層的表面處理方 法,該表面處理方法至少包含以離子轟擊該介電層之一表 . 面,藉此去除該介電層上之電荷。 2 ·如申请專利範圍第1項所述之表面處理方法,是以 一雙極環磁蝕刻器進行的。 士申明專利範圍弟1項所述之表面處理方法,其中 遠表面處理方法之一電漿功率不超過800W。 4.如申清專利範圍第3項所述之表面處理方法,其中 由忒電水功率所產生的一直流偏壓從約5⑼V到約12⑼V。 5 ·如申明專利範圍第1項所述之表面處理方法,其中 • '亥表面處理方法之-壓力不超過約50mT〇rr。 ^ 6·如申請專利範圍第1項所述之表面處理方法,其中 Λ二離子貫質上不與該介電層起化學反應。 ^ 女申δ月專利範圍第6項所述之表面處理方法,其中 °玄二離子產生自一惰性氣體。 8·如申睛專利範圍第7項所述之表面處理方法,其中 11
1277171 該惰性氣體為氬氣。 和固乐1 ,所述之表面處理方沬 ^ 表面處理方法沾 万去’其中 去的—氣體流率從約200 scc seem,且該表面處 至厂、々1000 。 &理方法的-製程時間長短從約10秒到約 該 60秒 1〇·一種去渣方法,至少包含: 光阻提層供:介電層之基材’且該介電層上具有-圖案化 轟擊斜電層之_表面,係利用_不超 功率產生之離子。 u•如申請專利範圍第 電層包含一 RPO層。 10項所述之去渣方法,其中該介
12·如中請專利範圍第1()項所述之去逢方法,其中該義 V驟係利用一雙極環磁蝕刻器進行。 將如申請專利範圍第10項所述之去渣方法,其中該電 率所產生之一直流偏壓從約500V到約1200v。 14·如申凊專利範圍第1 〇項所述之去渣方法,其中該轟 擊步驟之一壓力不大於約50mTorr。 12 1277171 15·如申請專利範圍第ίο項所述之去渣方法,其中該些 離子實質上不與該介電層產生化學反應。 16·如申請專利範圍第ι5項所述之去渣方法,其中該些 離子產生自一惰性氣體。 17·如申請專利範圍第16項所述之去渣方法,其中該惰 性氣體為氮氣。 18·如申請專利範圍第10項所述之去渣方法,其中該轟 擊步驟的一氣體流率從約200 seem到約1000 seem,且該 義擊步驟的一製程時間長短從約1〇秒到約6〇秒。 19· 一種形成具有圖案之阻隔金屬石夕化層(resist protection oxide ; RPO)之方法,至少包含: 在一基材上形成一 Rp〇層;以及 在遠RP0層上形成一圖案化光阻層;以及 轟擊該RP0層之一表面,係藉由實質上不與該RP0層 起化學反應之離子;以及 移除違RP0層的一部份·,以及 移除該圖案化光阻層。 2 0.如申請專利範圍第19項所述之形成具有圖案之R P 〇 13 1277171 保護之一部分係被移除。
TW094104247A 2004-10-14 2005-02-14 Methods for surface treatment and structure formed therefrom TWI277171B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/965,575 US20060084276A1 (en) 2004-10-14 2004-10-14 Methods for surface treatment and structure formed therefrom

Publications (2)

Publication Number Publication Date
TW200612517A TW200612517A (en) 2006-04-16
TWI277171B true TWI277171B (en) 2007-03-21

Family

ID=36181335

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094104247A TWI277171B (en) 2004-10-14 2005-02-14 Methods for surface treatment and structure formed therefrom

Country Status (2)

Country Link
US (1) US20060084276A1 (zh)
TW (1) TWI277171B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7572386B2 (en) * 2006-08-07 2009-08-11 Tokyo Electron Limited Method of treating a mask layer prior to performing an etching process

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW418461B (en) * 1997-03-07 2001-01-11 Tokyo Electron Ltd Plasma etching device
US6365062B1 (en) * 1999-05-07 2002-04-02 United Microelectronics Corp. Treatment on silicon oxynitride
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
TW451351B (en) * 2000-01-31 2001-08-21 Mosel Vitelic Inc Method of removing the polymer byproduct accumulated on the bottom electrode of the etch reaction chamber
JP3915365B2 (ja) * 2000-03-10 2007-05-16 コニカミノルタホールディングス株式会社 熱現像用ハロゲン化銀写真感光材料及びその製造方法
EP1160590B1 (en) * 2000-06-02 2006-04-26 Canon Kabushiki Kaisha Method of manufacturing an optical element
US7510664B2 (en) * 2001-01-30 2009-03-31 Rapt Industries, Inc. Apparatus and method for atmospheric pressure reactive atom plasma processing for shaping of damage free surfaces
US6303477B1 (en) * 2001-04-04 2001-10-16 Chartered Semiconductor Manufacturing Ltd Removal of organic anti-reflection coatings in integrated circuits
US6696910B2 (en) * 2001-07-12 2004-02-24 Custom One Design, Inc. Planar inductors and method of manufacturing thereof
EP1296365B1 (en) * 2001-09-25 2010-09-22 JSR Corporation Method of film formation
JP2003264075A (ja) * 2002-03-08 2003-09-19 Pioneer Electronic Corp 有機エレクトロルミネッセンス素子の製造方法
US6716570B2 (en) * 2002-05-23 2004-04-06 Institute Of Microelectronics Low temperature resist trimming process
US7015089B2 (en) * 2002-11-07 2006-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method to improve etching of resist protective oxide (RPO) to prevent photo-resist peeling

Also Published As

Publication number Publication date
US20060084276A1 (en) 2006-04-20
TW200612517A (en) 2006-04-16

Similar Documents

Publication Publication Date Title
US5942446A (en) Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
US7256137B2 (en) Method of forming contact plug on silicide structure
KR19980064255A (ko) TixNy의 선택적 제거
US5702869A (en) Soft ashing method for removing fluorinated photoresists layers from semiconductor substrates
JPH0670989B2 (ja) 臭化水素によるシリコンの反応性イオンエッチング
US6261973B1 (en) Remote plasma nitridation to allow selectively etching of oxide
KR960002600A (ko) 반도체집적회로장치의 제조방법
JP2006524431A (ja) デュアルメタルゲート電極を有するcmosデバイスの製造方法
US7947605B2 (en) Post ion implant photoresist strip using a pattern fill and method
US6268296B1 (en) Low temperature process for multiple voltage devices
KR100280866B1 (ko) 반도체장치의 제조방법
US6225202B1 (en) Selective etching of unreacted nickel after salicidation
US7547639B2 (en) Selective surface exposure, cleans and conditioning of the germanium film in a Ge photodetector
JP3894747B2 (ja) 非クロロフルオロカーボンであるフッ素化学物質を用いて異方性プラズマエッチングを行う方法
TW200828433A (en) Method of manufacturing gate dielectric layer
KR100218772B1 (ko) 드라이에칭방법
TWI277171B (en) Methods for surface treatment and structure formed therefrom
JP3279016B2 (ja) ドライエッチング方法
US6756315B1 (en) Method of forming contact openings
JP2687769B2 (ja) ドライエッチング方法
US6921721B2 (en) Post plasma clean process for a hardmask
JP3305270B2 (ja) 半導体装置の製造方法
JP3079656B2 (ja) ドライエッチング方法
KR0146174B1 (ko) 반도체 소자의 콘택 형성방법
US5990018A (en) Oxide etching process using nitrogen plasma