TWI276942B - Computer system and method for gating clock signals - Google Patents
Computer system and method for gating clock signals Download PDFInfo
- Publication number
- TWI276942B TWI276942B TW092112149A TW92112149A TWI276942B TW I276942 B TWI276942 B TW I276942B TW 092112149 A TW092112149 A TW 092112149A TW 92112149 A TW92112149 A TW 92112149A TW I276942 B TWI276942 B TW I276942B
- Authority
- TW
- Taiwan
- Prior art keywords
- clock
- coupled
- gate
- signal
- computer system
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1731—Optimisation thereof
- H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Power Sources (AREA)
- Debugging And Monitoring (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Manipulation Of Pulses (AREA)
Description
1276942 玖、發明說明: 著作權通知: 此處所包含的内容係受到著作權的保護。該著作權擁有 者並不反對任何個人對於該專利揭示内容做傳真的複製, 如同其出現在專利及商標局的專利檔案或記錄,但另保留 所有的權利及著作權。 【發明所屬之技術領域】 本發明係與電腦系統有關,特定言之,其係關於行動電 腦系統的電源管理。 【先前技術】 在過去數年中’行動電腦系統如:筆記型電腦,已逐漸 普及。然而,由於具有小而緊密之外殼,使得行動電腦系 統内的電源管理已成為關注的重點。 通常,一行動電腦系統内的各種裝置接收來自一中心時 脈源的同步時脈信號。該中心時脈源通常包括一電源管理 機構,其係可以決定該等裝置是否需要一時脈信號。 若所有時脈接收裝置均處於休眠模式中(如:無需時脈信 號),則該電源管理機構閘控該時脈信號,且無時脈信號傳 送。從而,功率得到保存。然而,若僅有一個裝置活動, 且需要有一時脈信號,則該時脈信號會傳送至所有該等裝 置即使其他裝置處於休眠模式也不例外。因此,向處於 休眠模式之裝置傳送時脈信號會消耗不必要的功率。 【發明内容】 本文描述了一種用於閘控一接收器終端之時脈的機構。 85056 1276942 根據-具體實施例’在一時脈接收裝置内的 組將補充的時脈跡線之一電性接地連接移除。為回= ::時脈棘線無接地镇合,在一時脈產生器中的一:端; 測备會觸發-信號’致使時脈信號受到閘控。 ’、 裊1择1及的「—項具體實施例」或「—具體實施例 表^ u實施㈣明的特定功能、結構或特徵被包本 於本發明至少-項具體實施例中。因&,說明書中各處: 現的「在-項具體實施例中」辭令不一定全部代表同一且 體實施例。 〃 以下之描述中列出了各種細節。但是,熟知技術人士應 清楚知道,沒有這些特定細節’仍然可實施本發明。在^ 他例子中,熟知的結構及裝置係以方塊圖顯示,而非細節, 以免混淆本發明内容。 【實施方式】 圖1為一電腦系統100之一項具體實施例的方塊圖。電腦 系統100包括一處理器1 〇 1。處理器1 0丨係與一處理器匯流排 110耦合。處理器匯流排110在處理器1〇1與電腦系統1〇〇的 其他組件之間傳送資料信號。電腦系統i 00還包括一記憶體 113。在一項具體實施例中,記憶體113為一動態隨機存取 記憶體(dynamic random access memory ; DRAM)裝置。然 而,在其他具體實施例中,記憶體113可能為一靜態隨機存 取記憶體(static random access memory; SRAM)裝置,或其 他記憶體裝置。記憶體113可以儲存以資料信號表示的指令 及代碼,該等資料信號可以藉由處理器101來執行。 85056 -7- 1276942 電腦系統1 Ο 0進一步包括一橋接器記憶體控制器111,其 係與處理器匯流排11 0及記憶體11 3耦合。橋接器/記憶體控 制器111係引導處理器101、顯示裝置控制器112、記憶體 113、無線網路控制器114、有線網路控制器11 7與電腦系統 1 00的其他組件之間的資料信號。此外,橋接器記憶體控制 器111橋接處理器匯流排110、記憶體113與一輸入/輸出 (input/output ; I/O)橋接器116之間的資料信號。 網路控制器114及117將電腦系統100鏈結至一電腦網路 (圖1中未顯示),並支援該等機器内的通訊。顯示裝置控制 器112亦與橋接器記憶體控制器111耦合。顯示裝置控制器 112允許一顯示裝置與電腦系統1〇〇耦合,並用作該顯示裝 置與電腦系統1 00之間一介面。 在一項具體實施例中,顯示裝置控制器112為一單色顯示 配接器(monochrome display adapter; MDA)卡。在其他具 體實施例中,顯示裝置控制器112可以是一彩色圖形配接器 (colorgraphics adapter ; CGA)卡、一增強型圖形配接器 (enhanced graphics adapter ; EGA)卡、一延伸圖形陣列 (extended graphics array ; XGA)卡或其他顯示裝置控制器。 該顯示裝置可以是一電視機、一電腦監視器、一平面顯 示器或其他顯示裝置。該顯示裝置藉由顯示裝置控制器112 接收來自處理器101的資料信號,並將該等資訊與資料信號 顯示給電腦系統1 00的使用者。在其他具體實施例中,可以 將顯示裝置控制器11 2整合至橋接器/記憶體控制器111内 部0 85056 1276942 I/O橋接器116係引導橋接器/記憶體控制器111與耦合至 I/O橋接器116的I/O裝置之間的資料信號,I/O橋接器116與 一第一 I/O匯流排120、一第二I/O匯流排130及一符合匯流 排2.0規格版本的通用串列匯流排140耦合。 I/O匯流排120可以係一單個匯流排或複數個匯流排之組 合。在一項具體實施例中,I/O匯流排120為藉由紐約 Armonk國際商用機器公司開發的「工業標準結構」 (Industry Standard Architecture ; IS A) 1 _0a 規格版本匯流 排。然而,也可以採用其他匯流排標準,如:藉由Compaq 電腦等公司開發的「擴展工業標準結構」(Extended Industry Standard Architecture ; ElSA)3 · 1 2規格版本。或者,可以使 用其他匯流排來實現I/O匯流排120。I/O匯流排120為電腦 系統1 00的組件之間提供通訊鏈結。 I/O匯流排130也為電腦系統100的組件之間提供通訊鏈 結。一鍵盤介面122與I/O匯流排120耦合。鍵盤介面122可 以係一鍵盤控制器或其他鍵盤介面。此外,鍵盤介面122 可以係一專屬裝置,或可以位於其他裝置(如:一匯流排控 制器或其他控制器)之内。 鍵盤介面122允許一键盤與電腦系統100耦合,並從該鍵 盤向電腦系統100傳送資料信號。一聲頻控制器123亦與I/O 匯流排120耦合。聲頻控制器133用於協助聲音之記錄與播 放。 I/O匯流排130可以係一單個匯流排或複數個匯流排之組 合。在另一項具體實施例中,I/O匯流排130可以係符合藉 85056 -9- 1276942 由俄勒岡波特蘭的周邊組件互連(Peripheral Component Interconnect ; PCI)特殊利益組織開發的一 2.1規格版本的一 PCI。或者,可以使用其他匯流排來實現I/O匯流排13〇。I/O 匯流排1 3 0為電腦系統1 〇〇的組件之間提供通訊鏈結。 在一項具體實施例中,I/O匯流排130與藉由加利弗尼亞 州聖澤西的個人電腦記憶體卡國際協會(Personal Computer*
Memory Card International Association; PCMCIA)開發的 PCMCIA匯流排/橋接器(卡匯流排控制器)i3i搞合。卡匯流 排控制器131與PCMCIA插槽150耦合。 根據一項具體實施例,一系統時脈產生器1 6 0亦包含於電 腦系統100之中。系統時脈產生器160向電腦系統100内的各 種裝置提供時脈信號。根據一項具體實施例,時脈產生器 160依據從電腦系統1〇〇内的其他組件處接收的硬體帶之組 合來產生時脈信號。在另一項具體實施例中,時脈產生器 160向電腦系統1〇〇内的時脈接收裝置(如:顯示裝置控制器 112、記憶體113等)傳送該等已產生的時脈信號。 圖2為時脈產生器160之一項具體實施例的方塊圖。時脈 產生器160包括終端偵測器210、P通道金屬氧化物半導體 (P_channel metal oxide semiconductor; PMOS)電晶體 pi與 P2、以及OR閘極1與2。終端偵測器210偵測向時脈接收裝 置傳送補充時脈信號的跡線是否終端接地。 在一項具體實施例中,若偵測出該等跡線之終端沒有接 地,則終端偵測器210會產生一閘極信號,用於終止傳送該 等時脈信號傳送。在另一項具體實施例中,終端偵測器21〇 85056 •10- 1276942 包括用於比較該等補充時脈信號的比較電路。 在另一項具體實施例中,若該等跡線已接地,則該等補 充時脈信號不會有相同的邏輯值。因此,若該等補充時脈 具有近似相等值,則終端偵測器可以確定該等跡線並未耦 合接地。 在另一項具體實施例中,終端偵測器210對該等補充時脈 信號進行比較,以確定該等時脈信號是否小於1伏特。若該 等值係小於1伏特,則該等時脈係耦合接地。然而,若該等 時脈在接近一供電電壓Vcc的1伏特以上浮動,則該等補充 時脈不會耦合接地。 若終端偵測器210啟動該閘極信號,則〇R閘極1與2用於 閘控時脈信號。OR閘極1有一輸入與終端偵測器21〇耦合, 以接收該閘極信號,而另一輸入係耦合用於接收該等 仏號。與此類似,OR閘極2有一輸入與終端偵測器2 1 〇幸馬 合,以接收該閘極信號,而有一反向輸入係耦合用於接收 該等HCLK信號。 OR閘極1之輸出與電晶體P1之閘極耦合,而〇R閘極2之輸 出與電晶體P2之閘極耦合。電晶體?1之源極與電流源1〇如 耦合,而其汲極與該等時脈跡線之一耦合。同樣,電晶體 P2之源極與電流源1〇价耦合,而其汲極與另一時脈跡= 合。若Ο R閘極1與Ο R閘極2啟動電晶體p丨與p 2各自之閘極, 則電晶體^與以會產生該等補充時脈信號,並傳送至^時2脈 接收裝置。 ^ 在-項具體實施例中,終端電阻器與該等補充時脈跡線 85056 -11- 1276942 耦合。在另一項具體實施例中,該終端為對接地之上一電 壓Vterm之弱終端。Vterm可以係為Vcc或低於Vcc的一電 壓。若該接地之終端關閉,且時脈產生器1 60驅動器亦關閉 (如:受到閘控),則該終端可以防止時脈跡線完全處於不 固定之狀態。 而且,在某些情況中,與時脈產生器1 60耦合的一時脈接 收裝置可能承受不了該等時脈增加至Vcc。例如:該接收器 可以具有靜電放電保護二極體(electro_static discharge ; ESD) ’其係將在高壓時傳遞偏壓,或該接收器具有薄氧化 物電晶體,其係不能在延長之時間段内承受高電壓。Vterm 應設置到該接收器能承受的最大電壓。終端實質上較弱, 但Vterm係足夠強,使得終端偵測器210能夠識別一時脈接 收器何時已關閉該接地終端。 圖3為一時脈接收器3 00之一項具體實施例的方塊圖。時 脈接收為300採用從時脈產生器16〇處接收到的時脈信號來 k作一相關裝置。根據一項具體實施例,時脈接收器3〇〇 為與處理為匯流排110耦合之裝置。如上所述,時脈接收 备300可以包括網路控制器U7及顯示裝置控制器丨丨2。然 而 般熟悉本技術之人士應明白:該時脈接收器300可以 實施在其他裝置内部及/或電腦系統1〇〇内的其他位置。 時脈接收益3 00包括運行放大器3丨〇及電源管理模組 34〇放大為310與從時脈產生器16〇處接收到的補充時脈跡 j耦合。放大器3丨〇與接收到的補充時脈信號結合,形成一 單獨時脈,用於驅動與時脈接收器3〇〇有關之裝置。 85056 -12- 1276942 私源&理模組340經時脈接收器300外部的終端電阻器與 各補充時脈跡線耦合。根據一項具體實施例,電源管理模 組340斷開孩等時脈跡線的電性接地連接。在一項具體實施 7中、私源言理模組34〇偵測該相關裝置何時處於休眠狀 〜:辦開忒等補充跡線之接地連接。因此,位於時脈產 生备160處的終端偵測器21〇係可以偵測到該等跡線並未接 地,並閘控該等時脈信號。 與此相反,若電源管理模組340偵測到該裝置已開始活 動/、】為等跡線耦合接地。從而,時脈產生器1 60可偵測到 ▲接地,啟孩等時脈信號。在另_項具體實施例中, 該等接地電阻器為時脈接收器3_的電晶體所取代,時脈 接收益300係與電源管理模組34〇耦合。 圖4為包括時脈接收器3〇〇的一基板4〇〇之一項具體實施 例的方塊圖。在此具體實施例中,時脈接收器3〇〇藉由一連 接器4U)與時脈產生器16_合。若―裝置可以斷開,則連 接器410用於使該相關裝置與該等時脈跡線連接或斷開。如 上所述,時脈接收器300包括運行放大器⑽及電源管理模 組 3 4 0 〇 此外,孩等終端電阻器係位於時脈接收器3〇〇内部。根據 -項具體實施例,該等時脈跡線可以藉由電源管理模組3〇〇 與該等跡線電性斷電而斷開接地連接(如上所述),或藉由 將該裝置與時脈產生器160實體分離而斷開接地連接。 在另-項具體實施例中,該等終端電阻器可以與基板4〇〇 之接地搞合。在此項具體實施例中,該終端係藉由與基板 85056 -13· 1276942 400實體分離而斷開。在任何情沉下,終端偵測器2丨〇均能 偵測出移除該等跡線及終止接地,並閘控該等時脈信號。 以上所述時脈系統使得一時脈產生器能夠以一單一裝置 開控閘控一單獨的時脈介面。因而,該時脈產生器能夠藉 由不為一非活動裝置產生時脈信號來減少所產生的功率。 而且’該時脈系統使得一單獨裝置能夠藉由單向交流之方 式來完全閘控一時脈。 然而,對於已謂過以上描述的熟悉本技術的人士來說, 毫無疑問顯然可對本發明進行許多變更及修改。應該理 解,藉由實例顯示及描述的任何特定的具體實施例決非意 在限制本發明。目此,各種具體實施例之$考細節並非旨 在限制其中僅引用視為本發明之特徵的該等申請專利範 圍0 【圖式簡單說明】 種具體實施例之附圖, 該等圖式不應用於將本 ,而僅用於解釋與理解 根據上文之詳細描述及本發明各 可以更全面地理解本發明。然而, 發明限定為該等特定之具體實施例 本發明。 團丄為一電腦系統之 、 ,……7外匿| , 及 圖2為-時脈產生器之—具體實施例的方塊圖 圖3為-時脈接收器之一具體實施例的方塊圖 圖4為一基板之另一具體實施例的方塊圖。 【圖式代表符號說明】 100 電腦系統 85056 -14- 處理器 處理器匯流排 橋接器記憶體控制器 顯示裝置控制器 記憶體 無線網路控制器 輸入/輸出橋接器 有線網路控制器 第一輸入/輸出匯流排 鍵盤介面 聲頻控制器 輸入/輸出匯流排 匯流排/橋接器 通用_列匯流排 插槽 時脈產生器 終端偵測器 時脈接收器 運行放大器 電源管理模組 基板 連接器 -15- 1276942 lout PI、P2
Vterm 電流源 電晶體 電壓 85056 16
Claims (1)
- 7〇92112149號專利申請案丨平Τ Ε]修(」 中文申請專利範圍替換本(95年^歹7]丁一一--------- •一,,^ 拾、申請專利範園: • 一種電腦系統’其包括: 一第一時脈接收器; 與該時脈產生器耦合的一.多 土〆士 又夕個時脈跡線,以;5 ;時脈產生器’其係與該等-或多個時脈跡線輕入 用於閉控料該第—時脈接收器切脈, 2 摘測出該等時脈跡線已與電性接地連接斷開,在回應 如申請專利範圍第α之電腦系統 收器在偵測到-相關裝置處於—非活動 該%時脈跡線與電性接地連接斷開。 曰 如申請專利範圍第i項之電腦系統,其中該時脈產生器 包括: 與孩等時脈跡線耦合的一終端偵測器,其係在偵測到 該等時脈跡線已與電性接地連接斷開m 一問極信 號; 第一 OR閘極,其有一輸入與該終端偵測器耦合, 以接收該閘極信號,且另一輸入係耦合用於接收一時脈 信號;以及 一第二OR閘極,其有一輸入與該終端偵測器耦合, 以接收該閘極信號,以及一反向輸入係耦合用於接收一 時脈信號。 4 ·如申清專利範圍第3項之電腦系統,其中該時脈產生器 進一步包括: 85〇56 )正替換f 1276942 與該第一 OR閘極之該輸出耦合的一第一電晶體;以 及 與該第一 OR閘極之該輸出耦合的一第二電晶體。 5. 如申請專利範圍第4項之電腦系統,其進一步包括:與 每一該等時脈跡線耦合的一終端電阻器。 6. 如申請專利範圍第5項之電腦系統,其中該第一時脈接 收器包括與該等終端電阻器耦合的一電源管理模組。 7. 如申請專利範圍第4項之電腦系統,其中該第一時脈接 收器包括: 與每一該等時脈跡線耦合的一終端電阻器;以及 與該等終端電阻器耦合的一電源管理模組。 8. 如申請專利範圍第4項之電腦系統,其進一步包括一基 板,其中該基板包括: 該第一時脈接收器;以及 與每一該等時脈跡線耦合的一連接器。 9. 如申請專利範圍第8項之電腦系統,其中該基板進一步 包括: 與該連接器耦合的一第二組一或多個時脈跡線; 與該第二組時脈跡線耦合的終端電阻器;以及 與該等終端電阻器耦合的一電源管理模組。 10·如申請專利範圍第1項之電腦系統,其進一步包括··與 該等時脈跡線耦合的一第二時脈接收器。 1 1. 一種閘控時脈信號的方法,其包括: 85056 -2- 1276942 彳;時脈產生器處偵測一或多個時 包性接地;以及 泉已移除- 閘控欲從該時脈產生器傳送的 12. ^ φ ^ . 号、的時脈信號。 如申請專利範圍第11項之方法,龙 跡線是否已移除一電性接地包括/、測—或多個時脈 的時脈信號值。 孩等時脈跡線上 13. 如申請專利範圍第12項之方法,其 等時脈信號值是否相等。 /、—步包括:確定該 14. 如申請專利範圍第12項之方法,其 等時脈信號值是否低於丨伏特。/、 步包括:確定該 如申請專利範園第12項之方法,龙 測到一或多個時脈跡線已移除—電2包括··—旦侦 產生器處產生一閘極信號。 注接地,即在該時脈 16. —種時脈產生器,其包括: 藉由時脈跡線與一第一 甽哭,並仞产# 寺脈接收器耦合的一故 山…、係在偵測到該等時脈跡線 、、布偵 後,產生一閘極信號;以及 4电性接地連接 與該等-或多個時脈 應該閘極信號之彦吐 開關構件,其係為回 時脈信號。 生’而㈣到達該第-時脈接收器的 】7.如中請相範目帛叫之時 括: 土叩 其中進一步包 85056 1276942 'ύ - • J Γ;ν^> - w ·碡';y 1 第一 OR閘極,其有一第一輸入與該終端偵測器耦 口以接收琢閘極信號,一第二輸入係耦合用於接收一 争脈4。號’及與該開關構件耦合的一輸出;以及 第一 OR閑極,其有一第一輸入與該終端偵測器耦 合,以接收該閘極信號,一反向輸入係耦合用於接收一 時脈信號’及與該開關構件搞合的一輸出。 18· —種時脈產生器,其包括: 、f由時脈跡線與-第-時脈接收器耦合的-終端偵 ^^其係在偵測到該等時脈跡線已斷開接地連接後, 產生一閘極信號;以及 u ,及等時脈跡線耦合的一第一電晶體;以及 與-第二該等時脈跡線、該第一與第二電晶體核合的 一第二電晶體,用於為回應該閘極信號之產生而閘控到 達該第一時脈接收器的時脈信號。 i 9 •如申請專利範圍第1 8項之眭必 、义時脈產生器,其中進一步包 栝: —第一 OR閘極,其有—筮 1、 罘—輸入與該終端偵測器| 合,以接收該閘極信號,一第— 昂一輛入係耦合用於接收_ 時脈信號,及與該第一電晶# 卜 淨馬5的一輸出;以及 一弟一 〇 R閘極,其具有—笛 罘一輛入與該終端偵測】 耦合’以接收該閘極信號;—η a认 反向輸入係耦合用於接4 ,時脈信號;及與該第二電晶w 兒日曰骨豆耦合的一輸出0 85056 -4-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/150,317 US6961864B2 (en) | 2002-05-16 | 2002-05-16 | Method and apparatus for terminating clock signals upon disconnection of clock trace from ground |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200401968A TW200401968A (en) | 2004-02-01 |
TWI276942B true TWI276942B (en) | 2007-03-21 |
Family
ID=29419223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092112149A TWI276942B (en) | 2002-05-16 | 2003-05-02 | Computer system and method for gating clock signals |
Country Status (6)
Country | Link |
---|---|
US (1) | US6961864B2 (zh) |
EP (1) | EP1504324B1 (zh) |
CN (1) | CN100430863C (zh) |
AU (1) | AU2003231739A1 (zh) |
TW (1) | TWI276942B (zh) |
WO (1) | WO2003098381A2 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109147678A (zh) * | 2018-09-14 | 2019-01-04 | 联想(北京)有限公司 | 控制方法和电子设备 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4774536A (en) * | 1986-01-10 | 1988-09-27 | Minolta Camera Kabushiki Kaisha | Photographic camera |
JP2546048B2 (ja) | 1990-08-31 | 1996-10-23 | 富士通株式会社 | クロック分配方式 |
US5603036A (en) * | 1993-02-19 | 1997-02-11 | Intel Corporation | Power management system for components used in battery powered applications |
US5799194A (en) | 1994-09-29 | 1998-08-25 | Maxim Integrated Products | Communication interface circuit having network connection detection capability |
JPH11505987A (ja) | 1995-05-26 | 1999-05-25 | ランバス・インコーポレーテッド | 直交クロック発生器内で使用される移相器 |
US6301671B1 (en) * | 1998-03-23 | 2001-10-09 | International Business Machines Corporation | Apparatus and method for power reduction control in a video encoder device |
US6232820B1 (en) | 1999-06-14 | 2001-05-15 | Intel Corporation | Method and apparatus for dynamic clock gating |
US6675305B1 (en) * | 2000-08-04 | 2004-01-06 | Synopsys, Inc. | Power saving in a USB peripheral by providing gated clock signal to CSR block in response to a local interrupt generated when an operation is to be performed |
-
2002
- 2002-05-16 US US10/150,317 patent/US6961864B2/en not_active Expired - Fee Related
-
2003
- 2003-04-18 EP EP03752989A patent/EP1504324B1/en not_active Expired - Lifetime
- 2003-04-18 CN CNB038108933A patent/CN100430863C/zh not_active Expired - Fee Related
- 2003-04-18 AU AU2003231739A patent/AU2003231739A1/en not_active Abandoned
- 2003-04-18 WO PCT/US2003/012347 patent/WO2003098381A2/en not_active Application Discontinuation
- 2003-05-02 TW TW092112149A patent/TWI276942B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US20030217304A1 (en) | 2003-11-20 |
TW200401968A (en) | 2004-02-01 |
EP1504324A2 (en) | 2005-02-09 |
CN1692325A (zh) | 2005-11-02 |
EP1504324B1 (en) | 2012-11-28 |
WO2003098381A3 (en) | 2004-07-08 |
AU2003231739A1 (en) | 2003-12-02 |
WO2003098381A2 (en) | 2003-11-27 |
US6961864B2 (en) | 2005-11-01 |
CN100430863C (zh) | 2008-11-05 |
AU2003231739A8 (en) | 2003-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7562829B2 (en) | Multi-mode integrated circuit devices including mode detection and methods of operating the same | |
TW466418B (en) | Method and apparatus for providing a portable computer with hot pluggable modular bays | |
US8825930B2 (en) | Universal serial bus (USB) to digital video | |
US6442443B1 (en) | Information processing apparatus and power saving apparatus | |
US8281161B2 (en) | Data accessing apparatus and processing system using the same | |
US8200852B2 (en) | Multi-mode dongle for peripheral devices and associated methods | |
US8019905B2 (en) | Video/graphics port adapter and method thereof | |
TWI411917B (zh) | 單針腳埠電力控制 | |
US7321314B2 (en) | Device, system and method of detection of input unit disconnection | |
WO2014050807A1 (ja) | 電子機器、通信システムおよびホットプラグ制御方法 | |
TW200830189A (en) | Expresscard device | |
WO2014049686A1 (ja) | Hdmi装置、通信システムおよびホットプラグ制御方法 | |
TWI276942B (en) | Computer system and method for gating clock signals | |
US6564333B1 (en) | Peripheral device power management circuit and method for selecting between main and auxiliary power sources or from third power source | |
CN112202439B (zh) | 一种电容隔离电路、接口模块、芯片和系统 | |
AU2023200346B2 (en) | Detecting Circuit And Detecting Method Of External Display Device | |
US9665520B2 (en) | Motherboard and computer control system including the same | |
US6560714B1 (en) | Power management for a peripheral component interconnect environment with auxiliary power | |
US20120250235A1 (en) | Interface module with protection circuit and electronic device | |
TWI709076B (zh) | 可輸出影像資料的主機板及操作系統 | |
US7222199B2 (en) | Circuit and method for transferring low frequency signals via high frequency interface | |
CN218995953U (zh) | 扩展坞及投屏设备 | |
CN112019787B (zh) | 可输出图像数据的主机板及操作系统 | |
CN115733941A (zh) | 接口电路、接口切换方法、显示设备及数据传输系统 | |
JP2002176138A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |