CN1692325A - 用于选通接收器端接时钟的装置 - Google Patents

用于选通接收器端接时钟的装置 Download PDF

Info

Publication number
CN1692325A
CN1692325A CNA038108933A CN03810893A CN1692325A CN 1692325 A CN1692325 A CN 1692325A CN A038108933 A CNA038108933 A CN A038108933A CN 03810893 A CN03810893 A CN 03810893A CN 1692325 A CN1692325 A CN 1692325A
Authority
CN
China
Prior art keywords
clock
coupled
trace
signal
computer system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038108933A
Other languages
English (en)
Other versions
CN100430863C (zh
Inventor
J·霍里甘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1692325A publication Critical patent/CN1692325A/zh
Application granted granted Critical
Publication of CN100430863C publication Critical patent/CN100430863C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio

Abstract

根据一个实施例，公开了一种计算机系统。该计算机系统包括第一时钟接收器，和耦合到时钟发生器的一条或多条时钟迹线，并且耦合到一条或多条时钟迹线的时钟发生器。时钟发生器响应于检测到时钟迹线已经从电接地断开而将时钟信号选通到第一时钟接收器。

Description

用于选通接收器端接时钟的装置
版权通告
在此包含的是受版权保护的材料。版权的所有者不反对由任何人进行的专利公开内容的复制再现，如同出现在专利和商标局的文件或记录，然而在别的方面却保留所有版权的权利。
技术领域
本发明涉及计算机系统；更具体涉及移动计算机系统的功率管理。
背景技术
在过去的几年里，诸如笔记本计算机之类的移动计算机系统已经变得普遍。然而，由于小型、紧凑的外壳，移动计算机系统中的功率管理成为重要的考虑因素。
典型地，移动计算系统中的各种设备从中央时钟源接收同步时钟信号。该中央时钟源通常包括确定设备是否需要时钟信号的功率管理装置。
如果所有的时钟接收设备处于休眠模式(例如，不需要时钟信号)，则功率管理装置选通时钟，并且不发送时钟。结果，保存了功率。然而，如果只有一个设备处于有效状态并且需要时钟信号，则该时钟信号被发送到所有的设备，既使其它设备处于休眠模式。结果，由于将时钟信号发送到处于休眠模式的设备，从而产生不必要的功率消耗。
附图说明
从下列给出的详细描述以及本发明的各种实施例的附图，将更加充分地理解本发明。然而附图不能把本发明限制在特定的实施例，而只是用来说明和理解。
图1为计算机系统的一个实施例的框图；
图2为时钟发生器的一个实施例的框图；
图3为时钟接收器的一个实施例的框图；和
图4为衬底的另一个实施例的框图。
具体实施方式
描述了一种选通接收器端接时钟的装置。根据一个实施例，时钟接收设备中的功率管理模块将电接地从互补的时钟迹线(trace)中移开。响应于检测到没有接地耦合到时钟迹线(trace)，在时钟发生器中的端接(ternimation)检测器触发导致时钟信号被选通的信号。
在说明书中的引用“一个实施例”或者“实施例”意指结合实施例描述的特定的特点、结构或特征被包括在本发明的至少一个实施例中。在说明书的各个地方出现的词组“在一个实施例中”不一定都指相同的
实施例。
在下列描述中，给出了许多详细描述。然而对于本领域的熟练技术人员来讲，明显地可以在不需要这些特定细节的情况下来实施本发明。在其他例子中，为了避免使本发明不清楚，熟知的结构和设备以框图形式示出，而不是详细地示出。
图1为计算机系统100的一个实施例的框图。计算机系统100包括处理器101。处理器101耦合到处理器总线110。处理器总线110在处理器101和计算机系统100中的其它组件之间传送数据信号。计算机系统100还包括存储器113。在一个实施例中，存储器113为动态随机存取存储器(DRAM)设备。然而，在其他实施例中，存储器113可以是静态随机存取存储器(SRAM)设备，或者其它存储器设备。存储器113可以存储由数据信号表示的可被处理器101执行的指令和代码。
计算机系统100还包括耦合到处理器总线110和存储器113的桥存储器(bridge memory)控制器111。桥/存储器控制器111在处理器101、显示设备控制器112、存储器113、无线网络控制器114、有线网络控制器117和计算机系统100中的其它组件之间引导数据信号。另外，桥存储器控制器111在处理器总线110、存储器113和输入/输出(I/O)桥116之间桥接数据信号。
网络控制器114和117将计算机系统100链接到计算机网络(图1中未示出)并支持机器之间的通信。显示设备控制器122还被耦合到桥存储器控制器111。显示设备控制器112允许将显示设备耦合到计算机系统100，并作为显示设备和计算机系统100之间的接口。
在一个实施例中，显示设备控制器112为单色显示适配器(MDA)卡。在其他实施例中，显示设备控制器112可以是彩色图形适配器(CGA)卡、增强的图形适配器(EGA)卡，扩展图形阵列(XGA)卡或者其它的显示设备控制器。
显示设备可以为电视机、计算机监视器、平板(flat panel)显示器或者其它显示设备。显示设备通过显示设备控制器112从处理器101接收数据信号，并向计算机系统100的用户显示信息和数据信号。在其它实施例中，显示设备控制器112可以被集成在桥/存储器控制器111内。
在桥/存储器控制器111和耦合到I/O桥116的I/O设备之间引导数据信号的I/O桥116被耦合到第一I/O总线120、第二I/O总线130和遵照规范修订版2.0总线的通用串行总线140。
I/O总线120可以为单条总线或多条总线的组合。在一个实施例中，I/O总线120为International Business Machines of Armonk，New York开发的工业标准结构(ISA)规范修订版1.0a总线。然而也可以使用其它总线标准，比如由Compaq Computer等开发的扩展的工业标准结构(EISA)规范修订版3.12。可替换地，其它总线也可以用来实现I/O总线120。I/O总线120提供计算机系统100中的组件之间的通信链路。
I/O总线130提供计算机系统100中的组件之间的通信链路。键盘接口122耦合到I/O总线120。键盘接口122可以是键盘控制器或其它键盘接口。另外，键盘接口122可以是专用设备或者能够驻留在诸如总线控制器或者其它控制器的另一个设备之中。
键盘接口122允许键盘与计算机系统100的耦合，并从键盘发射数据信号到计算机系统100。音频控制器123还耦合到I/O总线120。音频控制器133工作来协调声音的记录和播放。
I/O总线130可以为单条总线或多条总线的组合。在进一步实施例中，I/O总线130可以为遵照由PCI Special Interest Group ofPortland，Oregon开发的规范修订版2.1总线的互连外围设备。可替换地，其它总线可以用来实施I/O总线130。I/O总线130提供计算机系统100中的组件之间的通信链路。
在一个实施例中，I/O总线130耦合到由San Jose，California的PCMCIA开发的个人计算机存储卡国际联合会(PCMCIA)总线/桥(卡总线控制器)131。该卡总线控制器131被耦合到PCMCIA插槽150。
根据一个实施例，系统时钟发生器160还包括在计算机系统100中。系统时钟发生器160将时钟信号供给计算机系统100中的各种设备。根据一个实施例，时钟发生器160基于从计算机系统100内的其它组件接收的硬件条(straps)的组合来生成时钟信号。在进一步的实施例中，时钟发生器160将所生成的时钟信号发送到计算机系统100中的时钟接收设备，诸如显示设备控制器112、存储器113等。
图2为时钟发生器160的一个实施例的框图。时钟发生器160包括端接检测器210，PMOS晶体管P1和P2以及或门1和2。端接检测器210检测是否发送互补时钟信号到时钟接收设备的迹线(traces)被端接到地。
在一个实施例中，端接检测器210生成一个选通信号，该选通信号用来在如果检测到迹线(traces)没有端接到地时，则终止时钟信号的传送。在进一步的实施例中，端接检测器210包括比较互补时钟信号的比较电路。
还在进一步的实施例中，只要迹线(traces)耦合到地，互补的时钟信号就没有相同的逻辑值。因此，只要互补的时钟具有大约相同的值，端接检测器就确定迹线(traces)没有被耦合到地。
在另一个实施例中，端接检测器210比较互补的时钟信号来确定时钟信号是否小于1V。如果该值小于1V，则时钟耦合到地。然而，如果时钟浮动在1V以上接近于电源电压Vcc，则互补时钟没有耦合到地。
只要端接检测器210激活选通信号，则或门1和2就用来选通时钟信号。或门1有一个输入端，耦合到端接检测器210来接收选通信号，和被耦合的另一个输入端，用于接收HCLK信号。类似地，或门2有一个输入端，耦合到端接检测器210来接收选通信号，和被耦合的一个反相输入端，用于接收HCLK信号。
或门1的输出端耦合到晶体管P1的栅极，而或门2的输出端耦合到晶体管P2的栅极。晶体管P1的源极耦合到电流源Iout，而漏极耦合到时钟迹线中的一条。类似地，晶体管P2的源极耦合到Iout，而漏极耦合到另一条时钟迹线。只要晶体管P1和P2的相应的栅极被或门1和或门2激活，晶体管P1和P2就生成发送到时钟接收设备的互补时钟信号。
在一个实施例中，端接晶体管被耦合到互补时钟迹线。在进一步的实施例中，该端接为在接地之上的、端接到电压Vterm的不牢固(weak)端接。Vterm可以是Vcc或低于Vcc的电压。在接地端接截止并且时钟发生器160驱动器也截止时(例如，被选通)，该端接防止时钟迹线完全浮动。
同样，在一些例子中，耦合到时钟发生器160的时钟接收设备不能承受使时钟上升到Vcc。例如，接收器可具有电子-静态放电(ESD)保护二极管，该二极管将偏压提高到高电压，或者它可以具有薄的氧化物晶体管，该薄的氧化物晶体管经受不住扩展时间周期的高电压。Vterm可以被设置到接收器所能忍受的最大电压。端接足够地不牢固(weak)并且Vterm足够地高，使得当时钟接收器截止接地端接时，端接检测器210能够识别。
图3为时钟接收器300的一个实施例的框图。时钟接收器300使用从时钟发生器160接收的时钟信号来操作相关的设备。根据一个实施例，时钟接收器300为耦合到处理器总线110的设备。如上所述的，时钟接收器300包括网络控制器117和显示设备控制器112。然而，本领域的一个普通技术人员将能理解，时钟接收器300可被实施在其它设备内和/或在计算机系统100的其它位置处。
时钟接收器300包括运算放大器310和功率管理模块340。放大器310耦合到从时钟发生器160接收的互补时钟迹线。放大器310组合所接收的互补时钟信号来形成单个时钟，该单个时钟用来驱动与时钟接收器300相关联的设备。
功率管理模块340经由时钟接收器300外部的端接电阻器耦合到每个互补时钟迹线。根据一个实施例，功率管理模块340将时钟迹线从电接地断开。在一个实施例中，功率管理模块340检测相关联的设备什么时候处于休眠模式，并断开互补迹线的接地。结果，在时钟发生器160处的端接检测器210检测到迹线没有接地，并选通时钟信号。
相反地，当功率管理模块340检测到设备已经变成有效时，则迹线耦合到地。因此，时钟发生器160检测接地并去选通(de-gated)时钟信号。在另一个实施例中，接地电阻器由耦合到功率管理模块340的时钟接收器300中的晶体管代替。
图4为包括时钟接收器300的衬底400的一个实施例的框图。在该实施例中，时钟接收器300经由连接器410耦合到时钟发生器160。在设备可以被断开的情况下，连接器410用来将相关的设备与时钟迹线连接，或将相关设备从时钟迹线断开。如上所述，时钟接收器300包括运算放大器310和功率管理模块340。
另外，端接电阻器位于时钟接收器300之中。根据一个实施例，通过与迹线电气断开的功率管理模块300来将时钟迹线从接地断开，或者如上所述地通过将设备从计时(clocking)时钟发生器160物理断开而将时钟迹线从接地断开。
在另一个实施例中，端接电阻器可以耦合到衬底400的接地。在该实施例中，端接是通过物理上断开的衬底400而被断开。在任何情况下，端接检测器210检测迹线端接到地的移动，并选通时钟信号。
上述的计时系统使时钟发生器利用单独的设备选通单个的时钟接口。因此，时钟发生器通过不为无效设备产生时钟信号来减少所生成的功率。另外，计时系统使单个设备经由单向通信而能够完全地选通一个时钟。
虽然在阅读了前述的描述之后，对于本领域的普通技术人员来讲，毫无疑问本发明的许多替换和修改将变得显而易见，但是应当理解的是，通过举例说明的方式示出和描述的任何特定实施例决不是限制性的。因此参考各种详细的实施例意图不在于，限制其中只记载了被认为是本发明的那些技术特征的权利要求的范围。

Claims (19)

1.一种计算机系统，包括：
第一时钟接收器；
一条或多条时钟迹线，耦合到时钟发生器；和
时钟发生器，耦合到一条或多条时钟迹线，响应于检测到时钟迹线已经从电接地断开而将时钟信号选通到第一时钟接收器。
2.权利要求1的计算机系统，其中当检测到相关设备处于非主动模式时，第一时钟接收器就将时钟迹线从电接地断开。
3.权利要求1的计算机系统，其中时钟发生器包括：
端接检测器，耦合到时钟迹线，当检测到时钟迹线已经从电接地断开时，该端接检测器就生成选通信号；
第一或门，具有一个输入端，耦合到端接检测器来接收选通信号；和被耦合的另一个输入端，来接收时钟信号；和
第二或门，具有一个输入端，耦合到端接检测器来接收选通信号；和被耦合的一个反相输入端，来接收时钟信号。
4.权利要求3的计算机系统，其中时钟发生器还包括：
第一晶体管，耦合到第一或门输出端；和
第二晶体管，耦合到第一或门输出端。
5.权利要求4的计算机系统，还包括耦合到每条时钟迹线的端接电阻器。
6.权利要求5的计算机系统，其中第一时钟接收器包括耦合到端接电阻器的功率管理模块。
7.权利要求4的计算机系统，其中第一时钟接收器包括：
端接电阻器，耦合到每条时钟迹线；和
功率管理模块，耦合到端接电阻器。
8.权利要求4的计算机系统还包括衬底，其中该衬底包括：
第一时钟接收器；和
连接器，该连接器耦合到每条时钟迹线。
9.权利要求8的计算机系统，其中该衬底还包括：
耦合到连接器的第二组的一条或多条时钟迹线；
耦合到第二组时钟迹线的端接电阻器；和
耦合到端接电阻器的功率管理模块。
10.权利要求1的计算机系统还包括耦合到时钟迹线的第二时钟接收器。
11.一种方法包括：
在时钟发生器检测一条或多条时钟迹线已经从电接地移开；并且
选通将从时钟发生器发射的时钟信号。
12.权利要求11的方法，其中检测一条或多条时钟迹线是否已经从电接地移开包括在时钟迹线上比较时钟信号值。
13.权利要求12的方法，还包括确定时钟信号值是否相等。
14.权利要求12的方法，还包括确定时钟信号值是否小于1伏特。
15.权利要求12的方法，还包括当检测到一条或多条时钟迹线已经从电接地移开时，就在时钟发生器生成一个选通信号。
16.一种时钟发生器，包括：
端接检测器，经由时钟迹线耦合到第一时钟接收器，当检测到时钟迹线已经从电接地移开时，该端接检测器就生成一个选通信号；和
切换装置，耦合到一条或多条时钟迹线，响应于选通信号的生成将时钟信号选通到第一时钟接收器。
17.权利要求16的时钟发生器，其中还包括：
第一或门，具有第一输入端，耦合到端接检测器来接收选通信号；被耦合的第二输入端，来接收时钟信号；和一个输出端，耦合到切换装置；和
第二或门，具有第一输入端，耦合到端接检测器来接收选通信号；被耦合的一个反相输入端，来接收时钟信号；和一个输出端，耦合到切换装置。
18.一种时钟发生器，包括：
端接检测器，经由时钟迹线耦合到第一时钟接收器，当检测到时钟迹线已经从电接地移开时，该端接检测器就生成一个选通信号；和
第一晶体管，耦合到第一条时钟迹线；和
第二晶体管，耦合到第二条时钟迹线，第一和第二晶体管响应于选通信号的生成来将时钟信号选通到第一时钟接收器。
19.权利要求18的时钟发生器，其中还包括：
第一或门，具有第一输入端，耦合到端接检测器来接收选通信号；被耦合的第二输入端，来接收时钟信号；和一个输出端；耦合到第一晶体管；和
第二或门，具有第一输入端，耦合到端接检测器来接收选通信号；被耦合的一个反相输入端，来接收时钟信号；和一个输出端，耦合到第二晶体管。
CNB038108933A 2002-05-16 2003-04-18 用于选通接收器端接时钟的装置 Expired - Fee Related CN100430863C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/150,317 US6961864B2 (en) 2002-05-16 2002-05-16 Method and apparatus for terminating clock signals upon disconnection of clock trace from ground
US10/150,317 2002-05-16

Publications (2)

Publication Number Publication Date
CN1692325A true CN1692325A (zh) 2005-11-02
CN100430863C CN100430863C (zh) 2008-11-05

Family

ID=29419223

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038108933A Expired - Fee Related CN100430863C (zh) 2002-05-16 2003-04-18 用于选通接收器端接时钟的装置

Country Status (6)

Country Link
US (1) US6961864B2 (zh)
EP (1) EP1504324B1 (zh)
CN (1) CN100430863C (zh)
AU (1) AU2003231739A1 (zh)
TW (1) TWI276942B (zh)
WO (1) WO2003098381A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109147678A (zh) * 2018-09-14 2019-01-04 联想(北京)有限公司 控制方法和电子设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4774536A (en) * 1986-01-10 1988-09-27 Minolta Camera Kabushiki Kaisha Photographic camera
JP2546048B2 (ja) * 1990-08-31 1996-10-23 富士通株式会社 クロック分配方式
US5603036A (en) * 1993-02-19 1997-02-11 Intel Corporation Power management system for components used in battery powered applications
US5799194A (en) 1994-09-29 1998-08-25 Maxim Integrated Products Communication interface circuit having network connection detection capability
DE69636797D1 (de) 1995-05-26 2007-02-08 Rambus Inc Phasenschieber zur Verwendung in einem Quadratur-Taktgenerator
US6301671B1 (en) * 1998-03-23 2001-10-09 International Business Machines Corporation Apparatus and method for power reduction control in a video encoder device
US6232820B1 (en) 1999-06-14 2001-05-15 Intel Corporation Method and apparatus for dynamic clock gating
US6675305B1 (en) * 2000-08-04 2004-01-06 Synopsys, Inc. Power saving in a USB peripheral by providing gated clock signal to CSR block in response to a local interrupt generated when an operation is to be performed

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109147678A (zh) * 2018-09-14 2019-01-04 联想(北京)有限公司 控制方法和电子设备

Also Published As

Publication number Publication date
EP1504324B1 (en) 2012-11-28
TW200401968A (en) 2004-02-01
WO2003098381A2 (en) 2003-11-27
US6961864B2 (en) 2005-11-01
AU2003231739A8 (en) 2003-12-02
WO2003098381A3 (en) 2004-07-08
AU2003231739A1 (en) 2003-12-02
CN100430863C (zh) 2008-11-05
US20030217304A1 (en) 2003-11-20
EP1504324A2 (en) 2005-02-09
TWI276942B (en) 2007-03-21

Similar Documents

Publication Publication Date Title
US7949886B2 (en) Power supply system for motherboard
JP6517243B2 (ja) リンクレイヤ／物理レイヤ（ｐｈｙ）シリアルインターフェース
US5734208A (en) Dynamic termination for signal buses going to a connector
CN112069101A (zh) 串行总线电气终止控制
KR20130122266A (ko) 호스트모드에서 충전동작을 수행하는 시스템, 장치 및 방법
WO2006096855A2 (en) Device, system and method of detection of input unit disconnection
CN1214333C (zh) 通用串行总线接口设备
US20040255062A1 (en) Data output circuit and data output method
TW589612B (en) Display driving circuit
WO2019133200A1 (en) Protection circuit for decoupling a low voltage circuitry from a high voltage circuitry
US6857079B2 (en) Integrated driver electronic (IDE) device power control
CN100430863C (zh) 用于选通接收器端接时钟的装置
US20070233926A1 (en) Bus width automatic adjusting method and system
US20070085568A1 (en) Peripheral device connection current compensation circuit
TWI704734B (zh) 外接式電連接器及電腦系統
CN1991686A (zh) 计算机电源管理装置及方法
US20040249991A1 (en) Cable detection using cable capacitance
US5771389A (en) Low slew rate output buffer with staged biasing voltage
CN1679008A (zh) 传输信息的方法和装置
CN1906854A (zh) 在上电或复位时将输入引脚自动箝位于预定电压的电路
US20240019924A1 (en) Control device and operation method thereof
JP3371760B2 (ja) Ｐｃカード用コネクタ、ｐｃカード及びｐｃカード処理装置
CN1202451C (zh) 支持多种传输逻辑总线的输入输出缓冲器
CN115664450A (zh) 信号传输电路及其控制方法、装置、电子设备和存储介质
CN1293442C (zh) 具有免开机播放功能的计算机系统及其转接器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081105

Termination date: 20180418

CF01 Termination of patent right due to non-payment of annual fee