TWI271035B - Receiver circuit of semiconductor integrated circuit - Google Patents
Receiver circuit of semiconductor integrated circuit Download PDFInfo
- Publication number
- TWI271035B TWI271035B TW091117797A TW91117797A TWI271035B TW I271035 B TWI271035 B TW I271035B TW 091117797 A TW091117797 A TW 091117797A TW 91117797 A TW91117797 A TW 91117797A TW I271035 B TWI271035 B TW I271035B
- Authority
- TW
- Taiwan
- Prior art keywords
- pair
- circuit
- transistors
- clock signal
- voltage
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title description 3
- 230000008878 coupling Effects 0.000 claims abstract 4
- 238000010168 coupling process Methods 0.000 claims abstract 4
- 238000005859 coupling reaction Methods 0.000 claims abstract 4
- 239000013078 crystal Substances 0.000 claims description 18
- 230000004044 response Effects 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 5
- 230000003111 delayed effect Effects 0.000 claims 1
- 230000000630 rising effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 12
- 235000021251 pulses Nutrition 0.000 description 9
- 238000001514 detection method Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- -1 transistor Substances 0.000 description 1
- 230000017105 transposition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356182—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes
- H03K3/356191—Bistable circuits using complementary field-effect transistors with additional means for controlling the main nodes with synchronous operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/356121—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit with synchronous operation
Description
1271035 五、發明說明（1) 本申請案之優先權依賴於韓國專利申請案第2 0 0 2 - 3 8 7 0 號，於2 0 0 2年一月2 3曰提出，以及韓國專利申請案第 2002-01692號，於2002年一月11日提出，其所有内容做為 此處之參考。 發明領域 本發明大體是有關於接收輸入至半導體的資料的領 域，特別是，有關於在積體電路晶片中將外部信號轉換成 内部信號的接收器電路。 發明背景 積體電路之間的資料傳輸，諸如高速數位電路，可能 會衰弱到一時序預算，在整體的系統架構中。當積體電路 接收到資料時，通常會將之緩衝及閂鎖起來，只有在將資 料緩衝及閂鎖起來才認為是成功地擷取資料。在高速數位 電路中，可以更快地閂鎖住資料，則可更進一步地傳輸資 料。在數位電路中的輸入運作期間，資料經由接收器電路 進入積體電路中以及該資料信號被緩衝後再饋送至閂鎖 器。資料在系統時脈的一個邊緣或位準被閂鎖器所擷取。 為了最佳化此程序，已經設計出各種輸入電路實作，藉以 最小化通過緩衝器的延遲及閃鎖器的建立時間（setup t i m e )。例如，輸入緩衝器及閂鎖器電路元件的設計及配 置可以最小化此時間，但是目前會導致某部分的整體時序 預算。 第1圖繪示内嵌於諸如同步SDRAM的半導體積體電路中 的接收器電路的電路架構，藉以接收外部信號以及將外部
9821pii'.ptd 第4頁 1271035 五、發明說明（2) 換位位準的内部信號，包括前置放大器 10、一弟一放大器30、及第二放大器50。 ” J置放Λ:0Λ電日阻器11及12、一對差動輸人電晶體 1 d沾Μ π ^/拔電^體1 5所形成。差動輸入電晶體1 3及 14的閘極分別耦接至貧料信號D及參考電壓Vref。在施加 至控制電晶體15的閘極的偏壓電壓VMas充電至^以將控 制電晶體15打開的高位準時（例如，〇. 8V)，差動輸入電晶 體13及14會變成導通。在充分高位準的，在差動輸 ^電晶體1 3及1 4的沒極節點的電壓被輸出分別當作差動信 號PQB及PQ，依據資料信號D與參考電壓Vref之間的電壓
差。
在第一放大器30中，包括一對預充電電晶體31及32、 一對定電流電晶體3 3及34、一對等化電晶體3 5及36、一對 電壓偵測電晶體3 7及38、一對差動輸入電晶體3 9及4〇、一 對控制電晶體4 1及4 2，差動信號丨q及丨qb由電壓偵測電晶 體的沒極節點的電壓所產生，於時脈信號CLK正處於高位 準期，’在接收來自前置放大器1〇的差動信號pQB及pQ之 後:第二放大器50，包括一對電容器51及52、一對預充電 電晶體5 3及54、一對定電流電晶體55及56、一對反相器57 f 5 8、一對電壓偵測電晶體5 9及6 〇、以及一對差動輸入電 晶體61及62，提供二次放大的差動信號q&qb至積體電路 的内部電路，其產生於電壓偵測電晶體5 9及6 〇的汲極節 點’在將第一放大器3〇供應的信號1(3及1(38放大之後。 在接收器電路1中，在資料信號D的電壓位準高於參考
9821pif.ptd 第5頁 1271035 五、發明說明（3) 電壓V r e f時，差動輸入電晶體1 3的導通電阻會變得比電晶 體1 4的導通電阻大，將導致電晶體1 3的較低汲極電壓，於 電晶體14的汲極電壓之下。於是，差動信號PQB降低至差 動信號PQ之下。隨著PQB低於PQ，電晶體39的導通電阻會 變得比電晶體40的導通電阻大。於是’電晶體37的汲極電 壓IQ上升至電晶體38的汲極電壓IQB之上的較高位準。並 且，隨著IQ高於IQB，電晶體61的導通電阻會變得比電晶 體62的導通電阻小，導致電晶體59的較低汲極電壓，於電 晶體6 0的汲極電壓之下。其結果為，資料信號D低於參考 電壓Vref會造成差動輸出信號Q的電壓位準高於差動輸出 信號QB的電壓位準。 當資料信號D的電壓位準低於參考電壓Vr*ef時，差動輸 入電晶體1 3的導通電阻會變得比電晶體1 4的導通電阻小， 導致電晶體13的較南 >及極電堡’於電晶體1 4的》及極電壓之 上。於是，差動信號PQB上升至差動信號PQ之上。隨著PQB 高於PQ，電晶體39的導通電阻會變得比電晶體40的導通電 阻小。於是，電晶體3 7的汲極電壓I Q下降至電晶體3 8的汲 極電壓IQB之上的較低位準。並且，隨著IQ高於IQB，電晶 體61的導通電阻會變得比電晶體62的導通電阻大，導致電 晶體5 9的較南》及極電壓’於電晶體6 0的 >及極電壓之上。其 結果為，資料信號D高於參考電壓Vref會造成差動輸出信 號Q的電壓位準低於差動輸出信號QB的電壓位準。 在實際的實作中，資料信號D可能在1 . 2V ± 0.4V的範 圍内擺動，當參考電壓Vref設定在1.2V時。
9821 p i 1’ · ptd 第6頁 1271035 五、發明說明（4) 控制電晶體1 5為N Μ 0 S電晶體在下面的 如一般所知的 條件下會飽和： 等式1
Vds ? (Vgs-Vth) 以及，控制電晶體1 5的汲極電壓可以由下面的數學式 求得，假如施加至控制電晶體1 5的閘極的偏壓電壓V b i a s 為0.8V以及控制電晶體15的啟始電壓（threshold vo 11age ) V th 為 0. 4V ·
Vds 0.8-0.4 等式2 其中△為過驅動電壓，大約超過0. IV。 例如，當△為0. IV時，Vds變為0· 3V。此結果無法滿足 等式1的飽和條件，使控制電晶體1 5仍處於不穩定的運作 狀態。 將偏壓電壓V b i a s由0 . 8 V降至0 . 7 V，可以達到控制電晶 體1 5的穩定導通狀態，因為其會被Vds = 0. 7-0. 4的條件 所飽和。然而，此種將偏壓電壓Vbias由0.8V降至0.7V會 伴隨著控制電晶體的變大，因而增加其接合電容及使高頻 時的共模排斥比降低。 更進一步，當前置放大器1 0被強制進入導通狀態，只 是回應於偏壓電壓V b i a s，而非資料信號D的輸入，其會造 成接收器電路1中不必要的電流消耗’即使沒有有效的資
9821 pif.ptd 第7頁 1271035 五、發明說明（5) 料信號D的輸入。 接收器電路1可f修改成沒有前置放大器，藉以消除不 必要的電流消耗’藉由將參考電壓Vref及資料信號D分別 直接連接至差動輸入電晶體3 9及4 〇的閘極，而將開關 SW卜SW4設定為正常地導通以及節點a〜d切斷。
藉著接收電路的削減架構，控制電晶體4丨及4 2被關 閉’當時脈信號CLK在低位準以及差動輸入電晶體39及4〇 的沒極節點分別經由預充電電晶體31及32 SVDD — Vth37 (Vth37為電晶體37的啟始電壓）&VDD-Vth38 (vth38為電 晶體38的啟始電壓）時。假如時脈信號CLK上升至高位準， 則控制電晶體41及42被導通以及電晶體3 9及4〇的汲極節點 下降至地電壓（亦即，〇 V )。 但是如此，會在差動輸入電晶體3 9的閘極與汲極節 點，以及閘極與源極節點之間形成交連電容（c〇丨 capacitance)。 通常積體電路包括複數個輸入端點，每— 第！圖所繪示的接收器電路。在差動輸入電晶體=以 ί的ί m π f v:ef供應至多個接收器電路的條件 下在電體39的汲極郎點放電至〇v時降低參 會變成像雜訊。此種效應稱為，，反彈雜訊（kick noise)” 。儘管擺動幅度夠大的資料信號1)不合％
電路的正常運作，即使是使用較低的參考電收^ 低擺動幅度的資料信號會造成在接收器電路二七 偵測其間的電壓差。 + &正#地
1271035 五、發明說明（6) 發明總結 因此，本發明之一目的是提供一種接收器電路，能夠 提升感測資料信號的準確性。 本發明之另一目的是提供一種接收器電路，能夠在偵 測資料信號時降低反彈雜訊。 為了達到上述目的，依照本發明之一觀點，提出一種 接收器電路，用以將一資料信號轉換成一對輸出信號，回 應於一時脈信號，包括：一第一電路，用以發展該資料信 號與一參考電壓之間之一電壓差，以及用以由一對端點輸 出該電壓差，當該時脈信號處在一第一狀態時；以及一第 二電路，用以產生該些輸出信號，其係放大自該第一電路 之輸出。 特別地，該第一電路包括：一放大器，用以預充電其 中的一對節點，當該時脈信號處在一第二狀態時，以及用 以發展該些節點之間之一電壓差，在該時脈信號之該第一 狀態期間；一對切換電晶體，分別連接至該些節點，其閘 極耦接至該時脈信號；以及一對輸入電晶體，分別連接在 該些切換電晶體與一地電壓之間，其閘極分別耦接至該參 考電壓及該資料信號。該些切換及輸入電晶體係NM0S電晶 體。 該些切換電晶體在該時脈信號之該第一狀態期間將該 些節點連接至該些輸入電晶體。 該第一電路更包括一定電流電路，用以在該時脈信號 之該第一狀態期間供應一固定的電流至該些輸出端點。該
9821pif.ptd 第9頁 1271035 五、發明說明（7) 定電流電路包括一對定電流電晶體，分別連接在該電源供 應電壓與該些輸出端點之間，其閘極及汲極彼此交叉耦 接。 該放大器包括：一對PM0S電晶體的預充電電晶體，分 別連接在一電源供應電壓與該些輸出端點之間，其閘極耦 接至該時脈信號；以及一對NM0S電晶體的電壓偵測電晶 體，連接在該些輸出端點與該些節點之間，其閘極與汲極 彼此交叉耦接。 依照本發明之另一觀點，提出一種接收器電路，用以 將一資料信號轉換成一對輸出信號，回應於一時脈信號， 包括：一第一電路，用以發展該資料信號與一參考電壓之 間之一電壓差，以及用以由一對端點輸出該電壓差，當該 時脈信號處在一第一狀態時；以及一第二電路，用以產生 該些輸出信號，其係放大自該第一電路之輸出，其中該第 一電路包括：一放大器，用以預充電其中的一對節點，當 該時脈信號處在一第二狀態時，以及用以發展該些節點之 間之一電壓差，在該時脈信號之該第一狀態期間；一對切 換電晶體，分別連接至該些節點，其閘極耦接至該時脈信 號；一對輸入電晶體，分別連接在該些切換電晶體與一地 電壓之間，其閘極分別耦接至該參考電壓及該資料信號； 以及一電阻器，連接在該些輸入電晶體之間。 依照本發明之再一觀點，接收器電路，用以將一資料 信號轉換成一對輸出信號，回應於一時脈信號，包括：一 第一電路，用以發展該資料信號與一參考電壓之間之一電
9eS21 pi f. ptd 第10頁 1271035 五、發明說明（8) 壓差，以及用以由一對端點輸出該電壓差，當該時脈信號 處在一第一狀態時；以及一第二電路，用以產生該些輸出 信號，其係放大自該第一電路之輸出，其中該第一電路包 括：一放大器，用以預充電其中的一對節點，當該時脈信 號處在一第二狀態時，以及用以發展該些節點之間之一電 壓差，在該時脈信號之該第一狀態期間；一對切換電晶 體，分別連接至該些節點，其閘極耦接至該時脈信號；一 對輸入電晶體，分別連接在該些切換電晶體與一地電壓之 間，其閘極分別耦接至該參考電壓及該資料信號；以及一 對放電電晶體，分別連接在該些輸入電晶體與該地電壓之 間，其閘極分別耦接至該參考電壓及該資料信號。 該第一電路可以更包括一延遲電路，用以以一預定延 遲時間傳送該時脈信號。該些放電電晶體之閘極耗接至該 延遲電路提供之一延遲時脈信號。 藉著下面配合附圖的本發明的示範性實施例的詳細說 明，可以對本發明更進一步的瞭解，以及將會在後附的宣 告中指出其範圍。 說 單 簡之 式 圖 點 優 多 許 的 隨伴 其及 以 價 評 的 整 完 更 的 明 發本 將 由 藉號 ，標 解的 瞭同 地相 佳中 更其 得於 變， 時時 圖： ，附中 白合其 明結， 地慮件 易考元 容當的 更，似 得明類 變說或 各曰的 匕曰 參示 /t— έκ ti榇
9821p1f.p t d 第11頁 1271035 五、發明說明（9) 圖式中標示之簡單說明 1接收器電路 1 0前置放大器 1 1電阻器 1 2電阻器 13輸入差動電晶體 1 4輸入差動電晶體 1 5控制電晶體 30第一放大器 31預 32預 33定 34定 35等 36等 37電 38電 39差 40差 4 1控 42控 50第 51電 52電 充電 充電 電流 電流 化電 化電 壓偵 壓偵 動輸 動輸 制電 制電 二放 容器 容器 電晶體 電晶體 電晶體 電晶體 晶體 晶體 測電晶體 測電晶體 入電晶體 入電晶體 晶體 晶體 大器
9S21pif.ptd 第12頁 1271035 五、發明說明（10) 5 3預充電電晶體 54預充電電晶體 5 5定電流電晶體 5 6定電流電晶體 5 7反相器 5 8反相器 5 9電壓偵測電晶體 6 0電壓偵測電晶體 6 1差動輸入電晶體 6 2差動輸入電晶體 1 0 0 0接收器電路 1 0 0第一閂鎖放大器 1 0 1預充電電晶體 1 0 2預充電電晶體 1 0 3定電流電晶體 1 0 4定電流電晶體 1 0 5等化電晶體 1 0 6電壓偵測電晶體 1 0 7電壓偵測電晶體 1 0 8切換電晶體 1 0 9切換電晶體 1 1 0差動輸入電晶體 1 1 1差動輸入電晶體 2 0 0第二閂鎖放大器
9S21p1Γ.p t d 第13頁 1271035 五、發明說明（11) 2 0 1〜2 0 4反相器 205〜208 PMOS電晶體 209〜212 NMOS電晶體 2 0 0 0接收器電路 1 2 0電阻器 1 5 0第一閂鎖放大器 3000接收器電路 3 0 0第一閂鎖放大器 30 1 NMOS電晶體 3 0 2 NMOS電晶體 4000接收器電路 401 NMOS電晶體 4 0 2 NMOS電晶體 4 0 3延遲電路 5 0 0 0接收器電路 5 0 0第一閂鎖放大器 5 0 1切換電晶體 5 0 2切換電晶體 5 0 3電壓偵測電晶體 5 0 4電壓偵測電晶體 5 0 5 NMOS電晶體 5 0 6 NMOS電晶體 較佳實施例之說明
9821pif.ptd 第14頁 1271035 五、發明說明（12) 必須要瞭解’較佳實施例的說明只是闡述性的，而不 是作為限制的意思。在下面的詳細說明中，提出幾個特定 的細卽’藉以提供對本發明的完全瞭解。很顯然的，然 而，對於習知此技藝者，可以不用這些特定的^節 ^ 踐本發明。 現在’將要結合附圖解釋本發明的實際的實施例。 第2圖繪示依照本發明的實施例的接收器電路的詳細結 構。請參照第2圖，接收器電路1〇 〇〇包括第一閃鎖放大器° 1 0 0，接受參考電壓V r e f及輸入資料信號d，以及第二閃鎖 放大器200 ’在接收來自第一閂鎖放大器的差動輸出jq 及IQB之後產生輸出信號Q及QB。 第一放大器100包括一對預充電電晶體1〇1及1〇2、一對 定電流電晶體1 0 3及1 0 4、等化電晶體1 〇 5、一對電壓彳貞測 電晶體1 0 6及1 0 7、一對切換電晶體1 〇 8及1 〇 9、以及一對差 動輸入電晶體1 1 0及1 1 1。預充電電晶體1 〇 i及丨〇 2、定電流 電晶體103及104、以及等化電晶體1〇5都是PMOS電晶體， 而電壓偵測電晶體1 0 6及1 0 7、切換電晶體1 〇 8及1 〇 9、以及 差動輸入電晶體1 1 0及1 1 1都是NMOS電晶體。 該些預充電電晶體的源極連接至電源供應電壓VDD，以 及其汲極分別連接至輸出節點OUT1及OUT2，由其產生差動 信號IQ及IQB。該些預充電電晶體的閘極共同地耦接至時 脈信號CLK。定電流電晶體1 〇3及1 04的源極連接至電源供 應電壓VDD，以及其沒極與閘極彼此交叉麵接，且連接至 輸出節點0 U T 1及0 U T 2。等化電晶體1 〇 5的汲極及源極分別
9821pif.ptd 第15頁 1271035 五、發明說明（13) 連接至輸出節點0UT1及0UT2，以及其閘極耦接至時M户味 CLK 。 口處 電壓偵測電晶體1 〇 6及1 〇 7的源極分別連接至節點N丨及 N 2 ’以及其 >及極及閘極彼此交叉搞接，且連接至輸出節點 0UT1及0UT2。切換電晶體1 〇8及1 09的汲極分別連接至節點 N1及N2，而其源極連接至節點N3及“❶該些切換電晶體的 閘極共同地耦接至時脈信號CLK。差動輸入電晶體11〇及 1 1 1的汲極連接至節點N 3及N 4，而其源極連接至地電壓以 及其閘極分別連接至參考電壓V r e f及資料信號D。 在輸出節點OUT 1及OUT 2處的第一差動信號iq&iqb提供 給第二閂鎖放大器2 0 0。 " 第二問鎖放大器200包括反相器2(Π〜204、PM0S電晶體 205〜208、及NM0S電晶體209〜212。反相器201及202接受來 自第一閂鎖放大器1 00的輸出節點OUT 1及0UT2的第一差動 信號I Q及I QB。反相器2 0 3接受反相器2 0 2的輸出，而反相 器2 0 4接受反相器201的輸出。PM0S電晶體2 0 5及2 0 6的源極 連接至電源供應電壓VDD，而其沒極分別連接至輸出節點 OUT3及OUT4。PM0S電晶體2 0 5及2 0 6的閘極分別耦接至反相 器203及204的輸出°PM0S電晶體207及208的源極連接至電 源供應電壓VDD，而其汲極及閘極彼此交叉耦接，且分別 連接至輸出節點OUT3及OUT4。 N Μ 0 S電晶體2 0 9及2 1 0的汲極及閘極彼此交叉耦接，且 分別連接至輸出節點0 U Τ 3及0 U Τ 4，而其源極連接至地電 壓。Ν Μ 0 S電晶體2 1 1及2 1 2的汲極分別連接至輸出節點〇 υ Τ 3
9821 pi f·ptd 第16頁 1271035
1271035 五、發明說明（15) 1 · 0 V之間擺動’則在時脈信號CLK為高位準期間電晶體1 i i 的導通電阻小於電晶體1 1 0的導通電阻。於是，電壓彳貞測 電晶體1 0 7的源極電壓，亦即’在節點n 2的電壓，變成低 於電晶體1 0 6的源極電壓，亦即，在節點n 1的電壓。其結 果為，IQB的電壓下降至IQ的電壓之下。 相對的，假如供應至其的資料信號D為1 · 0 V，低於參考 電壓Vref，則電晶體111的導通電阻變成大於電晶體11〇的 導通電阻，因而在節點N2的電壓下降至節點N1的電壓之 下。於是，IQB的電壓高於IQ的電壓。 考慮在時脈信號CLK由低位準轉變成高位準時第一閂鎖 放大器1 00的運作，在節點N3的電壓，其在時脈信號CLK為 低位準期間保持在地電壓V S S，增加至一預定電壓，回應 於切換電晶體1 08的導通，然後再下降至地電壓VSS。在此 時，在節點N3的上升的最大電壓約為〇.5x(VDD-Vth)。這 可以和習知的情形比較，其中電晶體3 9導通’回應於高位 準的時脈信號，在關閉之後，回應於低位準的時脈信號， 以及參考電壓會受交連電容的影響，當該些差動輸入電晶 體的汲極節點由VDD_Vth放電至0V時。否則’差動輸入電 晶體1 1 0的汲極節點，亦即，節點N 3，在上升至最大電壓 0.5x(VDD-Vth)之後下降至0V，當時脈信號CLK由低位準 轉變成高位準時。此種節點N3在下降至〇v之前的預推升 (pre-boost ing)可以減少反彈雜訊，可以達到只有習知技 藝的一半。 現在，第3 A圖繪示施加至第2圖的接收器電路的資料信
S)821 pi f .ptd 第18頁 1271035 五、發明說明（16) 圖繪示的資料信號D施加至 r e f的實驗性的變化，以 料信號D施加至第1圖的無 的參考電壓Vref的實驗性 圖的參考電壓Vref是結合 號D的波形，第3B圖繪示當第3A 第2圖的接收器電路時參考電壓v 及第3C圖繪示當第3A圖繪示的資 前置放大器的習知接收器電路時 的變化。其中假設第3 B圖及第3 c 於1 6個接收器電路，舉例而言。 可以由第3A圖看到資料信號1)在1.25¥盥1 動。在以1.2V供應至該接收器電敗 Ί 机 夂奂兩η 命電路時，第3 Β圖繪示的現行 上升至丨.2476^，當資料信號D施加至至該接 广益電路時。亦即，參考電壓的最大波動範圍為
6 1.2-0.0476V。然而現在，請參照第3C圖’習知的 々考電壓下降至1.0 984，其最大波動範圍為 〜1.0984=0·1016V 。
接此比較本發明與習知條件的實驗結果，在本發明的 羽4器電路中的參考電壓Vref的波動範圍（0.0476V)約為 形 接，器電路（0.1016V)的一半。如同一個不正常的情 ^次，習知的接收器電路中，習知的參考電壓由於1.15V 會^料信號D而由1· 2V下降至1· 0 984V，該資料信號D可能 ^ j解讀成高於該參考電壓，雖然是應該要偵測到該資料 & 低於該參考電壓’因為有效的參考電壓1 · 2 V高於資 接^ ίD的現行電壓位準，亦即，1.15¥。然而，本發明的 間，1電路將參考電壓的電壓範圍調節在丨.23〜1.18V之 i μ i比資料信號D的電壓範圍丨· 25〜丨· 15V窄，可得到對 、’、信號D的精確的感測及放大結果。
第19頁 1271035 五、發明說明（17) 第2圖繪示的接收器電路可以修飾成不同的形式，依據 本發明的議題，如第4圖至第7圖所繪示的。 首先，請參照第4圖，接收器電路2 0 0 0為在第一閃鎖放 大器1 5 0 (對應於第2圖的丨〇 〇 )中的節點N 3與N 4之間加入電 阻器1 20» ’具有非常大的電阻值。當時脈信號CLK處在低位 準時，節點N 4被決定在浮接狀態，回應於資料信號〇至較 =位準的，變’在差動輸入電晶體Η的啟始電壓之下。其 ^果為’貝料信號D的電壓位準可能會被在電晶體1 1 1的交 曰電谷改變’於其中資料信號D上升到較高位準，超過電 =曰體111的啟始電壓，當時脈信號CLK由高位準轉變為低位
在此運作期間，因為在電晶體1 1 1的交連電容會干擾資 料信號\的電壓位準的精確感測，在節點N3與N4之間插入、 1電Ϊ連接節點N4至地電壓VSS，讓其在電晶體 體5 = Ϊ Ϊ中不會變成浮接狀態。於是，，可使電晶 + 1的^及極即點的最大電壓提升至〇· 5 χ (VDD一vth)，減 ^由於，、中的交連電容所造成的資料信號D的電壓波動 庫於mm收器電路3 〇 〇在第一閃鎖放大器3 〇 〇 (對 二地ί壓m P包括nm〇s電晶體3〇1，連接在節點n
/以及NM0S電晶體3 0 2 ,連接在節點Ν3】 夂：ί 電晶體301及3 0 2㈣極分別耦接至 及3 0 2的\ ^ 4貝料信號D。必須要注意，NM〇S電晶體30 02的貫體尺寸小於差動輸入電晶體110及111的實體尺
1271035 五、發明說明（18) 寸。 NM0S電晶體301將節點N4連接至地電壓vss，當差動 入電晶體1 1 1關閉時，因為資料信號〇的現行電壓位準低於 電晶體111的啟始電壓。電晶體3〇2以相同的速率將電壓偵 測電晶體106及107的汲極電壓放電，在對資料信、 測運作期間。 其結果為，接收器電路3 〇 〇 〇亦可避免偵測資料信號〇的 現行電壓位準的不精確結果，其是由於差動輸入電晶體 111的交連電容所造成的，當時脈信號CLK由高位 低位準時。 另一方面，隨著當前積體電路的更高的積體密度及更 低的電源供應電壓的趨勢，施加至差動輸入電晶體1丨〇及 1 1 1的閘極的電壓位準越低，節點N3及㈣的放電時 長，其會導致在輸出信號IQ&IQB處的建立/保1寺時間就越 (setup/hold)時間變長。此種由於較低電壓位準的效應會 降低積體電路的整體運作速度。 〜曰 由於此原因’第6圖繪示的接收器電路4 〇 〇 0更利用，源 於第2圖的接收器電路1000，NM0S電晶體401 ，連接在節點 N3與地電壓VSS之間，NM0S電晶體40 2，連接在節點N4與地 電壓VSS之間’以及延遲電路403，插在時脈信號CLK與 NM0S電晶體401及4 0 2的閘極之間。 ' 延遲電路40 3控制時脈信號CLK施加至nm〇s電晶體4〇ι及 4 0 2的閘極的時間，其是由複數個反相器構成的，例如偶 數個。當時脈信號CLK停在低位準時，NM0S電晶體401及
9821 pif.ptd 第21頁 1271035
4 0 2全都關閉。假如時脈信號CLK已經通過延遲電路4 經過其之預定延遲時間，在由低位準轉變至 NMOS電晶體4(Π及4Q2同時導通，藉以將節點⑽績放後電。 電晶體4 01及4 0 2導通可加速節點~ 3及^的放電，縮短 差動信號IQ及IQB的建立/保持時間，其為鎖 400的輸出信號。 其欲人裔 不然，NMOS電晶體401及40 2的閘極可以直接耦接至時 脈#號(：1^，使節點N3及N4在與時脈信號CLK由低位準轉 至高位準的同一時間放電。
在第6圖的接收器電路4 0 00(或第2圖至第5圖的接收器 電路中的任一個）的另一側，由於電壓偵測電晶體丨〇 6與 107之間的電容差異，在差動輸入電晶體11〇處會有另一個 父連電容，在時脈信號CLK由低位準轉變至高位準時，除 非電晶體106與107的啟始電壓彼此完全一樣，由於製造程 序的變異。此種電壓偵測電晶體i 〇 6與丨〇 7的啟始電壓之間 的不匹配，亦即，它們的通道電容之間的差異，可能會產 生會改變參考電壓Vref的反彈雜訊。
第7圖繪示的接收器電路5 〇 〇是更進一步針對由於電晶 體106與107的不平衡的啟始電壓所造成的可預測的交連電 容。請參照第7圖，電壓偵測電晶體5 〇 3及5 0 4的配對與切 換電晶體5 0 1及5 0 2的配對的位置互相對調。切換電晶體 50 1及5 0 2的閘極共同地耦接至時脈信號(^1(，以及電壓偵 測電晶體5 0 3及5 04的閘極分別耦接至輸出節點〇uT2及 OUT1 。
9821pi f.ptd 第22頁 1271035 五、發明說明（20) 並且，於其中加入NM0S電晶體50 5及5 0 6當作放電裝 置。NMOS電晶體505連接在節點Nil與地電壓VSS之間，其 中節點Nil位於電晶體501與5 0 3之間，以及NMOS電晶體506 連接在節點N 1 2與地電壓V S S之間，其中節點n 1 2位於電晶 體5 0 2與5 0 4之間。N Μ 0 S電晶體5 0 5及5 0 6的閘極分別耦接至 輸出節點OUT2及OUT1 。 在接收器電路5000的第一問鎖放大器5〇〇中，電晶體 101及102將輸出節點OUT 1及OUT2預充電至電源供應電壓位 準’當時脈信號C L K處於低位準時。因此，電晶體5 〇 3〜5 0 6 全部導通。在此時，節點N 1及N 2被設定在地電壓v S S，因 為切換電晶體50 1及5 0 2為關閉的。 §時脈彳§號C L K由低位準上升高位準時，切換電晶體 501及502全部導通，藉以供應VDD-Vth至節點N1及N2。然 後，電晶體5 0 3及5 0 4感測及放大資料信號D與參考電壓 Vref之間的電壓差。在時脈信號CLK由低位準轉變至高位 準的同時，節點Nl 1及N12會經由電晶體5 0 5及5 0 6放電。 其結果為，其幾乎不會影響參考電壓，因為節點N11及 N12下降至地電壓vss，在時脈信號CLK保持在低位準期 間’以及使其維持極小的電壓變動率。 有關於上面所說的實施例，本發明提供的接收器電路 可提升感測資料信號的準確性，藉由抑制由於差動輸入電 晶體的交連電容所引起的反彈雜訊，即使當參考電壓波動 時。更進一步，本發明可在積體電路的接收器電路中加速 感測資料信號的現行電壓位準的運作。
9821 pi 1’. pul
第23頁 1271035 五、發明說明（21) 雖然為了闡述的目的已揭露本發明的較佳實施例，習 知此技藝者應可瞭解，可以做各種修飾，增加及代替，在 不脫離本發明的範圍及精神下，如後附之申請專利範圍所 敘述的。
9821p1f.p t d 第24頁 1271035 圖式簡單說明 第1圖是同步DRAM中使用的接收器電路的電路圖； 第2圖是依照本發明的實施例的接收器電路的電路圖； 第3 A圖是施加至第2圖的接收器電路的資料信號的時序 圖； 第3 B圖是繪示當第3 A圖繪示的資料信號施加至第2圖的 接收器電路時參考電壓的變化的時序圖； 第3 C圖是當第3 A圖繪示的資料信號施加至第1圖繪示的 無前置放大器的接收器電路的第一放大器時的參考電壓的 變化的時序圖；以及 第4圖至第7圖是實作時在本發明中可用的接收器電路 的電路圖。
9821p1f.p t d 第25頁
Claims (1)
1271035 六、申請專利範圍 1 · 一種接收H電路，用以將一資、藤信號楚換成一對輸 出信號，回應於一時脈信號，包括： 一第一電路，用以發展該資料信號與一參考電壓之間 之一電壓差，以及用以由一對端點輸出該電壓差，當該時 脈信號處在一第一狀態時；以及 一第二電路，用以產生該些輸出信號，其係放大自該 第一電路之輸出； 其中該第一電路包括：一放大器，用以預充電其中的 一對節點，當該時脈信號處在一第二狀態時，以及用以發 展該些節點之間之一電壓差，在該時脈信號之該第一狀態 期間；一對切換電晶體，分別連接至該些節點，其閘極耦 接至該時脈信號；以及一對輸入電晶體，分別連接在該些 切換電晶體與一地電壓i間，其閘極分別耦接至該參考電 壓及該資料信號。 2.如申請專利範圍第1項所述之接收器電路，其中該些 切換電晶體將該些節點連接至該些輸入電晶體，在該時脈 信號之該第一狀態期間。 3 .如申請專利範圍第1項所述之接收器電路，其中該第 一電路更包括一定電流電路，用以供應一固定的電流至該 些輸出端點，在該時脈信號之該第一狀態期間。 4.如申請專利範圍第1項所述之接收器電路，其中該放 大器包括： 一對預e充電i晶體，分別連接在一電源供應電壓與該 些輸出端點之間，其閘極粞接至該時脈信號；以及
9821pi t'.pld 第26頁 1271035 六、申請專利範圍 一對電壓偵測電晶體，連接在該些輸出端點與該些節 點之間，其閘極與汲極彼此交叉耦接。 5. 如申請專利範圍第1項所述之接收器電路，更包括一 對放電電晶體，連接在該些切換電晶體與該地電壓之間， 其閘極耦接至該時脈信號。 6. 如申請專利範圍第1項所述之接收器電路，更包括： 一延遲電路，用以以一預定延遲時間傳送該時脈信 號；以及 一對放電電晶體，連接在該些切換電晶體與該地電壓 之間，其簡極耦接至該延遲電路之一輸出。 7 . —種接收器電路，用以將一資料信號轉換成一對輸 出信號，回應於一時脈信號，包括： 一第一電路，用以發展該資料信號與一參考電壓之間 之一電壓差，以及用以由一對端點輸出該電壓差，當該時 脈信號處在一第一狀態時；以及 一第二電路，用以產生該些輸出信號，其係放大自該 第一電路之輸出； 其中該第一電路包括：一電源，用以供應一電源供應 電壓至該些輸出端點，在該時脈信號之該第一狀態期間； 一放大器，用以預充電其中的一對節點，當該時脈信號處 在一第二狀態時，以及用以發展該些節點之間之一電壓 差，在該時脈信號之該第一狀態期間；一對切換電晶體， 分別連接至該些節點，其閘極耦接至該時脈信號；以及一 對輸入電晶體，分別連接在該些切換電晶體與一地電壓之
9821 ρι Γ.pul 第27頁 1271035 六、申請專利範圍 間，其閘極分別耦接至該參考電壓及該資料信號； 其中該些切換電晶體，將該些節點連接至該些輸入電 晶體，在該時脈信號之該第一狀態期間。 8. 如申請專利範圍第7項所述之接收器電路，其中該電 源包括一對定電流電晶體，其閘極及汲極彼此交叉耦接， 分別連接在該電源供應電壓與該些輸出端點之間。 9. 如申請專利範圍第7項所述之接收器電路，其中該放 大器包括： > 一對預充電電晶體，分別連接在一電源供應電壓與該 些輸出端點之間，其閘極耦接至該時脈信號；以及 - 一對電壓偵測電晶體，連接在該些輸出端點與該些節 鲁 點之間，其閘極與汲極彼此交叉耦接。 1 0 . —種接收器電路，用以將一資料信號轉換成一對輸 出信號，回應於一時脈信號，包括： 一第一電路，用以發展該資料信號與一參考電壓之間 之一電壓差，以及用以由一對端點輸出該電壓差，當該時 脈信號處在一第一狀態時；以及 一第二電路，用以產生該些輸出信號，其係放大自該 第一電路之輸出； 其中該第一電路包括：一對節點；一對預充電電晶 體，其閘極耦接至該時脈信號，連接在一電源供應電壓與 該些輸出端點之間；一對定電流電晶體，分別連接在該電 ® 源供應電壓與該些輸出端點之間，其閘極與汲極彼此交叉 耦接；一對節點；一對電壓偵測電晶體，連接在該些輸出 '
9821pif.ptd 第28頁 1271035 六、申請專利範圍 端點與該些節點之間，其閘極與汲極彼此交叉耦接；一對 切換電晶體，分別連接至該些節點，其閘極耦接至該時脈 信號；以及一對輸入電晶體，分別連接在該些切換電晶體 與一地電壓之間，其閘極分別耦接至該參考電壓及該資料 信號。 1 1 .如申請專利範圍第1 0項所述之接收器電路，其中該 些預充電電晶體將該些節點被設定在一預定電壓，經由該 些電壓偵測電晶體，當該時脈信號處在一第二狀態時。 1 2 .如申請專利範圍第1 0項所述之接收器電路，其中該 些切換電晶體將該些節點連接至該些輸入電晶體，在該時 脈信號之該第一狀態期間。 1 3. —種接收器電路，用以將一資料信號轉換成一對輸 出信號，回應於一時脈信號，包括： 一第一電路，用以發展該資料信號與一參考電壓之間 之一電壓差，以及用以由一對端點輸出該電壓差，當該時 脈信號處在一第一狀態時；以及 一第二電路，用以產生該些輸出信號，其係放大自該 第一電路之輸出； 其中該第一電路包括：一放大器，用以預充電其中的 一對節點，當該時脈信號處在一第二狀態時，以及用以發 展該些節點之間之一電壓差，在該時脈信號之該第一狀態 期間；一對切換電晶體，分別連接至該些節點，其閘極耦 接至該時脈信號；一對輸入電晶體，分別連接在該些切換 電晶體與一地電壓之間，其閘極分別耦接至該參考電壓及
9821 pif.ptd 第29頁 1271035 六、申請專利範圍 該資料信號；以及一電阻器，連接在該些輸入電晶體之 間。 1 4.如申請專利範圍第1 3項所述之接收器電路，其中該 些切換電晶體將該些節點連接至該些輸入電晶體，在該時 脈信號之該第一狀態期間。 1 5.如申請專利範圍第1 4項所述之接收器電路，其中該 第一電路更包括一定電流電路，用以供應一固定的電流至 該些輸出端點，在該時脈信號之該第一狀態期間。 1 6.如申請專利範圍第1 5項所述之接收器電路，其中該 定電流電路包括一對定電流電晶體，分別連接在一電源供 應電壓與該些輸出端點之間，其閘極與汲極彼此交叉耦 接。 1 7.如申請專利範圍第1 4項所述之接收器電路，其中該 放大器包括： 一對預充電電晶體，分別連接在一電源供應電壓與該 些輸出端點之間，其閘極耦接至該時脈信號；以及 一對電壓偵測電晶體，連接在該些輸出端點與該些節 點之間，其閘極與汲極彼此交叉耦接。 1 8.如申請專利範圍第1 4項所述之接收器電路，更包括 一等化電晶體，連接在該些輸出端點之間，用以等化該些 輸出端點之電壓位準，回應於該時脈信號之該第二狀態。 1 9. 一種接收器電路，用以將一資料信號轉換成一對輸 出信號，回應於一時脈信號，包括： 一第一電路，用以發展該資料信號與一參考電壓之間
9cS21pif .pul 第30頁 1271035 六、申請專利範圍 之一電壓差，以及用以由一對端點輸出該電壓差，當該時 脈信號處在一第一狀態時；以及 一第二電路，用以產生該些輸出信號，其係放大自該 第一電路之輸出； 其中該第一電路包括：一放大器，用以預充電其中的 一對節點，當該時脈信號處在一第二狀態時，以及用以發 展該些節點之間之一電壓差，在該時脈信號之該第一狀態 期間；一對切換電晶體，分別連接至該些節點，其閘極耦 接至該時脈信號；一對輸入電晶體，分別連接在該些切換 電晶體與一地電壓之間，其閘極分別耦接至該參考電壓及 該資料信號；一第一放電電晶體，連接在該些輸入電晶體 之一與該地電壓之間，其閘極耦接至該參考電壓；以及一 第二放電電晶體’連接在該些輸入電晶體之另一個與該地 電壓之間，其閘極耦接至該資料信號。 2 0 ·如申請專利範圍第1 9項所述之接收器電路，其中該 些切換電晶體將該些節點連接至該些輸入電晶體，在該時 脈信號之該第一狀態期間。 2 1 ·如申請專利範圍第1 9項所述之接收器電路，其中該 第一電路更包括一定電流電路，用以供應一固定的電流至 該些輸出端點，在該時脈信號之該第一狀態期間，該定電 流電路包括一對定電流電晶體，其閘極與汲極彼此交又耦 接，分別連接在一電源供應電壓與該些輸出端點之間。 2 2 ·如申請專利範圍第1 9項所述之接收器電路，其中該 放大器包括：
9821p i f.p t d 第31頁 1271035 六、申請專利範圍 一對預充電電晶體，分別連接在一電源供應電壓與該 些輸出端點之間，其閘極耦接至該時脈信號；以及 一對電壓偵測電晶體，連接在該些輸出端點與該些節 點之間，其閘極與汲極彼此交叉耦接。 2 3.如申請專利範圍第1 9項所述之接收器電路，更包括 一等化電晶體，連接在該些輸出端點之間，用以等化該些 輸出端點之電壓位準，回應於該時脈信號之該第二狀態。 2 4. —種接收器電路，用以將一資料信號轉換成一對輸 _ 出信號，回應於一時脈信號，包括： 一第一電路，用以發展該資料信號與一參考電壓之間 . 之一電壓差，以及用以由一對端點輸出該電壓差，當該時鲁 脈信號處在一第一狀態時；以及 一第二電路，用以產生該些輸出信號，其係放大自該 第一電路之輸出； 其中該第一電路包括：一放大器，用以預充電其中的 一對節點，當該時脈信號處在一第二狀態時，以及用以發 展該些節點之間之一電壓差，在該時脈信號之該第一狀態 期間；一對切換電晶體，分別連接至該些節點，其閘極耦 接至該時脈信號；一對輸入電晶體，分別連接在該些切換 電晶體與一地電壓之間，其閘極耦接至該參考電壓及該資 料信號；以及一對放電電晶體，分別連接在該些輸入電晶 體與該地電壓之間，其閘極分別耦接至該參考電壓及該資 ® 料信號。 2 5.如申請專利範圍第2 4項所述之接收器電路，其中該
9821ρ1f.ptd 第32頁 1271035 六、申請專利範圍 些切換電晶體將該些郎點連接至該些輸入電晶體’在該時 脈信號之該第一狀態期間。 2 6 .如申請專利範圍第2 4項所述之接收器電路，其中該 第一電路更包括一定電流電路，用以供應一固定的電流至 該些輸出端點，在該時脈信號之該第一狀態期間。 27.如申請專利範圍第24項所述之接收器電路，其中該 放大器包括= 一對預充電電晶體，分別連接在一電源供應電壓與該 些輸出端點之間，其閘極耦接至該時脈信號；以及 一對電壓偵測電晶體，連接在該些輪出端點與該些節 點之間，其閘極與汲極彼此交叉耦接。 2 8 .如申請專利範圍第2 4項所述之接收器電路，更包 括： 一延遲電路，用以以一預定延遲時間傳送該時脈信 號，該些放電電晶體之閘極耦接至該延遲電路提供之一延 遲時脈信號。 2 9 . —種接收器電路，用以將一資料信號轉換成一對輸 出信號，回應於一時脈信號，包括： 一第一電路，用以發展該資料信號與一參考電壓之間 之一電壓差，以及用以由一對端點輸出該電壓差，當該時 脈信號處在一第一狀態時；以及 一第二電路，用以產生該些輸出信號，其係放大自該 第一電路之輸出； 其中該第一電路包括：一對預充電電晶體，其閘極耦
9821p1Γ.ptd 第33頁 1271035 六、申請專利範圍 接至該時脈信號，連接在一電源供應電壓與該些輸出端點 之間；一對定電流電晶體，連接在該電源供應電壓與該些 輸出端點之間，其閘極與汲極彼此交叉耦接；一對切換電 晶體，分別連接至該些輸出端點，其閘極耦接至該時脈信 號；一對電壓偵測電晶體，分別連接至該些切換電晶體， 其閘極分別交叉耦接至該些輸出端點；一對輸入電晶體， 分別連接在該些切換電晶體與一地電壓之間，其閘極耦接 至該參考電壓及該資料信號；以及一對放電電晶體，分別 連接在該些輸入電晶體與該地電壓之間，其閘極分別耦接 至該參考電壓及該資料信號。 3 0 .如申請專利範圍第2 9項所述之接收器電路，其中該 些電壓偵測電晶體之汲極節點連接至該些切換電晶體之源 極節點，以及該些汲極節點被設定在該地電壓，在該時脈 信號之該第二狀態期間。 I «I 9821 pi f.ptd 第34頁 i
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20020001692 | 2002-01-11 | ||
| KR10-2002-0003870A KR100443643B1 (ko) | 2002-01-11 | 2002-01-23 | 반도체 집적 회로의 리시버 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TWI271035B true TWI271035B (en) | 2007-01-11 |
Family
ID=26639571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091117797A TWI271035B (en) | 2002-01-11 | 2002-08-07 | Receiver circuit of semiconductor integrated circuit |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6744284B2 (zh) |
| JP (1) | JP4167905B2 (zh) |
| TW (1) | TWI271035B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11309843B2 (en) | 2020-06-23 | 2022-04-19 | Winbond Electronics Corp. | Input receiver |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6825696B2 (en) * | 2001-06-27 | 2004-11-30 | Intel Corporation | Dual-stage comparator unit |
| JP3866111B2 (ja) * | 2002-01-18 | 2007-01-10 | 株式会社ルネサステクノロジ | 半導体集積回路及びバーンイン方法 |
| US6750679B1 (en) * | 2002-12-24 | 2004-06-15 | Sun Microsystems, Inc. | Clocked full-rail differential logic with sense amplifier and single-rail logic |
| JP3874733B2 (ja) * | 2003-02-28 | 2007-01-31 | 富士通株式会社 | 高速入力信号の受信回路 |
| US20050134355A1 (en) * | 2003-12-18 | 2005-06-23 | Masato Maede | Level shift circuit |
| KR100713907B1 (ko) * | 2005-06-10 | 2007-05-07 | 주식회사 하이닉스반도체 | 반도체 장치의 라인 구동 회로 |
| US7865164B2 (en) * | 2007-09-27 | 2011-01-04 | Qualcomm Incorporated | Apparatus and methods for downconverting radio frequency signals |
| KR100915833B1 (ko) * | 2008-08-08 | 2009-09-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 리시버 |
| JP5807549B2 (ja) | 2012-01-10 | 2015-11-10 | 富士通株式会社 | 比較回路およびａ／ｄ変換回路 |
| JP5942798B2 (ja) | 2012-11-12 | 2016-06-29 | 富士通株式会社 | 比較回路およびａ／ｄ変換回路 |
| CN103812498B (zh) * | 2012-11-13 | 2016-10-05 | 台湾积体电路制造股份有限公司 | 过驱动装置 |
| US8988129B2 (en) * | 2013-08-21 | 2015-03-24 | Freescale Semiconductor, Inc. | Level shifter with static precharge circuit |
| US9911471B1 (en) * | 2017-02-14 | 2018-03-06 | Micron Technology, Inc. | Input buffer circuit |
| US10211832B1 (en) * | 2017-12-05 | 2019-02-19 | Micron Technology, Inc. | Input buffer circuit |
| US11386036B2 (en) * | 2018-08-06 | 2022-07-12 | Texas Instruments Incorporated | Embedded universal serial bus 2 repeater |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06243685A (ja) | 1993-02-22 | 1994-09-02 | Hitachi Ltd | 半導体装置 |
| EP0726578A1 (en) * | 1995-02-09 | 1996-08-14 | International Business Machines Corporation | Multiple reference sense amplifier |
| US5917758A (en) * | 1996-11-04 | 1999-06-29 | Micron Technology, Inc. | Adjustable output driver circuit |
| US5825209A (en) * | 1997-02-27 | 1998-10-20 | Rambus Inc. | Quadrature phase detector |
| KR100258362B1 (ko) | 1997-11-21 | 2000-06-01 | 김영환 | 반도체 소자의 기준전압 발생장치 |
| US6046612A (en) * | 1998-07-27 | 2000-04-04 | National Semiconductor Corporation | Self-resetting comparator circuit and method |
| KR100425474B1 (ko) * | 2001-11-21 | 2004-03-30 | 삼성전자주식회사 | 감소된 프리차지 레벨을 적용하는 데이터 출력방법과데이터 출력회로 |
-
2002
- 2002-08-07 TW TW091117797A patent/TWI271035B/zh not_active IP Right Cessation
- 2002-10-01 US US10/262,444 patent/US6744284B2/en not_active Expired - Lifetime
-
2003
- 2003-01-10 JP JP2003004749A patent/JP4167905B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11309843B2 (en) | 2020-06-23 | 2022-04-19 | Winbond Electronics Corp. | Input receiver |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003273938A (ja) | 2003-09-26 |
| JP4167905B2 (ja) | 2008-10-22 |
| US6744284B2 (en) | 2004-06-01 |
| US20030132779A1 (en) | 2003-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI271035B (en) | Receiver circuit of semiconductor integrated circuit | |
| JP3741899B2 (ja) | データのデューティサイクルを補正するデューティサイクル補正回路及びその方法、デューティサイクル補正回路を有するメモリ集積回路 | |
| US20020051376A1 (en) | Data read-out circuit, data read-out method, and data storage device | |
| JP2006279517A (ja) | 電圧レベル変換回路及び半導体集積回路装置 | |
| US7250795B2 (en) | High-speed, low-power input buffer for integrated circuit devices | |
| CN108242918B (zh) | 动态放大器及芯片 | |
| US7482843B2 (en) | Signal amplifier | |
| US7372319B1 (en) | Constant boosted voltage generator circuit for feedback switches in a switched capacitor circuit | |
| US4617477A (en) | Symmetrical output complementary buffer | |
| EP0689736A1 (en) | Semiconductor device | |
| US20040008068A1 (en) | Flip-flop for high-speed operation | |
| US7102439B2 (en) | Low voltage differential amplifier circuit and a sampled low power bias control technique enabling accommodation of an increased range of input levels | |
| US7167052B2 (en) | Low voltage differential amplifier circuit for wide voltage range operation | |
| US20130148453A1 (en) | Current-mode Sense Amplifier for high-speed sensing | |
| US7034598B2 (en) | Switching point detection circuit and semiconductor device using the same | |
| US6624678B1 (en) | Schmitt trigger device with disable | |
| US20090058464A1 (en) | Current mode logic-complementary metal oxide semiconductor converter | |
| US8223571B2 (en) | Generating and amplifying differential signals | |
| US7868658B1 (en) | Level shifter circuits and methods for maintaining duty cycle | |
| JPH04115622A (ja) | カレントミラー型増幅回路及びその駆動方法 | |
| US6492836B2 (en) | Receiver immune to slope-reversal noise | |
| US6249181B1 (en) | Differential-mode charge transfer amplifier | |
| US20070182605A1 (en) | Fast converter for crossing voltage domains | |
| US6940315B2 (en) | High speed sense amplifier for memory output | |
| US6114872A (en) | Differential input circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |