TWI267995B - Non-carrier semiconductor package having stand-off member and fabrication method thereof - Google Patents

Non-carrier semiconductor package having stand-off member and fabrication method thereof Download PDF

Info

Publication number
TWI267995B
TWI267995B TW094130494A TW94130494A TWI267995B TW I267995 B TWI267995 B TW I267995B TW 094130494 A TW094130494 A TW 094130494A TW 94130494 A TW94130494 A TW 94130494A TW I267995 B TWI267995 B TW I267995B
Authority
TW
Taiwan
Prior art keywords
carrier
wafer
semiconductor package
semiconductor
size
Prior art date
Application number
TW094130494A
Other languages
English (en)
Other versions
TW200713608A (en
Inventor
Chien-Ping Huang
Fu-Di Tang
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to TW094130494A priority Critical patent/TWI267995B/zh
Priority to US11/505,787 priority patent/US20070054438A1/en
Application granted granted Critical
Publication of TWI267995B publication Critical patent/TWI267995B/zh
Publication of TW200713608A publication Critical patent/TW200713608A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

1267995 ::九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體晶片之封裝技術，尤指一種 具支撐部（Stand-off)之無載具半導體封裝件及其製法。 【先前技術】 .力在半導體晶片之封裝技術中，傳統技術多半係採用導 線木（Lead Frame)作為晶片載具，其型態及種類繁多，例 籲如 QFP (Quad Flat Package)半導體封裝件、QFN(Quad Flat N〇ne_leaded)半導體封裝件、S〇P(Small0utllnePackage) =體封裝件、或DIP (Dual in_lme paekage)半導體封裝 寺而為了提昇半導體封裝件之散熱效率與兼顧晶片級 尺=封褒（Chip Scale package，csp)之小尺寸要求，則常見 =座底部外露之_半導體封裝件或露墊式阳一 &(1)半導體封裝件為封裝主流。 傷導腳=QFN半導體封料為例，其導、線架之晶#座底面及 接嗲均係外露出封裝膠體，並藉該導腳之外露表面直 .性連接，而半導/曰、==(例如印刷電路板之鮮塾）電 性連接至_ π旦接置於該晶片座上並藉由銲線電 >有效傳“ =該半導體晶片所產生之熱量得以 置土卜界。由於Q™半導體封裝件並無外導腳之設 匕付以鈿小半導體封裝件之整體尺寸。 ，而，隨著半導體產品傾向於輕薄短小之發展 1，二7導體封裝件所採用之導線架不免造成厚度上 之夕备、限制’導致封裝件之整體高度無法 18546 5 .1267995 :此’業界便發展出一種盔恭ι*谨舰 減低前述導線¥之；载具之+¥體封裝件，冀能藉由 架型式之半導令卿厚度得以較傳議 輕薄化需求，例如/國專為輕缚’進而滿足半導體產品之 號案、及㈣i 弟5,83MG()職、第 半導體封裝件。利弟1229432號案均已揭示相關之無截具 =參閱第！圖所示，美國專利 卢 重無载具之半導體封裝件w系於—銅質載:(=) '依線路饰局形成多數厚度大約為^ ㈣川，該電鐘鮮塾！ _之电鐘知塾 ，復進行封裝模壓製 私除5亥未予圖示之銅質載具以使1電铲㈣ 露:外界，進而完成一無載具之半吏導= 二之:卜露表面直接透過銲錫材料形成= 然而’當前述該半導體封梦 16 Γθ1 5 點（solder j0int)15時，由於該丰 士 ，干形成鋅錫接 材料而直接平貼接置二 才農件1係透過銲錫 十貼接置於印刷電路板16上，若哕㈣” 不佳，特別是料導體㈣件丨”右格錫置控制 距離控制不良時，將容 包路板間16之接置 短路問題。 、、目郇之銲錫材料接觸而導致 18546 6 1267995 :技番再者，由於該半導體封裝件1主要係透過銲錫材料而 接置於5玄印刷電路板16上，於製程中該半導體封裝件工 ^ 电路板16間因為材質之不同將會產生熱應力， 勝r…U、 印刷電路板16間之熱膨 長係數是異成正比，並與該銲錫接點15之高度成反比。由 於該半導體封裝件1與印刷雷 .η π 丨刺电路板16間之熱膨脹係數不 同’因此在提供其相互接著之銲錫接點15上將產生明顯之 •熱應力’該熱應力係正比於—MOmvh，其中該（α 2二Γλ半：體t裝件1與印刷電路板16間之熱膨脹係數 差，該以導體封裝件i中心：=16間之最大溫 ^ 卞甲、到取延之銲錫接點15的距 m為鮮錫接點15高度。當該銲錫接，點15之高度上 ，=二對將導致該銲錫接點15上產生極大之熱應力， :此不僅㈣料導體封料1與㈣電路㈣間之銲錫 • w )但減’甚至致使該銲錫接點 S畊衣（crack)問題，嚴重影響產品之信賴性；相反 地，如果增加銲錫量之設置及高度，亦會因銲錫量過多， .或=半導體封料】與印刷電路板i6間之接置距離控制 —J d造成相鄰之銲錫材料接觸而發生短路問題，導致 製程上之困擾。由此可見，該美國專利第5,83〇，綱號案 亚不利於產業利用。 、f克服前述缺點’美國專利第6,072,239號案提出一 種如第2圖所不無凸塊式晶片承載件伽邮⑽〔叫
Ca—BCC)之半導體封裝们’係先於一銅質載具（未圖 18546 7 1267995 不形成複數凹狀電铲 凹狀電錢鋅塾以藉複數銲線咖 23與該複數銲喰22 y 而以封裝膠體24包覆晶片 塾u凸^/i #除軸#载具使之複數凹狀電於輝 凸出而外露於該㈣„24e 狀包鑛1于 雖然利用該丰導辦# 充當為支撐^^st H旦、衣所增設之凹狀電鍍銲墊21 勺叉存口p(stand_〇ff)，可降低埶 點疲勞壽命縮減或斷 ：=力本中而預防鮮錫接 充當支撐邱t μ 、…、由於銲錫接點係位於該 如前==銲墊21下，若鋅錫量控制不佳，或 材料接觸而導致短路門0S 仍63谷易w成相鄰之銲錫 21不僅•使用= 形成複數凹狀電録銲墊 且紅1而使用更長的銲線（通常為金線)22,尚須更為複雜 鋒墊ΒΓΛ錢製程’相對成本過高。再者，由於凹狀電鑛 接外^ 外露於該封裝膠體24，再加上用於電性連 以置之銲錫接點係位於該充當支樓部之凹狀電鑛銲 长1下，反而造成整體厚度增加，不符合輕薄化產品之需 我國證書號數第1229432號發明專利案雖揭露—種類 似於前揭美國專利前案之凸塊晶片載體封裝件，係界定複 數個凹處，並於複數凹處内均配置封膠塑料。然而，該歧 凹處並未實際突出於凸塊晶片載體封裝件之底面，因此並 無前述形成支撐部之效杲。 因此’如何有效解決前揭習知無載具半導體封裝技術 之問題，乃成目前業界之一大課題。 【發明内容】 8 18546 1267995 提供技術之缺點，本發明之-目的即在 及其製法。。。、6◊具支撐部之無載具半導體封裝件 部之3::二::在提供-種可降低厚度的具支樓 …、戰具半蛉體封裝件及其製法。 去明之又—目的在提供—種可固定接置距離的且 支撐部之盔葡且主道刻_ «：直此雕的具 、…、戟具丰^體封裝件及其製法。 丨為達成上揭及其它目的，本發 載具半導體封裝件，可供接署於一 L鍉仏具支撐部之無 複數電性接點·至小一曰、；一外部裝置上，係包括： 以乃私壯‘，少一日日片，電性連接於各該電性接點. =一封轉體，包覆該日日日片與各該電性接㉝，且=夂 该笔性接點之至少—表面，於對應該晶月底部 ^各各 與各該電性接點保持一高度差之支樓部，俾；二出:成 而與外部裝置維持-固定之接置距離。 时支樓部 ==導體㈣件中’復可具有複數對 ;=電性接點之電性連接件，其中，該電性= …、 J Μ 孟屬凸塊。該支撐部尺寸係可大於、等於、或 尺寸。該切部底部復可包括—供黏置該 並且於該晶片與該晶片座之間復可具有一選自導座， 電之導熱性樹脂層之一者。 、自V电或非導 本發明亦提供—種具支稽部之 製法，係包括·裎板曰士 b、千V肢封裝件 點置至少_日ΰ 具有凹部及複數電性接點之載且· r 该载具之凹部，並電性連接該晶片至各 為二用於打線製程之銲線’亦可為應用於费曰制 金屬凸塊。玆*检如„ t — 、復日日製程之 或小於該晶片 之晶片座 18546 9 1267995 …載具上形成包覆該凹部、該晶片、與各 支稽部及移除該載具以形成底部凸設 °卜路各该電性接點之半導體封裝件。 於一較佳實施態樣中，係可利用蝕刻 銅板之載具表面形成凹部，用王=例如為 載具表面弗士、t叙+ , 设J ^用电鍍製程於該 a 乂 7 电性接點、及位於該凹部之日# # 晶片係可利用選自打線及覆晶之其中一種=曰=。该 f U生接點。该支撐部係位於該晶片之正下方 U尺寸係可大於或等於該晶片尺寸。 之上揭及其它目的，本發明另提供—種呈支
t热载具半導體料件，可供接置於-外部m P 括：複數電性接點；至少一曰 平地、*社、置係包 點；-封裝膠雕，勺= 連接於各該電性接 、/月且匕復5玄晶片與各該電性接軚，日& + :電性接點之至少-表面；以及第一支樓二出且:露各 曰片底部並與各該電性接點保持一高声差偟/成於 外部㈣持-固定之接置距離，二 一對應位於晶片底部之晶片座、以及一充埴於；可包括 晶片座之間的樹脂層，且該第一支樓部尺抑^曰片與該 於或大於該晶片尺寸。此外，復可包括一凸:^於、等 f體底=並相對於各該電性接點與該晶片之間的J於封事 ： 部，该第二支撐部可為連續 ^ 一支扣 構、或是不連續之點狀結構。構、不騎之條狀結 本發明並提供—料讀部之㈣㈣導 製法，係包括·挺—曰士 寸衣件 .…有凹部之載具’ ·於該裁具表面形 18546 10 1267995 成不夂數电性接點、及位於該凹部之晶 於該凹部之晶片座内，·黏置至少—：二’充填-樹脂層 凹部之晶片座上，並電性連接等日二^亥樹月曰匕層對應於 該載具上形成包覆兮曰片f“片至各該電性接點；於 以及移除該載具以形成一底部由，二占之封褒朦體； 及外露各該電性接點之半 曰曰形成第—支撑部 :係可利用钱刻製程於該例如為 和另可利用電鍍製程於該載 I、表面形成凹 及位於該凹部之晶片座。該晶；係可、秀 數：性接點、 該樹脂層上，較彳土地 '黏膠而黏置於 之一者。此外晶片ϋ谬係選自銀膠或非導電性黏耀 種製程而電性連接：各： 料自打線及覆晶之其中— 該晶片之正下方，且；；：點。該第-支標部係位於 大方^玄日日片尺寸。該封裝膠 寺灰或 電性接點與該晶片之門f 二出形成相對於各該 /日日；ΐ之間的弟二支撐部， 連續之環狀結構、不連續# —支撐部可為 結構。 ，之讀構、或是不連續之點狀 【實施方式】 以下係藉由特定的具體實例說明本發明之每 :’熟悉此技藝之人士可由本說明書所揭示之内： 瞭解本發明之其他優點與功效。本發明亦可藉^易地 的具體實例加以施行或應用，本說明書中的^、他不同 基於不同觀點與應用，在不㈣本發明;下造田即亦可 修飾與變更。 甲下進仃各種 18546 11 1267995 第一實施例 =第3A圖至31圖，係顯示本發明具支撐… 载/、半V脰封裝件製法剖面示意圖， 龄闰斗、认&斤 八甲肩，主思的是，所 =式均為間化之示意圖’僅以示意方式 本結構。因此，在哕耸冃彳由思栖- ^ 且所θ§_々^寺圖式中僅標不與本發明有關之元件， ，頒不之兀件並非以實際實施時之數目、形狀 例等加以繪製，其實際實施時 、 之設钟，^ 現才。尺寸貫為一種選擇性 •二其凡件佈局形態可能更為複雜，先予敘明。 如弟3Α圖所示，首先提供一 金屬Μ皙，加f 執一 30该载具30係為 並：!二：板’藉以提供各元件之暫時承載面， 、’琶鍍製程時之電鍍電流傳導路徑。 第3B圖所示，於該載具30表面覆芸一 ， 透過圖案化製程以形成一開 二p層31，並 預疋處，目中係顯示中央位置。該 ，、0之 屬 物、乐 曰31係可為一并p且 層，俾可透過曝光、顯影等方 巧尤阻 3〇之開口 310。 y 卜路出部分該载具 、如第3C圖所示，進行钱刻製程， 遮罩，以於該載具30對應開口 31〇 y j阻層31為 且移除$ p且居1 , 处形成一凹部32，並 地大於或等於所欲接置之晶片尺寸，2賴需求選擇性 於晶片尺寸為例。 、、本貫施例中係以大 如第3D圖所示，於該載具3〇 一 33〇3^~/^ 33?ii 載具30及該凹部32。該阻層 猎以顯露出部分 丁、 為光阻層，俾可透 18546 12 U67995 過曝光、顯影等方式形成複數外 3 3 0。 σ出邻分該承載件之開口 之載=0 =所示’進行電錄製程’以透過該全屬材所 〈戟具30傳導電鑛電流 Am屬材貝 之載具30上依嗖路佑A 在絲員路出該阻層33開口 330 叩卹μ 布局而形成多數個電性接點U β 乂 凹部32之晶片座321，並且 ^生接點34及位於 3 4係為薄型的電鍍銲墊(ρ 阻層3 3。該些電性接點 .電錢層，以符封裝件薄型化之^編⑸別(金/鎳軸巴） 示）黏置於該晶片座3^片、35以例如銀踢等之黏膠（未圖 如為金線之料3咐性連接多數例 晶片⑽圍的多數電性接^連接該晶片35與該 如第3 G圖所示，進行 成用以包覆該晶片35、=，而於該載具30上形 膠體37可選自—肖5亥多數薛線36 ’該封裝 該凹部32中之晶^3214。’且該封裝膠體37並同時包覆 裝膠體37,二二^ 32之a片庙π 1电卜連接，亚使先珂形成於該凹部 Λ中 封裝膠體37於移除該載具30後，形成 凸出於该封裝膠；I# q 7 成 部％及外露各該電性接=4 \31圖所示底部凸設支禮 兒『玍接點34之半導體封裝件3。 18546 13 1267995 =，經由本發明之製法所製得之半導 :::=?二藉…性連二 庙391 日日片35、供黏置該晶片35之晶月 盘久^^㈣37、以及形成於軸㈣體37底部並 明口:“性接點34保持-高度差之支標部38,俾使本： 導體封裝件3可藉該支撐部38而與外部奢置" 如第4圖所示，本發明之半導 ，接置於一例如印刷電路板4之外 由表面黏著技術(SMT)，以透過銲錫接點 連：： 銲墊4。上，利用該支擇部 :亥“脰封農件3與該印刷電路板4表面之固定接置距” :短避Γ°!知技術因為接置距離控制 接著，二Μ =1痛接點厚*過彳請造錄應力過大或 处衣寺彳51貝性問題。同時，由於該支撐部38之厚产 =制相當於該銲錫接點41之高度，而該晶片座32广 及部份戎晶片35又可下沉位於該支撐部38中，因此可相 對降低》亥半導體封裝件3接置於該印刷電路板需 整體厂 =度，如&更加符合欲應用產品之薄型化需求。斤此而外， 由方；晶片3 5位詈:ί異〇 τ、/»> 付以下>儿之故，相對可縮短使用銲線（通 系：、、、孟線）36之長度，而得進一步降低成本。 雖;」本貝鈀例中係以形成圖案化之電鍍銲墊為例，惟 所屬技術領域中具有通常知識者均可推及將該電鍵鲜塾亦 可改為導電凸塊，例如於該載具上形成凸塊式導腳（Bump 14 18546 1267995 ad)再同樣藉由多數銲線電性 式導腳，亦可收相同之 m片與對應之凸塊 半導體封裝会士;^制、、> # 夕，本發明之具支撐部之 需之半導體封裝結構，均 ' 式或⑭次大量形成所 此外，雖然本實施施例為限。 由薛線電性連接至電性接點為 ^了線製程使該晶片藉 通常知識者均可推及去，”曰，惟所屬技術領域中具有 ,. 田该日日片係採覆晶势藉® η士 D為銲線之電性連接件自然必須 、 寸’該例 述之銲線為限。由於覆曰 ’、、、至萄凸塊，並非以前 田八设日日技術係為惽用 技術領域中具有通常知 解"技術’所屬 化，因此不再搭配圖式為文贅^^據以實施該等變 再者，雖然前揭實施例所提供 寸可係以大於晶片尺寸為例，惟基；^=中，其凹部尺 熱需求不同之條件下，或者基於晶片規格J、相對於散 亦得適度縮小該凹部即相對該支#部之= <條件下， 之尺寸可約等於該晶片。 、，使该支撐部 弟一貫施例 如第5圖所示，本發明所製得之半導體封 可包括有複數電性接點44、藉複數銲線邨兩、，亦 該電性接點44之至少-晶片45、供霉占置該日曰^、接於各 座42卜一封裝膠體47、以及形成於該 ;45之晶片 舁各该電性接點44保持一高度差之支撐部&邛亚 晶片45尺寸係大於該支撐部48相對大於曰/、中’该 σ _^ 〆曰曰片座4 2 1 + 尺寸，如此同樣可使本發明之半導體封壯 1之 衣仵4可藉該支撐 18546 15 1267995 部48接置於一外部裝置。當然，為控制該支撐部48之固 疋尽度以及顧及該支撐部48之結合效果，該晶片45與該 晶片座421之間係可以例如為導電或非導電之導熱性樹脂 層481，提供該支撐部48之固定之高度。 ^基於該支撐部小於晶片尺寸之實施態樣，其製法係如 第6A圖至第6F圖所示，由於製法並無實質異於前述流程 之處，細部差異僅在於封裝膠體並未包覆該晶片座，其支 樓部高度係由接十脂層所形力，因此相同於前述製法之步驟 將不再重複詳述，以求簡潔易懂。 請參閱第6A圖，首先提供—具有凹部42之載具4〇, 於該载具40表面形成凹部42之方法，係可相同於 用覆蓋阻層、圖案化、姓刻、移除阻層等步驟完成。 如第6B圖所示’於該載具4〇表面形成複 44、及位於該凹部42 包丨王接點 之日日片座421，形成複數電性接點44 與晶片座421之方法，係 电注接.144 ^制π 〇 阻層、，案化、進行 包鍍衣私、私除阻層等步驟完成， 薄型的電铲锃執rPdu Λ ―包性接點44係可為 層。^料墊（Pad)如细Nl/Cu/pd(金/鎳/銅/㈣電錢 如第6C圖所示，於該凹部42之晶 例如Λ導帝《V、a; 瓦421内充殖_ 為=电或非導電之導熱性樹脂層481。 ” 如弟6 D圖所示，蔣曰y 岡κ 、日日片45以例如銀膠等之對跌/土 圖不）黏置於該樹脂層481對應於該凹部42= 之黏♦(未 亚進仃銲線製程，以藉多曰坐421 性連接件）電性連接嗲日h Μ # 為孟線之銲線46(電 “片45與該晶片45周圍的多數電性 ]6 】8546 1267995 接點44。 、如第6E圖所*，進行模麗製牙呈，而於該載具4〇上形 成用^包覆該晶片45、與各該電性接點44之封裝勝體 以保護晶片45與該多數銲線46，該封裝膠體Ο可選自一 樹脂材料。 如第6F圖所示’透過例如飯刻（Etchmg)等方式移除 該载具40,藉使各該電性接點44之底面得以外露出該封 /膠體47’而可與外界電性連接，並使先前形成於該凹部 42之晶片座421及樹脂層481於移除該載具仞後，形成 二出於該封裝膠體47底面之支撐部48。接著並可進行切 $ (sln_at·)步驟，以形成如前述第5 _示底部凸設支 撐部似外露各該電性接點44之半導體封裝件4。 本實施例主要係以支撐部」Μ .，SI 4 ± 又存。^]、於晶片尺寸之實施態樣 =耒：，一實施例之結構而言，差異僅在於卿 二未，該晶片座、而其支樓部之高度則由充填之樹脂 座之牛駟从^ 了 乂須增加充瑱樹脂層於晶片 餘流程均同。同時應了解的是，雖然本f 知例係以支撐部小於晶月 貝 P ^ Π ^ -T r 尺寸之员鈀怨樣為例，惟前述之 支樓部大於或等於晶片尺寸之實施態樣 中非以本貫施例為限為例。 第三實施例 能产ur斤示，基於前述支禮部小於晶片尺寸之實施 ^性接^ 2製^之t導體封裝件5，除了可包括有複 藉複數杯線56電性連接於各該電性接點 18546 17 1267995 5 4之至少一晶片$ $、供黏曰 封裝膠體57、形成於該封55之晶片座521、一 點⑷呆持一高度差之第—底部並與各該電性接 也曰U 牙W 58、以及充埴於曰y r 與晶片座之間521之間以提供該第一…二二片55 樹脂層5 81之外，復可於兮4 芽邛8固疋向度的 部59。 後了方、相裝膠體57底部形成第二支禮 該第二支撐部59係可形成於封穿膠姊 且對應環繞設置於該晶片'^，舨之底部，並 ^ ΡΒ ^ 外圍與各該電性接里占54夕 間，較佳地係利用模壓製程形成，且 Α.，··之 可為凸出之環狀社構之外. ^弟一支杈部59除了 衣狀、、口構之外，亦可為不 ^弟-支#部59可為連續之環狀結構、不姓即 構、或是不連續之點狀結構等 、[味狀結 第二實施例而言，僅係增力口 由於本實施例相較於 實質相異處，僅需在該载且上^ ^其製法上1無 同時，-併形成對應該第二支^之愿弟一支稽部之凹部 耘後令該封裳膠體底部形成該第二 細部差異僅在於所使用載具之凹部數衣法上之 流程’應屬所屬技術領域中且有通常：：：：無礙於實際 實施之變化，因此不再搭配圖式為文可理解而據以 由於本發明所提供具支撐部之無载 之固定接置距離，/衣件射卜^衣置 制不良所引起之短路問:！曰技術因為接置距離控 熱應力過大或接著^^u #錫接點厚度過低所造成 接者處_信賴性問題。同時，由於支撐 18546 18 1267995 c可蝴目當於銲錫接點之高度，而晶片座及部 導：4曰片又可下'儿位於该支撐部中，因此可相對降低該半 ^裝件接置於該外部裝置上所需之整體厚度，如此更 二付合欲應用產品之薄型化需求。此外，由於晶片位置得 下〉儿之故，相對可縮短使用銲線（通常為金線）之長度， 而得進一步降低成本。 上述實施例僅例示性說明本發明之原理及其功效，而 非用於限制本發明。任行 丨北 任何熱習此項技藝之人士均可在不違 二發明之精神及範_下’對上述實施例進行修御盘改 =因此’本發明之權利保護範圍，應如後述之申請專利 乾圍所列。 【圖式簡單說明】 雕第1圖係顯示美國專利第5,830,800號之無載具半導 肢封裝件側剖圖； ’
弟2圖係顯示美國專利第M72,239號之無載且半導 ^體封裝件側剖圖； 戰，、牛V 第3A圖至31圖係顯示本發明具支撐部之盔呈 體封，件製法第一實施例剖面示意圖； …、/ 第4圖係顯示本發明具支撐部之無載具半導體封裝件 接置於印刷電路板之側剖示意圖； " —第5圖係顯示本發明具支撐部之無載具半導體 之第二實施例示意圖； 、 弗6A圖至6F圖係顯示本發明具支撐部之無載呈 體封裝件製法第三實施例剖面示意圖；以及^ 18546 19 1267995 第7圖係顯示本發明具支撐部之無載具半導體封裝件 之第三實施例示意圖。 【主要元件符號說明】 1 半導體封裝件 11 電鍍銲墊 12 晶片 13 銲線 14 封裝膠體 15 銲錫接點 16 印刷電路板 17 銲墊 2 半導體封裝件 21 電鍍銲墊 22 銲線 23 晶片 24 封裝膠體 3、4、5 半導體封裝件 30、40 載具 31 阻層 310 開口 32、42 凹部 321、421、521 晶片座 33 阻層 330 開口 20 18546 1267995 34 、 44 、 54 電性接點 35 、 45 、 55 晶片 36 、 46 、 56 銲線 37 、 47 、 57 封裝膠體 38、48 支撐部 381 、 481 、 581 樹脂層 58 第一支撐部 59 第二支撐部

Claims (1)

1267995 "申請專利範圍·· 可供接置於一 種具支撐部之無载具半導體封裝件， 外部裝置上，係包括： 複數電性接點； 晶片’電性連接於各該電性接點；以及 夂兮膠體’包覆該晶片與各該電性接點，且外霖 〇5亥電性接點之至 汁路
3·
5. 6·
出形成盥久1 + # 'V 對應該晶片底部並凸 成”各该笔性接點保持一高度差之支禮 错遠支撐部而與外部裝置二可 裳件=11項之具支撐部之無載具半導體封 點之電性連接^數對應電性連接該晶片與各該電性接 具支#部之無載具半導體封 線。〃中，该電性連接件係為應用於打線製程之銲 如申請專利範 裝件，其中， 如申請專利範 裝件，其中， 屬凸塊。 圍第3項之具支撐部之無載具半導體封 該銲線係為金線者。 圍第2項之具支撐部之無載具半導體封 忒電性連接件係為應用於覆晶製程之金 如申請專利範 裝件，其中， 如申請專利範 裝件，其中， 圍第1項之具支撐部之無載具半導體封 該電性接點係為電鑛銲墊。 圍第1項之具支撐部之無載具半導體封 該支撐部尺寸係大於該晶片尺寸。 18546 22 1267995 8·= =請專利關第2項之具支#部之無載具半導體封 衣牛，其中，該支撐部尺寸係等於該晶片尺寸。 9m利範圍第1項之具支禮部之無載具半導體封 =牛、、中，該支撐部底部復包括-供黏置該晶片之 晶月座〇 10. 一種具切部之無载具半導體封裝㈣法，係包括： 提供一具有凹部及複數電性接點之載具； 月至2至少U於該載具之凹部’並電性連接該晶 月至各该電性接點； 接二：：具上形成包覆該凹部、該晶片、與各該電性 接點之封裝膠體；以及 性接=ΐΓ形成底部凸設支禮部及外露各該電 f接點之半導體封裝件。 π.如申請專利範圍第1〇項之具支撐 触 裝件製法，其中，係、利用敍 ^載f脰封 凹部。 挪衣％於该載具表面形成 裳件：、Π弟11項之具支撐部之無載具半導體封 性接：：鑛製程於該載具表面形成複數電 注接點、及位於該凹部之晶片座。 13.π=利範圍㈣項之具支禮部之無載具半導〜 中—:制其中’ 5玄晶片係利用選自打線及覆晶之 種衣程而電性連接至各該電性接點。 • ϋ申清專利範圍第1 〇 J盲夕且 妒^ 員之/、支刼部之無載具半導镖 衣件製法，其中，該載具係—銅板。 18546 23 1267995 15.如申請專利範圍第】〇項 卜 裝件製法，其中，辞恭、八支撐。卩之热载具半導體封 1 6.如申請專〜ι性接點係為電鍍銲墊。 丁月寻刊靶圍第1 〇 裝件製法，其中，辞士'· 〃支彳牙。卩之無載具半導體封 且該支樓部尺寸係大於或等於之正下方， !7•一種具支擇部之無：：“片尺寸。 外部裝置上，係包括封裝件，可供接置於- 複數電性接點； 各該電性接點之至少 ”。^电性接點，且外露 土夕—表面；以及 第—支撐部，凸出形成 接點保持一高戶差，推成忒邮片底部並與各該電性 之接置距離。广 $可糟而與外部裳置維持一固定 18·如申請專利範圍第17 # # # , 卜 貝之具支私部之無载具半導” 二；广第—支禮部係包括-對應位於晶二 口P之日日片座、以及—充填於 日日月底 樹脂層。 、/日日人该晶片座之間的 19. 如申請專利範圍第17項 裝件，復包括一凸出形成於封裝牙膠1 之广無A載具半導體封 該電性接點與該晶片之間的第==4亚相對於各 20. 如申請專利範圍第19項牙口 裝件，其中，該第二支擇部传之無載具半導體封 21. 如申請專利範圍f 19項之 '，之％、狀結構。 之具支#部之無載具半導體封 18546 24 1267995 衣件5其中，該第二支稽 装件，並中，+八支撐。卩之無载具半導體封 23·如”青專，弟-支撐部係呈不連續之點狀結構。 τ。月專利範圍第]7頊 4再 裝件，復且右、―：員之具支撐部之無载具半導體封 點之電性連接件。 連接違日曰片與各該電性接 24.如申請專利 了 料，並中，：：3項之具支樓部之無载具半導體封 線。 ㈣性連接件係為應用於打線製程之銲 25·如申請專利範 裝件，盆Φ ^ 、之〃、支撐部之無載具半導體封 /、中，该銲線係為金線者。 6·如申请專利範圍第23項之且支严邻> # s χ 务士株，甘+ 貝支才牙J之無载具半導體封 屬^/。、中，該電性連接件係為應用於覆晶製程之金 狀n:靶圍第17項之具支撐部之無载具半導體封 衣仟，其中，該電性接點係為電鍍銲墊。 11 °月專利乾圍第17項之具支撐部之無載具半導體封 衣’其中’該第—支稽部尺寸係小於該晶 >；尺寸。 狀。月專利乾圍第j 7項之具支據部之無載具半導體封 衣件，其中，該第一支撑部尺寸係等於該晶片尺寸。 〇.=申請專利範圍第17項之具支樓部之無載具半導體封 裝件，其中，該第一支撐部尺寸係大於該晶片尺寸。 31. -種，支撐部之無載具半導體封裝件製法，係包括： 提供一具有凹部之載具； 18546 25 1267995 晶片座； =該载具表面形成複數電性接點、及位於該凹部 之 充填—樹脂層於該凹部之晶片座内； 黏置至少-晶片於該樹脂層對應於 .上，並電性連接該晶片至各該電性接點；/之阳片座 於該載具上形成包覆該晶片、盥 - 轉體；以及 曰曰片峨電性接點之封 •支4=編形成一底部由之該樹脂層形成第- π a r 各該電性接點之半導體封裝件。 .。申睛專利範圍第31項之具支 触 凹^其中，係利賴刻製程於該载具表面形成 33·= =專利範·31項之具切部之無載具半導體封 =法，其中，係利用電鍍製程於該載具表面形成 奴丈電性接點、及位於該凹部之晶片座。 / ·4.ΪΠΓ:Γ31項之具支撑部之無載具半導體封 ，脂層’、中’該晶片係透過一黏膠而黏置於該樹 ，35::=利::第34項之具支撐部之無載具半導體封 之其=者 韻膠係選自銀膠及非導電性鄉 361中請專利範圍第31項之具支撐部載 ^ 裝件製法’其中，該晶片係利用選自打：及 中-種製程而電性連接至各該電性接點。曰… 18546 26 1267995 利範圍第31項之具支撐部之無載具半導體封 衣件衣法，其中，該載具係一銅板。 3δ，Π:Γί圍第31項之具支樓部之無載具半導體封 3q ’其中’該電性接點係為電鐘鋅墊。 .二=利Ϊ圍㈣項之具支樓部之無載具半導體封 ,^。衣/八中’心—支樓部係位於該晶片之正下 第31項之具支撐部之無載具半導體封 中’該第—支禮部尺寸料於該晶片尺 第31項之具支稽部之输^ 」衣去，其中’該第-支樓部尺寸係等於該晶片 42.^，專利範圍第_之具支撑部之 ;件製法’其中’該第-支撑部尺寸係大於該:片, 裝：利31項之具支撐部之無载具半， 各接部復凸出形細 生接點與忒晶片之間的第二支撐邱。 • Ϊ =專利範圍第43項之具支禮部之I载JL半導， 46. t tf # iS f 43 JM ^ ° 18546 27
TW094130494A 2005-09-06 2005-09-06 Non-carrier semiconductor package having stand-off member and fabrication method thereof TWI267995B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW094130494A TWI267995B (en) 2005-09-06 2005-09-06 Non-carrier semiconductor package having stand-off member and fabrication method thereof
US11/505,787 US20070054438A1 (en) 2005-09-06 2006-08-16 Carrier-free semiconductor package with stand-off member and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094130494A TWI267995B (en) 2005-09-06 2005-09-06 Non-carrier semiconductor package having stand-off member and fabrication method thereof

Publications (2)

Publication Number Publication Date
TWI267995B true TWI267995B (en) 2006-12-01
TW200713608A TW200713608A (en) 2007-04-01

Family

ID=37830517

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094130494A TWI267995B (en) 2005-09-06 2005-09-06 Non-carrier semiconductor package having stand-off member and fabrication method thereof

Country Status (2)

Country Link
US (1) US20070054438A1 (zh)
TW (1) TWI267995B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4429346B2 (ja) 2007-08-31 2010-03-10 富士通株式会社 半導体装置及びその製造方法
US9196504B2 (en) 2012-07-03 2015-11-24 Utac Dongguan Ltd. Thermal leadless array package with die attach pad locking feature

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777265B2 (en) * 2002-04-29 2004-08-17 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging

Also Published As

Publication number Publication date
TW200713608A (en) 2007-04-01
US20070054438A1 (en) 2007-03-08

Similar Documents

Publication Publication Date Title
TWI600129B (zh) 玻璃覆晶接合結構
TWI307534B (en) Package structure, fabrication method thereof and method of electrically connecting a plurality of semiconductor chips in a vertical stack
CN103824836B (zh) 半导体承载元件及半导体封装件
US5429992A (en) Lead frame structure for IC devices with strengthened encapsulation adhesion
TW498443B (en) Singulation method for manufacturing multiple lead-free semiconductor packages
TWI246757B (en) Semiconductor package with heat sink and fabrication method thereof
TWI246760B (en) Heat dissipating semiconductor package and fabrication method thereof
TWI249209B (en) Semiconductor package with support structure and fabrication method thereof
TW201039425A (en) Leadframe
TW200847411A (en) Image sensing devices and method for fabricating the same
TWI281840B (en) Electrically connecting structure of circuit board and method for fabricating same
TW200818458A (en) Stackable packages for three-dimensional packaging of semiconductor dice
TW200405480A (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
CN102005432A (zh) 四面无引脚封装结构及其封装方法
TW201125094A (en) Leadframe structure, advanced quad flat no lead package structure using the same, and manufacturing methods thereof
TW201126658A (en) Dap ground bond enhancement
TW200903759A (en) Semiconductor package and semiconductor device using the same
TW201123385A (en) Semiconductor package structure and fabrication method thereof
TW201110247A (en) Method of forming package structure
TW201123366A (en) Semiconductor package having electrical connecting structures and fabrication method thereof
TWI360872B (zh)
CN207250568U (zh) 磁传感器
TW201112362A (en) Chip package and process thereof
TWI267995B (en) Non-carrier semiconductor package having stand-off member and fabrication method thereof
CN103779303A (zh) 凸点式封装及其形成方法