TWI263349B - Bonding pads structure of the package - Google Patents

Description

1263349 九、發明說明： 【發明所屬之技術領域】 本發明與-種晶片封裝結構有關，特別是有關於 結構中之導電墊結構。 、 【先前技術】 隨著薄膜電晶體製作技術的快速進步，具備了輕薄、 省電、無幅射線荨優點之液晶顯示器，大量的應用於計嘗 機、個人數位助理器(PDA)、手錶、筆記型電腦、數位才: 機、行動電話等各式電子產品中，其驅動之封裝方式亦 由早期之 COB(Chip on Board)、TAB(Tape Cairier Bonding) 發展到如今的玻璃覆晶(Chip on Glass，簡稱COG)、薄膜 覆晶(Chip on Film，COF)等封裝方式。而低溫/低應力/高密 度玻璃覆晶接合技術與其他構裝方式比較，具有大幅降^ 封裝成本優勢。 習知COG封裝結構係至少包括一驅動IC、一異方性 導電膜及一玻璃基板，其中玻璃基板具有複數個導電墊 (CircuitPad)於其上表面。請參照圖一係為玻璃基板上一導 電墊之橫截面示意圖。圖一 A係為單金屬層之導電墊，包 括一金屬層Ml製作於玻璃基板1〇之上、一防護層 Pl(Passivation)製作於金屬層Ml邊緣，最後以一氧化銦錫 (Indium Tin Oxide，ITO)導電薄膜II覆蓋於金屬層mi與 防護層P1上，使ITO II與金屬層Ml部分接觸並導通。 1263349 圖一 B係為雙金屬層之導電墊，包括一第一金屬層 Ml製作於玻璃基板之上、一第一防護層pi覆蓋第一 金屬層Ml、一第二金屬層M2製作於第一防護層P1之上、 -第二防護層P2製作於第二金屬層M2邊緣，最後以一 ITOI1覆蓋於第二金屬層M2與第二防護層P2上，使IT〇 II與第二金屬層M2部分接觸並導通。 請參照圖二A、Β係為玻璃覆晶結構之壓接過程圖。 整個玻璃覆晶1的結構主要包括了 一驅動1C丨2、異方性導 電膜 14(Anisotropic Conductive Film，ACF)及玻璃基板 10。其中驅動1C 12上具有複數個功能凸塊121(Functi〇n Bump)，係做為驅動1C 12與外部之訊號、時脈輸出入、電 源或接地的訊號連接；玻璃基板1〇位於驅動1C 12之下 方’具有複數個導電墊101，與驅動1C 12上之複數個功能 凸塊121對應數目及位置，以接收或輸入訊號至驅動π 之功能凸塊121;異方性導電膜14介於基板10與驅動IC12 之間，由黏著劑141及導電粒子142組成，將驅動ici2 與玻璃基板10黏合並做電性連接。 在進行組裝時，首先提供玻璃基板10，將異方性導電 膜14貼覆於玻璃基板10之上，將驅動IC12置於異方性導 電膜14之上，使驅動ic之複數功能凸塊121分別與玻璃 基板上複數導電墊101相對應，於一定溫度、速度及壓力 條件下’對上述結構進行壓合，使驅動1C之功能凸塊121 藉由異方性導電膜之導電粒子142與玻璃基板之導電墊 1〇1電性連接，並由黏合劑141將驅動IC12與玻璃基板10 黏合。 iu卜ίΐΓί 砂財性導魏14呈現流體狀態5 粒，Μ2並不會固定於—處。隨著驅動Ic 12的 I’、於功能凸塊121與導電整1〇1之間的異方性導電膜 j將被擠丨’且異紐導電膜14向外流_推力造成導 电粒子142隨者流動方向流出，使功能凸塊ΐ2ι血導電塾 01之間滯㈣導電粒子數142減少。過少數量的導電粒 不二3雜抗上升’若應麟顯示11中將會造成顯示 、，因此，本發明將提出一種玻璃基板上導電塾之改 增加導電粒子㈣於其上之數量，喊恤抗。〈 【發明内容】 —本發明之目的在於提供一種導，其表面具有高低 落差，以使導電墊與晶片之功能凸塊接合時，能讓更多的 導電粒子留在其接合處。 動 a曰 本發明所揭露一種導電墊結構可應用於一覆晶晶片 裝結構中，覆晶晶>|封裝結構包括··—基板，具有複數個 導電墊於其上表面，且導電録面具有傭雜狀凸肋盘 一導電薄膜，配置於複數個條狀凸肋與基板表面；一 一 晶片，位於基板之上，其下表面具有複數個與基板之導+ 墊對應之凸塊；及-異方性導電膜，設置於基板與驅動电 片之間，用以黏合驅動晶片與基板並產生電性連結。夢由 複數個條狀凸肋之間的高低差使導電墊形成一二 令異方性導電财導·子留在導電墊粗糙麵^陷處。’ 1263349 一第墊的製作方法包括:提供-基板;製作 屬声二板之上;進行一蝕刻程序，蝕刻第-金 線性圖案於基板上；及覆蓋一導電薄膜於線 t與板上，當軸晶片之功能凸塊壓合於導電墊 …線性圖案可防止異方性導賴中導電粒子向外流出。 【實施方式】 本發明藉由具有高低落差的導電墊表面，以使導電墊 與覆晶^之魏凸塊壓合時，能讓更多異方性導電膜中 的導電粒子留在其導電墊與覆晶晶片之功能凸塊接合處。 一立明參恥圖二，其為本發明第丨實施例導電墊之橫戴面 不意圖。圖巾所示係為單金屬層之—導雜，包括一金屬 層Ml形成複數個條狀凸肋於基板π之上、一防護層w 製作於導電墊邊緣的金屬層Ml之上，最後以導電薄膜n 覆蓋=金屬層、部分基板20表面與防護層P1上，、使 導電薄膜II與金屬層Ml部分接觸並導通。 請參照圖四，其為本發明第2實施例導電墊之橫截面 不意圖。圖中所示係為雙金屬層之導電墊，包括一第一金 屬層Ml形成複數個條狀凸肋於基板2〇之上、一第一防護 層P1覆蓋第一金屬層Ml、一第二金屬層M2製作於第一 防護層P1之上、一第二防護層P2製作於導電墊邊緣的第 二金屬層M2之上，最後以一導電薄膜η覆蓋於第二金屬 1263349 層M2與第二防護層P2上 M2接觸並導通，#日職」‘輪11與弟二金屬層 差的表面。、"使w墊具有複數條凸肋之高低落 -咅t照圖五’其為本發明第3實施例導之橫截面 。圖中所示係為雙金屬層之導電墊，包括一第一金

rzr-：:rrrtp^pi^« 楚一_ 金屬層M1之上、一苐二金屬層M2製作於 層P1之上、一第二防護層Μ製作於導電塾邊緣 、曾金屬層M2之上，最後以一導電薄膜11覆蓋於整個 表面，使導電薄膜η、第一金屬層與第二金屬 f 部分接觸並導通，並域導電祕有複數條凸肋之 同低洛差的表面〇 立請參照圖六，其為本發明第4實施例導電墊之橫截面 示意圖。圖中所示係為雙金屬層之導電墊，包括一第一金 屬層Ml形成複數個條狀凸肋於基板2〇之上、一第一防護 層P1製作於第一金屬層M1之上、一第二金屬層M2製作 於第一防護層P1之上、一第二防護層P2製作於導電墊邊 緣的第二金屬層M2之上，最後以一導電薄膜η覆蓋於整 個導電墊表面，使導電薄膜II、第一金屬層Ml與第二金 屬層M2部分接觸並導通，並且使導電墊具有複數條凸肋 之南低洛差的表面。 上述實施例中共同特色為其導電墊之表面不再是一平 坦平面，而是具有-高低落差之表面，使得導電粒子容易 陷落於凸肋與凸肋之間的空隙，進而增力焊位面積内之導 電粒子敝數’降低導電墊與功能凸制之阻抗。在掉 =中藉由製程中參數的改變，達到導電墊表面凸肋高度^ ，化及形狀上之不同’而其中凸肋之高低落差設計在05 U米至2微米(μιη)之間’或者將其凸肋高度設計成大於 電粒子直徑的1/3，可達到較好的效果。 上述實_中導電势的製作方法，至少以 驟：⑴提供一基板。⑵製作一第一金屬層縣板之^ 進行i刻程序第-金屬層，以絲線性圖案於基 板上。（4)覆蓋-導電薄膜於線性圖案與部分基板上。 若為雙層金屬層或多層金屬層之導電墊結構，則在+ 驟(2)或(3)之後插入下列步驟。例如： 夕 於步驟(2)之後插入(2·1)形成一第一防護層於第一金 層上’（2.2)形成-第二金屬f於第一防護層上，（巧平 成-第二防護層於第二金屬層上，接續步驟⑶部分姓取 基板表面，以製成如第4實施例之導電墊結構。 於步驟(2)之後插入(2.1)形成一第一防護層於第_金 屬層上，（2·2)形成-第二金屬層於第_防護層上，（2聊 成-第二防護層於第二金屬層上，接續步驟⑶部分钱刻^ 第一金屬層表面，以製成如第3實施例之導電墊結構。 於步驟(3)之後插入(3.D形成一第一防護層於第一金 屬曰…，（3.2)械-弟二金屬層於第—防護層上 成-第二防護層於導轉邊緣之第二 ·= (4)以製成如第2實關之導·結構。 接績步驟 由此可知’其製成參數改變即可做出不 之條狀凸肋。 门呵度及形狀 /請參照圖七A、B’其為玻璃覆晶結構之接合示 係利用上述實施例巾不同之—導電塾做說明。=: 的結構主要包括了 —Ic Μ、異雄導麵24(=同 稱ACF)及基板20。其中驅動IC 22上具有複數個功能 22i ’係做為驅動IC 22與外部之訊號、時脈輸出/ ^ 源或接地的訊號連接，基板20位於驅動π 22之下方呈 有複數個導電塾2(Π ’與驅動IC 22上之複數凸^ 221對應數目及位置，以接收或輸入訊號至驅動忙2 f 能凸塊221 ; ACF 24介於基板20與驅動汇22 = 著劑241及導電粒子242組成，將驅動IC 22邀美二 合並做電性連接。 -、土板0站 由於其導電墊具有複數條凸肋，使導電墊之 低落差的存在’於進行封斜，首先將ACF = ^ 板如之上:將驅動IC 22置於ACF 24之上，使驅動^ 之複數功旎凸塊221分別與基板上複數導電墊 ^於-定溫度、速度及壓力條件下’對上述結構進^壓 在壓著過程中，ACF 24呈現流體狀態，導電粒子祀 1263349 ϋ不會固定於-處，但因導電墊表面具有高低落差，隨著 驅動1C 22的下壓，於功能凸塊221與導電墊201之間的 導電粒子242將會陷落於凸賴之㈣，不㈣著ACF 24 向外流動的推力流出，使功能凸塊221與導電墊之間 滞f的導電粒子數242增加。充足數量的導電粒子242會 使知驅動1C 22之複數功能凸塊221與基板上複數導電塾 201之間的阻抗下降。 、圖八係為本發明實施例中一種導電墊之俯視圖，其中 ^電墊201藉由導線26與外部聯絡，在設計導電墊201 時’依照其導電墊2〇1之大小形成複數個矩型環狀線路， 且具有同一中心點，其金屬層與金屬層之間可藉由 膜相互導通。 研 、圖九係為本發明實施例中另一種導電墊之俯視圖，其 t導電墊201藉由導線26與外部聯絡，在設計導電墊2⑴ 時，依照其導電墊201之大小形成複數個條狀凸肋於導電 墊上’其金屬層與金屬層之間可藉由導電薄翻互導通。 、如圖八、圖九中所示，導電墊上之條狀凸肋係和溶融 狀之ACF流動之方向垂直，如此一來，可使得acf中之 導電粒子更容易被捕捉於導電墊表面之凹陷處。當然於設 =導電墊上之線路時，並非一定要使其條狀凸肋與Ac^ 机動之方向垂直，將條狀凸肋與流動方向相交一角度亦可 達到此一效果。上述兩實施例僅舉出製程中較易達到之形 狀，以供參考。 / 12 1263349 請爹照圖十，其為本發明導電墊以電子顯微鏡所拍攝 的照片。其巾A料以雷射蝴導電墊形成一高度

差，將ACF流過，以電子顯微鏡拍攝。圖十B係為圖十A 中A點之放大圖，由财可看出，導電墊經雷射切割後可 得到約_左右的高度落差，使導電粒子容易被攔阻於被 切狀導電墊的凹陷處。辭c中所示B、c兩處係為一 高度落差處，於财可日看出㈣粒子賴於此兩高度 洛差處。 含本5明將導電墊之表面，製成一具有複數個條狀凸肋 之1^7低落差的表面結構，如此可以避免導電粒+被擠出導 電墊表面’進而增加導電塾單位面_之導餘子捕捉 數’降低導電麟魏凸麵之阻抗。而導電墊内之導電 粒子捕捉率增加，補地，可選雜低導電粒子密度的異 方性導％膜做玻璃覆晶之壓著，較低之導電粒子密度可使 導電粒子在導電墊之間造成的短路現象(Particle ，其 發生機率有效的降低。 、 以上所述僅為本發明之較佳實施例，其並甩 本發明之實施麵，飾肋者在鹤背本發= 之精神所做之修改均應屬於本發明之涵蓋細，因此本發 明之保護範圍當以下所述之申請範圍做為依據。 13 1263349 【圖式簡單說明】 圖-A、B係為習知技術導電墊之橫戴面示意圖； 圖二A、B係為習知技術玻顧晶結構之壓接過程圖 圖三係為本發明第1實施例導電墊之橫截面示意圖； 圖四係為本發明第2實施例導電墊之觀面示意圖，· 圖五係為本發明第3貫施例導電墊之橫截面示意圖； 圖六係為本發明第4實施例導電墊之橫截面示意圖； 圖七A、B係為玻璃覆晶結構之接合示意圖； 圖八係為本發明第5實施例導電墊之俯視圖； 圖九係為本發明第6實施例導電墊之俯視圖；及 圖十A、B、C係為本發明導電墊以電子顯微鏡所拍 攝之照片。 【主要元件符號說明】 P2第二保護層 M2第二金屬層 26導線 10、20基板 121、221功能凸塊 141、241黏著劑 HU、201導電墊 P1第一保護層 mi苐一金屬層 11導電薄膜 1、2玻璃覆晶結構 12、22 驅動 ic 14、24異方性導電膜 142、242導電粒子 14

Claims (1)

1263349 十、申請專利範圍： 1 · 一種導電墊結構，位於覆晶晶片（flip-chip)封裝結構 基板之上，包括： 一基板，具有複數個導電墊定義區域； 複數個條狀凸肋，位於該基板複數個導電墊區 域上；及 一導電薄膜，配置於該些條狀凸肋與該基板表 面。 2·如申請專利範圍第1項所述之結構，其中該複數個 條狀凸肋係由第一金屬層構成。 3·如申請專利範圍第2項所述之結構，其中上述該些 條狀凸肋更包括第一防護層、第二金屬層，係依序 堆疊於該第一金屬層上。 4.如申請專利範圍第3項所述之結構，其中上述該些 條狀凸肋更包括一第二防護層，該第二防護層係堆 疊於該第二金屬層上方。 5·如申請專利範圍第1項所述之導電墊結構，其中該 條狀凸肋之高度介於0.5至2微米。 6·如申睛專利範圍帛1項所述之導電墊結構，其中該 條狀凸肋之南度為該導電粒子直徑的三分之一以 上。 7·如申請專利範圍第1項所述之導電塾結構，其中該 條狀凸肋圍繞形成一封閉的環狀凸肋。 Λ 15 1263349 &如申請專利範圍第i項所述之導電墊結構，其中該 條狀凸肋圍繞形成複數個封閉的環狀凸肋。 9.如申凊專利範圍帛8項所述之導電塾結構，其中該 些環狀凸肋圍繞成矩型，且具有同一中心點。 10· —種覆晶晶片（flip-chip)封裝結構，包括·· 一基板’具有複數個導電墊(CircuitPad^A 上表面，且鱗絲具魏數個條狀凸肋Ϊ 一驅動晶片（1C)，位於該基板之上，其下表 面具有複數個與該基板之導電墊對應2凸塊 (Bump) ； 一異方性導電膜，設置於該基板與該驅動晶 片之間，用以黏合該驅動晶片與該基板。 11·如申請專利範圍第10項所述之封裝結構，其中該 條狀凸肋圍繞形成一封閉的環狀凸肋。 12·如申請專利範圍第1〇項所述之封裝結構，其中該 條狀凸肋圍繞形成複數個封閉的環狀凸肋。 13·如申請專利範圍第12項所述之封裝結構，其中該 些環狀凸肋圍繞成矩型，且具有同一中心點。 14·如申请專利範圍第項所述之封裝結構，其中該 V電墊更包含一導電薄膜，位於該複數個條狀凸 肋與該基板表面。 15·如申請專利範圍第1〇項所述之封裝結構，其中該 條狀凸肋係由第一金屬層構成。 16 •金屬層，係依 16.如申請專利範圍第15項所述之封巢結構，其中該 條狀凸肋更包括第一防護層、第 序堆疊於該第一金屬層上。 17. 如申請專利細第16項所述之料結構4中气 條狀凸肋更包括一第二防護層，雀^ 堆疊於該第二金屬層上方。 °隻€係 18. 如申請專利範圍第1G項所述之封訪構，直中該 條狀凸肋之高度介於〇·5微米至2微米。 19. 如申請專利範圍第1〇項所述之封I結構，其中該 條狀凸肋之高度為該導電粒子直徑的三分之一以 上0 20. 括 二種導電墊之製作方法，該導電塾位於覆晶晶片 (ip-chlp)封裝結構基板之上’藉由異方性導電膜 與驅動晶片之魏凸塊產生電鱗結，其方法包 提供一基板； 製作一第一金屬層於該基板之上； 、進行-侧程序，|虫刻該第一金屬層，以定 義線性圖案於該基板上；及 覆蓋一導電薄膜於該線性圖案與該基板上， 當該驅動晶片之魏凸顧合於料電墊時，該 線性圖封防止該異紐導細巾導電粒子向外 1263349 21.如申請專利範圍第20項之方法，其中該線性圖案 圍繞形成一封閉的環狀圖案。 22’如申凊專利範圍第2〇項之方法，其中該線性圖案 形成複數個封閉的環狀圖案。 23·如申請專利範圍第22項之方法，其中上述該些環 狀圖案形成具有相同中心點之矩形環狀圖案。 24·如申請專利範圍第2〇項之方法，其中在進行上述 | 製作該第一金屬層於該基板上之步驟後且進行該 餘刻程序之鈾，更包括形成一第一防護層於該第 一金屬層上之步驟。 25·如申請專利範圍第24項之方法，其中在形成誃 一防護層後且進行該蝕刻程序之前，更包括形成 一苐一金屬層於该第一防護層上之步驟。 &如申請專利範圍帛25項之方法，其中在形成該第 —金屬層後且進行該姓刻程序之前，更包括形成 | 一第一防護層於该第二金屬層上之步驟。 27·如申請專利範圍第24項之方法，其中上述詨 程序’是依序侧該第-防護層與該第一金屬層 至该基板上表面為止，而定義該線性圖案於該基 板上。 汉如申請專利範圍»26項之方法，其中上述該餘刻 程序’是依序侧該第二防護層、該第二金屬層 與該第-防護層至該第-金屬層上表面為止，二 定義該線性圖案於該基板上。 18 1263349 29.如申請專利範圍第26項之方法，其中上述該蝕刻 程序，是依序蝕刻該第二防護層、該第二金屬層、 該第一防護層與該第一金屬層至該基板上表面為 止，而定義該線性圖案於該基板上。 19