TWI261873B - Plasma treatment to lower CVD Cu film resistivity and enhance Cu(111)/Cu(200) peak ratio - Google Patents
Plasma treatment to lower CVD Cu film resistivity and enhance Cu(111)/Cu(200) peak ratio Download PDFInfo
- Publication number
- TWI261873B TWI261873B TW94114627A TW94114627A TWI261873B TW I261873 B TWI261873 B TW I261873B TW 94114627 A TW94114627 A TW 94114627A TW 94114627 A TW94114627 A TW 94114627A TW I261873 B TWI261873 B TW I261873B
- Authority
- TW
- Taiwan
- Prior art keywords
- plasma
- copper film
- chemical vapor
- substrate
- copper
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
Description
1261873 九、發明說明: 【發明所屬之技術領域】 本發明關於一種新穎的半導體製程,亦即基板的電漿前 置處理及/或後續的銅膜退火處理,利用此製程可以沉積出 具有低電阻率及Cu(l 1 1)/Cu(200)高晶向比的化學氣相沉積 銅膜’而改善化學氣相沉積銅膜之特性。 【先前技術】 對於多層連接導線而言,銅之應用已普遍取代鋁基金屬 I 化’係因其優點包括:低電阻率、優越的抗電致遷移能力, 及良好的耐機械應力。有關化學氣相銅膜之沉積方式,一般 爲了提高銅膜之沉積率及電性,而在進行化學氣相沉積之 前,會對基板先進行氬氣電漿(Ar-plasma)、氫氣電漿 (H2-plasma)、或氮氣電漿(N2-plasma)之處理。 例如美國專利US 6645858 B2,揭示一種於半導體元件 中製造銅金屬線之方法,係以氬氣電漿(Ar-plasma)、氫氣電 發(H2-plasma)、或氮氣電槳(N2-plasma)對基板進行電漿處 > 理,藉以提高以化學氣相沉積法沉積的銅膜在基板上之附著 力(adhesion),但該專利對於銅膜(1 1 1)結晶取向之提高及銅 膜電阻率之降低並未有任何分析。 再者歐洲專利 WO 02/063666 A1係以氫氣電漿 (H2-pl as ma)及界面活性劑對基板進行前置處理,接著再以化 學氣相沉積法沉積銅膜,其所沉積之銅膜雖具有較高的 Cu(lll)/Cu(2〇0)晶向比,卻無法得到較低之銅膜電阻率。 因此,截至本發明內容揭示之前,可同時得到較高的 1261873 C u ( 1 1 1 ) / C u ( 2 Ο Ο )晶向比及較低的銅膜電阻率等特性之銅膜 顯爲此行業者所期待著。 【發明內容】 本發明之目的係提供一種改良銅膜沉積製程之方法,特 別是降低化學氣相沉積法之銅膜電阻率及提高銅膜 Cu(l U)/Cu(200)晶向比之電漿處理製程。本發明之方法,其 特徵在於以化學氣相沉積法沉積銅膜之前,先對基板進行雙 重電漿前處理,以降低化學氣相沉積銅膜之電阻率及提高銅 > 膜C u ( 1 1 1 ) / C u ( 2 0 0)晶向比;本發明之方法,除上述步驟外, 更包括於化學氣相沉積銅膜之後,作一適當的退火處理以增 進效果。 其中,雙重電漿前處理,至少包括第一道物理性之濺鍍 電漿,例如氬氣電漿處理後,接著再以第二道化學性電漿, 其選自氫氣電漿、氮氣電漿或氦氣電漿其中之一的電漿處理 步驟。首先,例如以氬氣電漿作爲物理性之濺鍍電漿對基板 做電漿處理,使得基板表面較爲平坦,且基板表面具有較高 B 的表面能(surface energy),接著再對基板施以第二道,例如 氫氣之化學性電漿處理,使得氫原子均勻吸咐在基板表面。 經過如此氬及氫之雙重電發前處理之基板表面將具有非常 有利於化學氣相沉積銅膜的條件,不但可以縮短銅膜成核時 間(incubation time),且銅核以二維度(tw〇 diinension)及小 黏溼角(wetting angle)的方式成長,可以使銅膜具有較大的 沉積速率,較大的Cu(l 1 l)/Cu(200)晶向比、較低之電阻率、 以及較平整的表面等特性,亦即解決一般化學氣相沉積法以 1261873 沉積銅膜之問題。
其中,基板至少包括 Ta、TaN、TaSiN' Ti、TiN、TiSiN 或其他可以做爲Cu擴散障礙層的材料,TaN爲較佳。 其中,銅膜沉積之液態銅源的注入方式可爲氣泡式或直 接注入式。 其中,化學氣相銅膜沉積使用之銅源爲液態之銅先驅物 Cu(I) precursor:銅(1,1,1,5,5,5-六氟乙烯基丙酮酯)-三甲基 乙基石夕院 Cu-(l,l,l,5,5,5-hexafluoroacetylacetonate)-_ trimethylvinylsilane [Cu(hfac)TMVS]。 關於進一步於化學氣相沉積銅膜之後,作一適當的退火 處理,意即將化學氣相沉積之銅膜,再於氮氣(N2)中加以 4 00°C熱處理,可進一步提升銅膜的(1 1 1)結晶取向,並且降 低銅膜的電阻率。例如,以本發明之製程(包括基板的電漿 前處理及銅膜沉積後的後續退火處理)在TaN基板上沉積所 得銅膜的Cu(lll)/Cu(200)晶向比從2.80提升爲5.56,而 電阻率則從2·3〇下降至2·06 μΩ-cm。 > 【實施方式】 有關本發明爲達成上述之目的所採用之技術、手段及具 體之結構特徵,茲舉一較佳之實施例,並藉由圖式說明而更 進一步揭示,使熟悉該項技術者得以明瞭。 實施例 關於本發明之步驟,(1)先以氬氣對氮化鉅(TaN)基板 作電漿處理之製程,然後再對該氮化鉅(TaN)基板作氫氣 (H2)電漿處理。電漿處理之較佳實施條件如表一所示,兩種 1261873 電漿處理間隔約30秒;(2)經過電漿處理後之該氮化钽(TaN) 基板,在不破真空的環境下,送入銅膜沉積腔中進行化學氣 相銅膜沉積。化學氣相銅膜沉積使用之銅源爲液態之銅先驅 物C u (I) p r e c u r s 〇 r :銅(1,1,1,5,5,5 -六氟乙烯基丙酮酯)-三甲 基乙基石夕院 Cu- (l,l,l,5,5,5-hexafluoroacetylacetonate)-tΓimethylvinylsilane [Cu(hfac)TMVS] , 其沉 積條件 如下: 基板溫度160°C 沉積壓力150 mTori* g 液態銅源流量〇 . 4 m 1 / m i η 運載氣體(氨氣,He)流量爲25 seem。 在氬及氫之雙重電漿處理過的TaN基板上,如第1圖所 示,銅晶粒之成核黏淫角(w etti n g an g 1 e)最小,約爲3 8 °,而 未經任何處理之基板上的銅晶粒成核黏溼角爲70°,只經Ar 或H2其中一種電漿處理之銅核黏溼角度,分別爲42°及 60°。最小的銅晶粒成核黏溼角(3 8°)表示TaN基板表面具有 最高的基板表面能(substrate surface energy)或最低的 , Cu/TaN介面能(interface energy),因而促使銅核以二維的方 式成長(layer growth),而且使所沉積的銅膜具有最穩定及最 緻密的(1 1 1)晶向結構,具此(1 1 1)晶向結構之銅膜有助於抑 制銅導線的電致遷移現象(electromigration),提高銅導線的 可靠度(reliability)。銅膜在化學氣相沉積的成長初期,銅核 數大量增加,所沉積之銅膜具有較大的CWUH/CuGOO)晶 向比,如第2圖所示,在未經任何處理之TaN基板上沉積之 銅膜的Cu(lll)/Cu(200)晶向比爲2.80,然而在氬及氫之雙 1261873 重電漿處理過之基板上沉積之銅膜的Cu(lll)/Cu(200)晶向 比提高爲4.90。在Ar + H2電漿處理過的基板上所作化學氣相 沉積的銅膜具有較大的沉積率,較小但形狀較有規則的晶 粒、以及表面較平整等特性。銅膜沉積後再於氮氣(N2)中作 4 〇〇°C熱處理30分鐘,則可進一步提升銅膜的(1 1 1)結晶取 向,並且降低銅膜的電阻率。表二所示爲在各種不同電漿處 理過的TaN基板上所沉積銅膜的電阻率及Cu(lll)/Cu(200) 晶向比,以及在氮氣(N2)中作400°C熱處理30分鐘對於電 阻率及Cu(lll)/Cu(200)晶向比之效應。由表二中得知氬及 氫之雙重電漿處理及後續的銅膜退火處理可得最低的電阻 率 2.06 μΩ-cm,最高的 Cu(lll)/Cu(200)晶向比 5.56。因此 以本發明所揭示之電漿處理方法及後續的銅膜退火處理可 得到最低電阻率及最高Cn(l 1 1)/Cu(200)晶向比的化學氣相 沉積銅膜。 雖然本發明已以較佳實施例揭露如上,然其並非用以限 定本發明,任何熟悉本技藝之人士,在不脫離本發明之精神 與範圍內,當可做些許之更動與潤飾,因此本發明之保護範 圍當視後附之申請專利範圍所界定者爲準。 1261873 表一 基板之氬氣電漿及氫氣電漿處理之製程條件 製程條件 氬氣電漿(Ar plasma) 氫氣電漿(H2 plasma) 基板溫度(°c) 80 80 氣體壓力(mTorr) 40 40 氬氣流量(seem) 6 15 RF功率(W) 50 50 直流自徧壓(V) -270 -259 電漿處理時間(min) 10 10
表二 在各種電漿處理過之TaN基板上沉積之銅膜的 Cu(l 1 1)/Cu(2 00)晶向比及銅膜電阻率,以及在40CTC 的氮氣中熱處理30分鐘對於銅膜Cu(lll)/Cu(200) 晶向比及銅膜電阻率之效應 在TaN基板上的 銅膜電阻率(μΩ-cm) 銅膜之Cn(lll)/CU(200)晶向比 各種電漿處理 熱處理前 熱處理後 熱處理前 熱處理後 未做電漿處理 2.30 2.15 2.80 3.10 氬氣電漿 3.40 2.10 3.94 5.14 氫氣電獎 2.82 2.25 4.15 5.52 氬氣+氫氣電漿 2.35 2.06 4.90 5.56 1261873 【圖式簡單說明】 桌1圖藏不銅晶粒成核1分鐘在(a)未經任何電發處理 的TaN基板上,與(b)成核丨分鐘及(c)成核2分鐘在經過
Ar + H2雙重電漿處理過之TaN基板上的掃描式電子顯微鏡橫 截面分析圖。 第2圖顯示氮化鉅(TaN)基板未經任何電漿處理及經
Ar + H2雙重電漿處理後,所沉積銅膜之χ光繞射分析圖(XRD spectra)。 丨 【主要元件符號說明】 並〇
Claims (1)
- !261873 第94 1 1 4 62 7號「降低化學氣相沉積銅膜電阻率及提高銅 膜C u (1 1 1) / C u ( 2 0 0)晶向比之電漿處理製程」申請案 (2006年06月30日修正) 十、申請專利範圍: 1 · 一種化學氣相沉積銅膜之方法,其特徵在於以化學氣相沉 積法沉積銅膜之前,先對基板進行雙重電漿前處理,以降 φ 低化學氣相沉積銅膜之電阻率及提高銅膜Ζ Cu(l 1 1)/Cu(200)晶向比。 2 .如申請專利範圍第i項之方法,更包括於化學氣相沉積銅 膜步驟之後,作一適當的退火處理。 3 .如申請專利範圍第1或2項之方法,其中雙重電漿前處理 至少包括第一道物理性之濺鍍電漿處理後,接著再以第二 道化學性電漿處理。 4 .如申請專利範圍第3項之方法,其中物理性之濺鍍電漿處 φ 理爲氬氣電漿,化學性電漿爲選自氫氣電漿、氮氣電漿或 氦氣電發其中之一。 5 .如申請專利範圍第4項之方法,其中物理性濺鑛電漿處 理’其條件至少包括:壓力在5mTorr〜500 mTorr之間、 基板溫度在20°C〜3 00。(:之間、處理時間在5秒〜20分鐘 之間。 6 .如申請專利範圍第4項之方法,其中化學性電漿處理之條 件至少包括:壓力在5 mTorr〜5 00 mTorr之間、基板溫度1261873 在2 0 °C〜3 Ο 0 °C之間,處理時間在5秒〜2 0分鐘之間。 7 ·如申請專利範圍第1或2項之方法,其中基板至少包括 Ta、TaN、TaSiN、Ti、TiN、TiSiN 或其他可以做爲 Cu 擴 散障礙層的材料。 8 -如申請專利範圍第1或2項之方法,其中銅膜沉積之液態 銅源的注入方式可爲氣泡式或直接注入式。 9 ·如申請專利範圍第1或2項之方法,其中銅膜沉積之條件 至少包括:沉積壓力爲10 mTorr〜2 Torr、基板溫度爲 100°C〜3 00 °C、液態銅源流量爲〇.;!〜2.〇 ml/min、運載氣 體爲He、Ar、H2、N2或其中任何比例混合之氣體,其中 運載氣體流量爲5〜100 seem。 1 〇 .如申請專利範圍第2項之方法,其中退火處理之條件至 少包括:退火溫度爲150°C〜5 00。(:、退火處理時間爲10 分鐘〜3小時、退火用之氣體爲N2、Af、H2或其中任何 比例混合之氣體。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW94114627A TWI261873B (en) | 2005-05-06 | 2005-05-06 | Plasma treatment to lower CVD Cu film resistivity and enhance Cu(111)/Cu(200) peak ratio |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW94114627A TWI261873B (en) | 2005-05-06 | 2005-05-06 | Plasma treatment to lower CVD Cu film resistivity and enhance Cu(111)/Cu(200) peak ratio |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI261873B true TWI261873B (en) | 2006-09-11 |
TW200639927A TW200639927A (en) | 2006-11-16 |
Family
ID=37987026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW94114627A TWI261873B (en) | 2005-05-06 | 2005-05-06 | Plasma treatment to lower CVD Cu film resistivity and enhance Cu(111)/Cu(200) peak ratio |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI261873B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120161320A1 (en) * | 2010-12-23 | 2012-06-28 | Akolkar Rohan N | Cobalt metal barrier layers |
-
2005
- 2005-05-06 TW TW94114627A patent/TWI261873B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200639927A (en) | 2006-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7799674B2 (en) | Ruthenium alloy film for copper interconnects | |
TWI528456B (zh) | 於阻障表面上之鈷沉積 | |
US20080223287A1 (en) | Plasma enhanced ALD process for copper alloy seed layers | |
TW200837813A (en) | Method of film deposition and apparatus for treating substrate | |
TW201820539A (zh) | 用於銅阻障層應用之摻雜的氮化鉭 | |
JP2010525159A (ja) | 電気メッキによるコンタクト用ロジウム構造の製造および電気メッキ用組成物 | |
JP7309697B2 (ja) | 基板のフィーチャをコバルトで充填する方法および装置 | |
US20040028882A1 (en) | Structure comprising an interlayer of palladium and/or platinum and method for fabrication thereof | |
FR2929449A1 (fr) | Procede de formation d'une couche d'amorcage de depot d'un metal sur un substrat | |
US7442267B1 (en) | Anneal of ruthenium seed layer to improve copper plating | |
US6423201B1 (en) | Method of improving the adhesion of copper | |
US9938622B2 (en) | Method to deposit CVD ruthenium | |
TWI261873B (en) | Plasma treatment to lower CVD Cu film resistivity and enhance Cu(111)/Cu(200) peak ratio | |
US11923244B2 (en) | Subtractive metals and subtractive metal semiconductor structures | |
JP2002329682A (ja) | Cu薄膜作製方法 | |
JP2004525257A (ja) | ウエハ・バイアスを用いて低温アルファ・タンタル薄膜を得る方法 | |
US6579793B2 (en) | Method of achieving high adhesion of CVD copper thin films on TaN Substrates | |
JP2006303536A (ja) | バリヤメタル層及びその形成方法 | |
CN105304510B (zh) | 铝薄膜制备方法 | |
TWI464286B (zh) | 作為緩衝層之銅鍍層及其製作方法 | |
TW521390B (en) | Method to produce interconnect with inhibited copper electromigration (EM) | |
JP2003017437A (ja) | 銅材料充填プラグ及び銅材料充填プラグの製造方法 | |
JP2004014626A (ja) | シード膜及びその形成方法、Cu配線及びその形成方法、半導体装置及びその製造方法、並びに半導体装置の製造装置。 | |
JP5220357B2 (ja) | 薄膜形成方法 | |
US6509268B1 (en) | Thermal densification in the early stages of copper MOCVD for depositing high quality Cu films with good adhesion and trench filling characteristics |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |