TWI261297B - Chip manufacturing process capable of testing efficiency in advance and its test method - Google Patents

Description

1261297 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種晶片之製作流程，尤指一種可預 先測試效能之晶片製作流程及其測試方法，其主要係於晶 片設計完成後，先利用一模擬環境對該設計進行正確性及 效能的測試，確定其正確性無誤並且效能優越後，才進行 實際生產，可減少產品測試之時程並降低生產成本者。 【先前技術】 近年來，由於資訊相關產業的高度發展以及人們求 快求新求變的時代趨勢下，各式各樣的電子及資訊產品 不斷出爐，而現有的產品也不斷翻新樣式或更新版本， 使人為之眼花眼花撩亂。對於廠商業者而言，每一新產 品的研究開發，總免不了要針對各規格之樣品做各種測 試的動作，以驗證該產品的設計是否能正確運作，故而 諸多產品的品管及檢測也就成為各廠商一個重大的課 題。 以往，晶片設計及製造業者對於一個新的晶片產 品，從其設計到生產以及驗證，其主要流程係如第1圖 所不’首先要先完成晶片之設計1 0 1 ’然後將該晶片 之設計以一模擬環境加以測試，檢驗該晶片之設計是否 能對各種命令作出正確的反應1 0 3，當驗證無誤後， 才開始進行該晶片之量產1 0 5，生產後，如要對該晶 片進行效能測試，還要先有對應支援該晶片之主機板1 0 7 ’將包含有該晶片之電腦組裝完成1 0 9 ’然後退 4 1261297 要安裝電腦的作業系統以及測試所需的軟體1 1 1，最 後才能進行晶片效能的測試與分析1 1 3 ^若該晶片之 效能達到標準，則可正式推出上市，若其效能未能達到 標準，則必需對該晶片之設計進行檢討修正。 一般，產品設計在經過如步驟1 0 3之模擬驗證 後，可將其在設計上產生錯誤的機率大幅降低，然而在 上述習用的製作流程中，只能確保製造出來的晶片可以 正常運作，但並無法保證新的晶片設計之效能會比舊晶 片設計南’而必需生產後進行組裝測試才能知道該晶片 在效能上的表現如何，不僅在測試上要花費較長的時 程，一但其表現不如預期，則這一批製造與測試的原料 也就白白浪費掉了，無形中提高了生產成本，也削弱了 產品的競爭力。 因此，如何針對上述習用晶片製作流程的缺點，以及其所 發生的問題提出一種新穎的解決方案，設計出一種效率較 高的製作方法，不僅可對晶片設計之效能作預先評估，確 保新的晶片設計優於舊的版本，且可縮短測試時程並降低 生產成本，提昇產品競爭力，長久以來一直是使用者殷切 盼望及本發明人欲行解決之困難點所在，而本發明人基於 多年從事於資訊產業的相關研究、開發、及銷售之實務經 驗，乃思及改良之意念，經多方設計、探討、試作樣品及 改良後，終於研究出一種可預先測試效能之晶片製作流程 及其測試方法，以解決上述之問題。 1261297 【發明内容】 本發明之主要目的，在於提供一種可預先測試效能之 晶片製作流程，其主要係於晶片設計完成後，先進行晶片 之模擬測試以及晶片效能之模擬測試後，再進行實際生產 動作’可石崔保晶片設計之效能者。 本發明之次要目的，在於提供一種可預先測試效能 之晶片製作流程，其晶片效能之模擬測試係可於一軟體 模擬環境中完成，可減少原料之浪費者。 本發明之又一目的，在於提供一種模擬測試晶片效 能之方法，其主要係利用一模擬環境及至少一組測試命 令’計鼻完成該等測試命令所需之時間’而可評估該晶 片設計之效能者。 本發明之又一目的，在於提供一種模擬測試晶片效 能之方法，其係可記錄對應於一特定功能第一個命令發 出之時間與最後一個命令完成之時間，以針對該特定功 能進行不同版本設計之效能評估及比對者。 【實施方式】 茲為使貴審查委員對本發明之特徵、結構及所達成 之功效有進一步之暸解與認識，謹佐以較佳之實施圖例及 配合詳細之說明，說明如後： 首先，請參閱第2圖，係本發明晶片製作流程一較佳 實施例之流程圖◦如圖所示，首先在晶片之設計完成後2 0 1，先將該晶片設計於一模擬環境中加以驗證，看該晶 片設計是否能對各命令作出正確的反應2 0 3，若反應不 1261297 正j，則回到步驟2 Ο 1重新檢視及修正晶片 之設計；若 f正確，則可對該晶片設計進行效能之測試，分析其效 =是否達_定之標準2 ◦ 5，若其效能未能達到標準， 糾步知2 〇 1，重新修正晶片之設計；若其效能可達 則可開始進行晶片的實際生產2 0 7。如此，可

At曰曰片進彳τ實際的量產前，先行對晶片設狀正確性與效 越性作—檢測，減少晶片在製造後才發現效能不彰 的梢ζ率，士 人1%短產品檢測之時程以及原料的浪費。 ^二人明芩閱第3圖，係本發明晶片效能測試方法一 Ϊ貫，流程圖。如圖所示，欲測試-晶片設計之效 要建立該晶片設計之模擬環境3 〇1 ’模擬晶片 以及準備至少一組各種狀況的 作為㈣由晶#執行該等命令所需之時間， 備:料效能之標準。模㈣境觸試命令準 切模擬系統中各控制器之暫存器填入適當的 測試命令—二統中的CPU模組將所準備的 需的時間，即二:二f;記錄f成所有測試命令所 」比#乂各版本晶片設計整體效能之差異。 =之測財法尚可針對某—特定的功能作 測气人人&山 了屺錄對應於一特定功能之第一個 出的時間⑺）3 0 9，以及對應於該特定功 所花費的時：；1, 一)311’然後計算其 ”3,若未能達到檢=否達到預設的標準 喊存在，需重新進行撿視與修正315;若已達== 7 1261297 準，則表示該晶片設計之模擬測試階段已完成，可 際的生產動作。 丁男' 最後，請參閱第4圖，係本發明模擬環境之方塊示音 圖。如圖所示，本發明之模擬測試環境至少應包含有一g =處理态模組4 〇 1，用以模擬真實電腦中的中央處理 ^★;及一主控制模組，用以模擬主控制晶片（如北橋與南 ^整合之控制晶片），其中該主控制模組又可以一北橋模 =4 〇 3與一南橋模組4 〇 5來代替；尚可包含有一記情 體，組4 0 9、顯示模組4 0 7與其他的周邊設備， 存裝置模組4 1 3、PCI裝置模組4 1丄、USB裝置模組 4 1+ 5等，可依晶片設計欲測試效能之項目而予以增減。 f核組之連結關係則如圖所示，CPU模組4 0 1連接北橋 ^組4 〇 3，北橋模組分別連接顯示模組4 〇 7、南橋模 組4 0 5與記憶體模組4 〇 g，南橋模組4 〇 5再 ^周邊裝置，如PCI裝置模組4丄丄、儲存裝置模 5與咖裝置模組413等。 41 例如，我們要測試分析一新南橋晶片設計的效能，可 ，備好上述之模擬環境後，再準備至少一組測 如存取硬碟資料的命令、存取TTSR狀署从八八 匯流排上1置的命令與存取pci 山、， 、叩々專’將這些測試命令由CPU 14次 出並計算完成所古人人 ρ 7田铋組發 /n4所有命令所需的時間，即可對晶片之整 月匕有一個概念，芒 、正體效 M ^ xb 取不同版本的晶片設計在同祥的指 挺％令以同樣的測 J僳的杈 u W令加以測試，則可明顯比對出夂曰 片设計效能上的差異。 了出各晶 又右我們想瞭解該晶片設計中IDE控制器之效能如 8 1261297 何，則可分別記錄測試命令中第一個存取硬碟命令發出的 時間，與最後一個存取硬碟命令完成的時間，即可對該IDE 控制器有一評斷的標準，若再比較不同版本IDE控制器所 花費的時間，即可明確掌握各設計效能改善的程度。 上述之各項模擬測試環境與測試方法，皆可以軟體的 方式實施，而晶片效能測試的模擬測試環境，也可用來測 試晶片設計的正確性，可達到資源有效利用，並在產品實 際生產前即完成效能的測試，大量縮短產品效能測試所需 的時程及減少驗證產品效能所花費的原料。 綜上所述，當知本發明係有關於一種晶片之製作流 程，尤指一種可預先測試效能之晶片製作流程及其測試方 法，其主要係於晶片設計完成後，先利用一模擬環境對該 設計進行正確性及效能的測試，確定其正確性無誤並且效 能優越後，才進行實際生產，可減少產品測試之時程並降 低生產成本者。故本發明實為一富有新穎性、進步性，及 可供產業利用功效者，應符合專利申請要件無疑，爰依法 提請發明專利申請，懇請貴審查委員早曰賜予本發明專 利，實感德便。 惟以上所述者，僅為本發明之一較佳實施例而已，並 非用來限定本發明實施之範圍，即凡依本發明申請專利範 圍所述之形狀、構造、方法、特徵及精神所為之均等變化 與修飾，均應包括於本發明之申請專利範圍内。 【圖式簡單說明】 第1圖：係習用晶片製作及其效能測試之流程圖； 9 1261297 第2圖：係本發明製作流程一較佳實施例之流程圖； 第3圖：係本發明測試晶片效能一較佳實施例之流程 圖；及 第4圖：係本發明測試晶片效能時模擬環境之方塊示意 圖。 【主要元件符號說明】 4 0 1 CPU模組 4 0 3 北橋模組 4 0 5 南橋模組 4 0 7 顯示模組 4 0 9 記憶體模組 4 11 PCI裝置模組 4 13 USB裝置模組 4 15 儲存裝置模組

Claims (1)

1261297 十、專利申請範圍： 其主要係包含 一種可預先測試效能之晶片製作流程 有下列步驟： 提供一晶片之設計； 利用一模擬環境測試該晶片之設計是否正確； 利用一效能測試程序分析該晶片之效能；及 進行實際之生產。 .如申請專職圍料销叙㈣流程， 測試程序係包含有下列步驟： d此 提供至少一組測試命令；及 執行該等測試命令，並計算完成該_試 時間。 而 如申請專利範圍第2項所述之製作流種，其 測試程序尚可包含有下列步驟： 記錄該等測試命令中第一個命令發出之時間；及 。己錄該等測試命令中最後一個命令完成之時間。 4 ·如申請專利範圍第1項所述之製作流程，其中該模擬 環境係為一軟體模擬環境者。 Λ ^ 5如申請專利範圍第4項所述之製作流程，其中該軟俨 模擬環境包含有一中央處理器模組、一主控制模 及—記憶體模組。 b •如申請專利範圍第5項所述之製作流程，其中該軟體 模挺環境尚可包含有一儲存裝置模組。 7 ·如申請專利範圍第5項所述之製作流程，其中該主押 制模組係可包含有一北橋模組及一南橋模組。 1261297 ίο 11 12 睛寻利範圍第5項所述之製作流 杈擬環境尚可包含有顯示模、粗、吻 ^中遠軟體 裳置模組、其他周邊裝置及其組合^=，組、USB .如申請專利範圍第i項所述之製作:、I之—。 測試程序係可以-軟體程序完成者…-中該效能 —種模擬測試晶片效能之方法，苴 含有： 〃要只知步驟係包 提供一對應該晶片設計之模擬環境； 提供至少一組測試命令，· 執行该等測試命令；及 計算完成該等測試命令所需之時間。 如⑨申請專·圍第1()韻叙測試方法 擬環境係為一軟體模擬環境。 如申請專·15第H)項所述之測試方法 有下列步驟： 13 其中該模 尚可包含記==命:中對應於-特定功能之第-個命令 記命”對應該特定功能之最後-個命令1Q項料之職方法有下列步驟： j」匕s 提供與該晶片功能相同之第二晶片設計； 對，第二晶片設計執行該等測試命令；汁异7〇成該等測試命令所需之時間；及比較該晶ϋ設計與該第U設計完成料測試命令 12 1261297 所需之時間。 =申％專利範圍帛u項所述之測試方法，其中 肢模擬環境係包含有一中央處理器模組、一主控制= 組、及一記憶體模組。 、 汝申明專利範圍第14項所述之測試方法，其 體模擬環境尚可包含有-儲存裝置模組。〃"人 16 .如申請專利範圍帛14項所述之測試方法，其中該主 控制模組係可包含有一北橋模組及一南橋模組。^ 17.如ΐ請專難圍第14項所述之職方法，其令該軟 體模擬環境尚可包含有顯示模組、PCI裝置模組、 裝置模組、其他周邊裝置及其組合式之其中之' — 13