TWI260748B - Die packaging process and metal plate structure used in packaging process - Google Patents

Die packaging process and metal plate structure used in packaging process Download PDF

Info

Publication number
TWI260748B
TWI260748B TW094123695A TW94123695A TWI260748B TW I260748 B TWI260748 B TW I260748B TW 094123695 A TW094123695 A TW 094123695A TW 94123695 A TW94123695 A TW 94123695A TW I260748 B TWI260748 B TW I260748B
Authority
TW
Taiwan
Prior art keywords
hollow portion
pin
package
die
hollow
Prior art date
Application number
TW094123695A
Other languages
English (en)
Other versions
TW200703585A (en
Inventor
Wen-Fu Jiang
Original Assignee
Wen-Fu Jiang
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wen-Fu Jiang filed Critical Wen-Fu Jiang
Priority to TW094123695A priority Critical patent/TWI260748B/zh
Application granted granted Critical
Publication of TWI260748B publication Critical patent/TWI260748B/zh
Publication of TW200703585A publication Critical patent/TW200703585A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)
  • Led Device Packages (AREA)

Description

1260748 五、發明說明(1) -【發明所屬之技術領域】 本發明係有關於一種晶粒封裝之製程及使用於封裝製 程之金屬片結構,尤指一種一金屬片上具有複數個封裝 部,且在完成射出成型之一包覆件組合到該封裝部前,可 直接對該封裝部内之複數個接腳進行彎折,再進行後續加 工者。 【先前技術】 發光二極體(LED )係為一種固態的半導體元件,與 鲁-般鎢絲燈泡的熱發光不同,發光二極體係屬於冷光發 光,其發光原理係利用二極體内負電的電子以及正電的電 洞之相互結合而發光,俾當發光二極體兩端通入電流時, 即可令發光二極體產生出光源,又,製作發光二極體時使 用不同的材料,會使其内之電子與電洞所佔之能階不同, 而產生不同波長的光,因為能階的高低差會影響結合後光 子的能量,使得發光二極體可產生白、紅、橙光、黃、 綠、藍或不可見光等,其優點為哥命長、省電、較耐用、 耐震、牢靠、適合量產、體積小、反應快。 ^ 近年來,由於可攜式電子裝置(如:個人數位處理 器、行動電話)的普及與省電、環保的意識高漲,使得發 光二極體之需求量大幅增加,其用途包括按鍵、行動電話 之背光源、儀表設備、車輛煞車燈與指示燈、大型廣告看 板以及交通號誌…等,為因應此一趨勢,各廠商莫不竭力 提昇發光二極體之品質與產量,從上游的單晶片製造,到
1260748 五、發明說明(2) -中游的晶粒製成’以至於下游的晶粒封裝皆是如此,其中 下游的晶粒封裝作業,係決定發光二極體品質的重要關 鍵,因為若下游之晶粒封裝技術不佳,極易導致發光二極 體之品質低落,即使中上游生產再好的晶粒亦為枉然。 習知之一種晶粒封裝之製程,請參閱第1圖及第2圖所 示,係對一金屬片進行沖壓,令該金屬片上得以形成複數 個封裝部2,並進行表面鍍銀,而後將射出成型之一包覆 件組合至該封裝部2,再將該封裝部2之二接腳22、24進行 彎折,以彎折到所需要之形狀,再將一晶粒置入該包覆件 ’並進行填膠使該晶粒完全的被包覆’以防止該晶粒氧 化,隶後進行沖斷邊材作業,令完成晶粒封裝之成品自該 金屬片上脫洛。 惟,上述晶粒封裝之過程中,請參閱第2圖所示,在 對該封裝部2之二接腳2 2、2 4進行彎折前,需先沖斷該等 接腳2 2、24與該封裝部2之連接處,因為該等接腳22、24 係與該封裝部2相連接,但如此一來,在該等接腳2 2、2 4 進行彎折時,不僅極易造成該封裝部2表面鍍銀層之磨 損,且該等接腳22、24與該包覆件間,常因彎折時之應力 #中而產生出裂痕及間隙,而在該晶粒產生出一光源時, 會使該光源自裂痕及間隙中透射出來,因此,習知之製程 易使發光二極體在製造之過程中,產生如上所述為數眾多 之瑕疵品,因而使成品之良率不易控制及提昇,因此,如 何改良習知發光二極體之封裝技術,以降低不良率,係為 該發光二極體之製程中急需改良之問題。
第6頁 1260748 五、發明說明(3) 明内容 有鑑於 ,終於 封裝製 以減少 本發明 屬片進 内之複 裝部之 件組合 行填膠 氧化, 品自吕亥 件因該 痕及空 升對產 本發明 結構, 前述之諸多缺失,發明 開發設計出本發明之一 程之金屬片 生產過程中 結構,可改 不良品的產 目的,係提供一種 之另一目的,係提供 一鏤空部,該二第 中一個 在另一 【發 實驗 用於 失, 一金 裝部 •亥封 包覆 且進 氣而 之成 包覆 出裂 效提 •屬片 封裝部,在 二第 在其 腳, 二接腳,該 之 行沖壓以形 數個接腳, 表面進行電 到該封裝部 使該晶粒被 最後再進行 金屬片上脫 等接腳之彎 隙,以及對 品良率的控 該金屬片結 各該封裝部 第一鏤空部 個第一鏤空 第一接腳之 人經過長久 種晶粒封裝 良上述製程 生。 晶粒封裝之 裝部,並同 需要之各種 後將完成射 晶粒置入该 以防止該晶 業,以使完 即可避免習 覆件與該等 面電鍍層的 努力研究與 之製程及使 中諸多的缺 製程,係對 時彎折該封 形狀,並對 出成型之一 包覆件内, 粒因接觸空 成晶粒封裝 知製程之該 接腳間產生 磨損,可有 内係包括一 一鏤空部間 成複數個封 以彎折成所 鍍,在電鍍 上,並將一 完全包覆, 沖斷邊材作 落,如此, 折,在該包 該等接腳表 制。 種使用於封裝製程之金 構上係包括由沖壓所形成之複數個 邊框’該邊框内係設有 係設有一第二鏤空部, 部間,係設有一第一接 與第二鏤空 部與該第二 一端與該第 鏤空部間,係設有一第 二接腳之一端係向該第
第7頁 1260748
五、發明說明(4) .一鏤空部延伸,且血 鏤空部延伸,且气二二故框相隔一間隙,另端係向該第二 隔一空隙,而兮:第 接腳之另端與該第二接腳之另端相 等接腳間,係形成… 巧弟一鏤空部、該第二鏤空部及該 接腳與該第二接::個連接部,該等連接部係使該第-在進行表面電鍍及^f在該封裝部内,如此,該封裝部 二接腳直接進行彎折衣如’即可直接對該第一接腳與該第 為便 責審查委。 功效,做更進一& 二%對本發明之目的、技術特徵及其 鲁洋細說明如下··’ 心識與瞭解’茲舉實施例配合圖式, 【實施方式】 本發明係一種曰 所示,該製程係對1曰=封裝之製程,請參閱第3圖〜第6圖 形成複數個封農部4,金屬片進行沖壓,令該金屬片上得以 進行彎折,以彎折成,並同時對該封裝部4内之複數個接腳 後之該封裝部4表面谁所需干要之各種形狀,復對已進行f折 覆件‘8組合到該封裝部鍍並成:出成型之-包 | 48内,且進行填膠使兮曰〜日日粒49置入該包覆件 •49因接觸空氣而氧化元全包覆’以防止該晶粒 成上述晶粒封装;丄:中斷邊材作業,使已完 ^ <成口口 (如第6圖所示)白兮人印 上脫洛,如此’即可避免習知晶粒封裝f程中V屬片 48因該專接腳之彎折,而在該包邊包覆件 出裂痕及空隙,以及鮮該封裝部4表面電'鑛層之接磨腳損間產可生 1260748 五、發明說明(5) -有效提升對產品良率的控制。 本發明之一種使用於封裝製程之金屬片結構,請參閱 第4圖〜第6圖所示,係對一金屬片進行沖壓,以形成複數 個封裝部4,各該封裝部4内分別係包括一邊框4 0、二第一 鏤空部41、一第二鏤空部42、一第一接腳43、一第二接腳 4 4及複數個連接部4 6,其中該二第一鏤空部4 1係設在該邊 框4 0内,該第二鏤空部4 2係設在該二第一鏤空部4 1之間, 該第一接腳4 3係設在其中一個第一鏤空部4 1與第二鏤空部 42間,該第二接腳44係設在另一個第一鏤空部41與該第二 肇凄空部4 2間,且該第一接腳4 3之一端與該第二接腳4 4之一 端係向該第一鏤空部4 1延伸,且與該邊框4 0相隔一間隙 410,另端係向該第二鏤空部42延伸,且該第一接腳43之 另端與該第二接腳44之另端相隔一空隙42 0,該等連接部 46係形成於該邊框40、該第一鏤空部41、該第二鏤空部42 及該等接腳43、44間,使該第一接腳43與該第二接腳44可 固定在該封裝部4内,如此,可在該金屬片進行沖壓之同 曰寺,即對該第一接腳4 3與該第二接腳4 4進行彎折動作,而 不必如習知之製程,需先將該包覆件4 8組合到該封裝部4 y,並將該等接腳與該邊框40之連接處沖斷,才可對該等 接腳進行彎折,不僅可避免該包覆件4 8因該等接腳之彎 折,而產生出裂痕及縫隙,並可避免表面電鍍層在沖斷過 程中受到磨損。 在該實施例中,復請參閱第4圖〜第6圖所示,該封裝 部4内尚包括複數個孔洞4 5及凹痕4 7,其中該等孔洞4 5係
第9頁 1260748 五、發明說明(6) •分別開設在該第一接腳4 3及該第二接腳4 4鄰近該第二鏤空 部4 2處,該等孔洞4 5可供一包覆件4 8貫穿,使該包覆件4 8 得以包覆該第一接腳4 3之一端及該第二接腳4 4之一端,而 該等凹痕4 7係設在該等連接部4 6上’在晶粒封裝之製程完 成時,用以令該等接腳4 3、4 4得以輕易的脫離該封裝部 4,使完成晶粒封裝之成品不易造成損壞及變形。 按,以上所述,僅為本發明最佳之一具體實施例,惟 本發明之構造特徵並不侷限於此’任何熟悉該項技藝者在 本發明領域内,可輕易思及之變化或修飾,皆可涵蓋在以 本案之專利範圍。
第10頁 1260748 圖式簡单說明 -【圖式簡單說明】 第1圖係習知之晶粒封裝之流程圖; 第2圖係習知之金屬片上之封裝部之結構; 弟3圖係本發明之晶粒封裝之流程圖, 第4圖係本發明之使用於封裝製程之金屬片結構; 第5圖係本發明之封裝部之第一接腳與第二接腳彎折 後之示意圖; 第6圖係本發明之晶粒封裝製程之成品之示意圖。 •【主要元件符號說明】 封裝部.......... ••…4 邊框............ • •••••40 第一鏤空部…· ••…41 間隙............ ……410 第二鏤空部…· ••…42 空隙............ ……420 第一接腳....... ••"•43 第二接腳…… ......44 ~7\ 、Ά ............. .....Α Γ; iiL jLa ......... ......a a /l°J .....4 0 4 D 凹痕............. ••…4 7 包覆件......... ……48 日日粒 ••…49
第11頁

Claims (1)

1260748 六、申請專利範圍 . 1、一種晶粒封裝之製程,係包括以下步驟: 首先,對一金屬片進行沖壓,令該金屬片上形成複數 個封裝部,並彎折該封裝部所設之複數個接腳; 嗣,對該封裝部表面進行電鍍; 再將一包覆件組合至該封裝部上; 將一晶粒置入該包覆件内; 進行填膠使該晶粒被完全包覆; 嗣,進行沖斷邊材作業,使完成晶粒封裝製程之成品 自該金屬片上脫落。 • 2、如申請專利範圍第1項所述之製程,其中該金屬片 所沖壓成型之各該封裝部,係包括: 一邊框; 二第一鏤空部,係設在該邊框内; 一第二鏤空部,係設在該二第一鏤空部之間; 一第一接腳,係設在其中一個第一鏤空部與該第二鏤 空部間,該第一接腳之一端係向該第一鏤空部延伸,且與 該邊框相隔一間隙,另端係向該第二鏤空部延伸; 一第二接腳,係設在另一個第一鏤空部與該第二鏤空 部間,該第二接腳之一端係向該第一鏤空部延伸,且與該 胃邊框相隔一間隙,另端係向該第二鏤空部延伸,且與該第 一接腳之另端相隔一空隙; 複數個連接部,係分別形成於該邊框、該第一鏤空 部、該第二鏤空部及該等接腳間。 3、一種使用於封裝製程之金屬片結構,係設有複數
第12頁 1260748 六、申請專利範圍 -個封裝部,各該封裝部内分別係包括: 一邊框; 二第一鏤空部,係設在該邊框内; 一第二鏤空部,係設在該二第一鏤空部之間; 一第一接腳,係設在其中一個第一鏤空部與該第二鏤 空部間,該第一接腳之一端係向該第一鏤空部延伸,且與 該邊框相隔一間隙,另端係向該第二鏤空部延伸; 一第二接腳,係設在另一個第一鏤空部與該第二鏤空 部間,該第二接腳之一端係向該第一鏤空部延伸,且與該 •t框相隔一間隙,另端係向該第二鏤空部延伸,且與該第 一接腳之另端相隔一空隙; 複數個連接部,係分別形成於該邊框、該第一鏤空 部、該第二鏤空部及該等接腳間。 4、如申請專利範圍第3項所述之結構,其中該封裝部 内尚包括: 複數個孔洞,係分別設在該第一接腳及該第二接腳鄰 近該第二鏤空部處,該等孔洞係可供一包覆件貫穿; 複數之凹痕,該等凹痕係設在該等連接部上。
TW094123695A 2005-07-13 2005-07-13 Die packaging process and metal plate structure used in packaging process TWI260748B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW094123695A TWI260748B (en) 2005-07-13 2005-07-13 Die packaging process and metal plate structure used in packaging process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW094123695A TWI260748B (en) 2005-07-13 2005-07-13 Die packaging process and metal plate structure used in packaging process

Publications (2)

Publication Number Publication Date
TWI260748B true TWI260748B (en) 2006-08-21
TW200703585A TW200703585A (en) 2007-01-16

Family

ID=37874840

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094123695A TWI260748B (en) 2005-07-13 2005-07-13 Die packaging process and metal plate structure used in packaging process

Country Status (1)

Country Link
TW (1) TWI260748B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074599B2 (en) 2007-07-24 2018-09-11 Micron Technology, Inc. Semiconductor dies with recesses, associated leadframes, and associated systems and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074599B2 (en) 2007-07-24 2018-09-11 Micron Technology, Inc. Semiconductor dies with recesses, associated leadframes, and associated systems and methods

Also Published As

Publication number Publication date
TW200703585A (en) 2007-01-16

Similar Documents

Publication Publication Date Title
JP5010716B2 (ja) Ledパッケージ
JP5010693B2 (ja) Ledパッケージ
US9324694B2 (en) Light-emitting diode
JP5860289B2 (ja) Led装置の製造方法
US7635917B2 (en) Three-dimensional package and method of making the same
JP5368809B2 (ja) Ledモジュールの製造方法およびledモジュール
CN103972364A (zh) 一种led光源的制造方法
CN102760825A (zh) Led封装及其制造方法
WO2007119782A1 (ja) 発光装置及びその製造方法
JP2007180227A (ja) 光半導体装置およびその製造方法
JP2011176277A (ja) Ledパッケージ
WO2008138183A1 (fr) Diode électroluminescente de type à rayonnement latéral
JP2007507108A5 (zh)
JP2010062365A (ja) 半導体装置およびその製造方法
TWI389294B (zh) A package structure for manufacturing a light emitting diode chip which reduces the luminous efficiency of a phosphor due to high temperature and a method of manufacturing the same
JP5378568B2 (ja) Ledパッケージ
WO2021164386A1 (zh) 方形扁平无引脚封装结构及其制备方法、以及电子器件
JP5233992B2 (ja) 発光装置
JP2011204790A (ja) 半導体発光装置
TWI260748B (en) Die packaging process and metal plate structure used in packaging process
CN106058021A (zh) 芯片级封装发光装置及其制造方法
TWI424549B (zh) 改良導線的二極體封裝及其製作方法
JP2011171769A (ja) Ledパッケージの包装材
CN106848036A (zh) 一种led封装结构及其封装方法
US20090078953A1 (en) Light emitting diode package structure

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees