TWI260172B - Base station/user equipment (UE) having a hybrid parallel/serial bus interface - Google Patents

Base station/user equipment (UE) having a hybrid parallel/serial bus interface Download PDF

Info

Publication number
TWI260172B
TWI260172B TW091134141A TW91134141A TWI260172B TW I260172 B TWI260172 B TW I260172B TW 091134141 A TW091134141 A TW 091134141A TW 91134141 A TW91134141 A TW 91134141A TW I260172 B TWI260172 B TW I260172B
Authority
TW
Taiwan
Prior art keywords
chinese
block
english
usa
data
Prior art date
Application number
TW091134141A
Other languages
English (en)
Other versions
TW200402240A (en
Inventor
Joseph Gredone
Alfred Stufflet
Timothy A Axness
Original Assignee
Interdigital Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/990,060 external-priority patent/US7069464B2/en
Application filed by Interdigital Tech Corp filed Critical Interdigital Tech Corp
Publication of TW200402240A publication Critical patent/TW200402240A/zh
Application granted granted Critical
Publication of TWI260172B publication Critical patent/TWI260172B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00Parallel/series conversion or vice versa
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Dc Digital Transmission (AREA)

Description

1260172 ⑴ 致、發明說明 (發明說明應敘明。發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明 技術領域 本發明係關於匯流排資料傳送。特別是,本發明 少傳送匯流排資料的線路。 、'、 先前技藝 圖1所示者即為用於傳送資料之匯流排其一範例。圖i 係一用於無線通訊系統之接收與傳送增益控制器(Gc)儿 、32,及一 GC控制器38說明圖。一通訊台,像是基地台或 使用者設備,會傳送(TX)及接收(RX)信號。為控制這些信 號增益,落屬於其他接收/傳送元件的運作範圍之間,Gc 3〇 、32會調整rx及TX信號上的增益度。 為控制GC 30、32的增益參數,會利用一 gC控制器38。 即如圖1所示,該GC控制器38會利用一功率控制匯流排, 像是16條線路匯流排34、36來送出TX 36及RX 34信號的增 益值,像是各者為八條線路。功率控制匯流排線路34、36 雖可供允快速資料傳送,然這會要求該GC 30、32及該GC 担制器38上許多接腳,或是像一專用積體電路(ASIC)之積 體電路(1C)上GC 30、32及GC控制器38間的許多連線。增加 接腳數會要求額外電路板空間與連線。增加1C連線會佔用 珍貴的1C空間。大量的接腳或連線或會依實作方式而定提 高匯流排成本。 從而,希望是可具有其他的資料傳送方式。 發明内容 1260172 發明說明績頁 (2) 一資料區塊 一種混合平行/ _列匯流排介面,此者具有 解多工裝置。該資料區塊解多工裝置具有一輸入,此者經 組態設定以接收一資料區塊,並將該資料區塊解多工成複 數個細塊。對於各個細塊,一平行轉_列轉換器可將該細 塊轉化成串列資料。一線路可傳送各個細塊的_列資料。 一串列轉平行轉換器可轉換各細塊的串列資料以復原該 細塊。資料區塊重建裝置可將各復原細塊合併成該資料區 塊。一使用者設備(或一基地台)具有一增益控制控制器。 該增益控制控制器會產生一具有代表一增益值之η位元的 資料區塊。一資料區塊解多工裝置具有一輸入,此者經組 態設定以接收該資料區塊,並將該資料區塊解多工成複數 個細塊。各個細塊具有複數個位元。對於各個細塊,一平 行轉串列轉換器可將該細塊轉化成串列資料,一線路傳送 該細塊串列資料,而一串列轉平行轉換器可轉換該細塊串 列資料以復原該細塊。一資料區塊重建裝置可將該等經復 原細塊合併成該資料區塊。一增益控制器接收該資料區塊 ,並利用該資料區塊的增益值以調整其增益。 實施方式 圖2所示者係一混合平行/串列匯流排介面區塊圖,而圖 3為一混合平行/串列匯流排介面資料傳送作業流程圖。一 資料區塊會被跨於該介面而從節點1 50傳送到節點2 52 (54) 。一資料區塊解多工裝置40接收該區塊,並將其解多工成 為i個細塊,以利於i條資料傳送線路44上傳送(56)。該數值 i係根據連線數目與傳送速度之間的取捨而定。一種決定i (3) 1260172 發明說柄績頁 值的方式是首先決定_傳送該資料區塊所得承允之最大 延遲。按照此最大延遲5可決定出傳送該區塊所需要的最 小線路數目。利用最小數量的線路,用以傳送資料的線路 會被選定為至少該最小值量。線路44可為接腳,以及並在 電路板上或於-IC連接上的相關連線。—種解多工成細塊 的万式是將區塊切割成一最顯著到一最小顯著細塊。為如 圖4說明’於兩條線路上傳送一八位元區塊,冑區塊會被 解多工成一四位元最顯著細塊及_四位元最小顯著細塊。 另一種万式則是將該區塊交錯跨於i個細塊。該區塊的 m 1個位元會艾成各丨個細塊的第一位元。其次的丨個位元會 夂成各i個、’、田塊的第二位元,如此下去一直到該最後丨個位 兀。為說明如圖5所示之在兩條連線上的一八位元區塊, 第一個位元會被映對到細塊1的第一位元。第二個位元會 被映對到細塊2的第一位元。第三個位元會被映對到細塊i 的第二位元,如此繼續下去,一直到將最後一個位元映對 到細塊2的最後位元。 各個細塊會被送到i個平行轉串列(P/S)轉換器42之相對 應者(5 8),從平行位元轉換成事列位元,並於線路上串列 循序地傳送(60)。在各條線路的相對側會是一串列轉平行 (S/P)轉換器46。各個S/P轉換器46會將所傳串列資料轉換成 其原始細塊(62)。第i個經復原細塊會被一資料區塊重建裝 置48處理,以重建該原始資料區塊(64)。 另一方面,雙向方式,會利用i條連線以按雙向方式傳 送資料,即如圖6。可按雙向傳送資訊資料,或是可按單 (4) 1260172 發明說明續買 一方向傳送資訊而朝另 方向送返確認信號。在此,一資 料區塊解夕工及重建裝置66會接收從節點1 %傳送到節點 2 52的資料區《。該解多工及重建裝置⑼會將該區塊解多 工成i個細塊。i個P/S轉換器68會將各個細塊轉換成事列資 料。—組多工器(MUX)/DEMUX 71將各個p/s轉換器68耦接到 1條線路44的相對應者。在節點2 52處,另一組的多工器 MUX/DEMUX 75將線路44連接到一組s/p轉換器72。該組s/p 轉換器72會將各細塊的所收串列資料轉換成為原始傳送 的細塊。所收細塊會被一資料區塊解多工及重建裝置% 重建成原始資料區塊,並輸出為所接收的資料區塊。 對於從節點2 52傳送到節點i 5〇的各區塊,該資料區塊 解夕工及重建裝置76會接收一資料區塊。該區塊會被解多 工成為各細塊,並將各細塊傳送到一組p/s轉換器科。該 P/S轉換器74會將各細塊轉換成串列格式,以供跨於丨條線 路44傳送。節點2組的MUX/DEMUX乃會將該等p/s轉換器μ 耦接到1條線路44,而節點i組的MUX/DEMUX 7 1會將線路44 耦接到i個S/P轉換器70。該等s/p轉換器7〇將所傳資料轉換 成其原始細塊。該資料區塊解多工及重建裝置66從所收細 塊重建出資料區塊,以輸出所接收的資料區塊。既然一次 只會在單一方向上傳送資料,這種實作可按半雙工方式運 作0 圖7係一雙向切換電路的實作簡圖。該節點1 p/s轉換器 68的串列輸出會被輸入到一三態式緩衝器78。該緩衝器π 具有另一輸入,這會被耦接到一表示高狀態的電壓。該緩 1260172 乘相績買 ''' ^ 衝為78的輸出係串列資料,透過線路85被傳送到一節點2 二怨式緩衝器84。電阻86會被耦接於線路85與接地之間。 彥即點2緩衝器84傳通該串列資料給一節點2 s/p轉換器74 。類似地,來自該節點2 P/S轉換器74的攀列輸出會被輸入 到一二態式緩衝器72。該緩衝器72也具有另一耦接於一高 電壓的輸入。該緩衝器82的串列輸出會透過線路85而傳送 1 : ^ 1 一怨式緩衝器8 〇。該節點1緩衝器8 0會將該攀列資 料傳通至一節點1 S/P轉換器70。 在另種實作裡,部分的i條線路44可在一方向上傳送資 料,而其他的i條線路44可在另一方向上傳送資料。在節 ”、、占1 50 ’會收到一資料區塊以供傳送到節點2 52。根據該 區塊所需之資料產通速率以及另一方向上的話務需求而 走’在此會利用j條連線來傳送該區塊,其中該〗值為1到i 之間。該區塊會被分成j個細塊,並利用丨個p/s轉換器⑽中 的j個來轉換成j组串列資料。相對應的j個節點2 s/p轉換器 72 ’與卽點2資料區塊區別及重建裝置76會復原該資料區 塊。在相反方向上,會利用達Η或k條線路以傳送該資料 區塊。 在一用於增益控制匯流排之雙向式匯流排較佳實作中 ’會在一方向上送出一增益控制值,並送返一確認信號。 或另者,在一方向上送出一增益控制值,而在另一方向上 送出一增益控制裝置狀態信號。 一種混合平行/串列介面實作係於一同步系統内,且可 參如圖8所就明者。在此,會利用一同步時脈以同步各式 -10- 1260172 發明說明續頁 (6) 點,會送出 元件的計時。為表述該資料區塊傳送作業的起 一開始位元。即如圖8所示,各線路會在其正常零水準。 然後會送出一表示開始區塊傳送作業的開始位元。在本例 中5所有線路會送出一開始位元’然實僅需在一條線路上 送出開始位元。如在任一條線路上送出開始位元,像是一 1值,則接收節點會明暸開始該區塊資料傳送作業。在此 ,會透過其相對應線路送出各個串列細塊。在傳送各細塊 後,線路會回返至彼等正常狀態,像是皆為低者。 在其他實作裡,也會利用開始位元做為待予執行之函數 的表示器。這種實作方式可如圖9說明。而如圖10所示者 ,如任一連線的第一位元為1值,該接收節點會暸解待予 傳送區塊資料。即如圖11之GC控制器實作的表格所列,利 用三種開始位元組合·· 01、10及11。00表示尚未送出開始 位元。各個組合代表一種函數。在本例中,01表示應執行 一相對減少函數,像是將該資料區塊值減少1值。10表示 應執行一相對增加函數,像是將該資料區塊值增加1值。 11表示應執行一絕對值函數,此時該區塊會維持相同數值 。為增加可用函數的數目,可利用額外位元,例如,可將 每條線路2個開始位元映對到達七(7)項函數,或是將i條線 路的η個開始位元映對到達in+1-l種函數。處理裝置86會依 開始位元所述,對所收的資料區塊執行函數。 在如圖12所示的另款實作裡,開始位元表示一目的地裝 置。即如圖13所示,此為兩個目的地裝置/兩條線路實作 ,開始位元的組合會關聯到對所傳資料區塊之目的地裝置 1260172 ^7) 奋明說明績頁 8 8_92。01表示裝置1; 10表示裝置2;而11表示裝置3。在收 到該資料區塊重建裝置48的開始位元後,所重建的區塊會 被送到相對應裝置88-92。為增加潛在目的地裝置的數目 5可利用額外的開始位元。對於在各i條線路上的η個開始 位元,可選定達in+1-l個裝置。
即如圖14所示,可利用開始位元來表示函數及目的地裝 置兩者。圖14顯示一具有像是RX及TX GC兩個裝置的三條 連線系統。在各條線路上利用開始位元,圖中繪出兩個裝 置的三種函數。在本例中,線路1的開始位元代表該標的 裝置,「0」為裝置1,而「1」為裝置2。連線2及3的位元 代表所執行函數。「11」代表絕對值函數;「10」代表相對 增加函數;而「01」代表相對減少函數。所有三個開始位 元為零,意即「000」,會是正常非資料傳送狀態,而在此 並未使用「001」。可利用額外的位元以增加更多的函數或 裝置。對於在各i條線路上的η個開始位元,可選定達in+ Li 個函數/裝置組合。 圖15係一實作表示函數及目的地裝置兩者之開始位元 的系統區塊圖。經復原的細塊會由該資料區塊重建裝置48 所接收。根據所收到的開始位元,該處理裝置86會執行所 述函數,而將所處理區塊送到所述之目的地裝置88-92。 即如圖16流程圖所示,會將表示該函數/目的地的開始 位元增入各個細塊内(94)。在此,會透過這i條線路送出這 些細塊(96)。利用開始位元,會在資料區塊上執行適當函 數,資料區塊會被送到適當目的地或兩者(98)。 -12- 1260172 " 賴麵續買
為增加同步系統内的產通量,會利用時脈的正(雙)及負 (單)邊緣兩者來傳送區塊資料。其一實作可如圖17所二、 資料區塊解多工裝置100收到資料區塊,並將其解多工成 兩個(雙及單)組i個細塊。在此,會將丨個細塊的各組資料 送到個別各组的i個P/S裝置102、104。即如圖17所示,一組 的單P/S裝置102會具有丨個P/S裝置,這會擁有其經反置器 118所反置的時脈信號。因此5經反置的時脈信號會是經 相對於Μ系統時脈而延遲的半個時脈週期。一組丨個 106會在該組雙P/s裝置1〇4與該組單p/s裝置1〇2之間,按兩 倍於該時脈速率而進行選定。在各連線上傳送的產獲資料 會是兩倍的時脈速率。在各連線的另一端是一相對應的 DEMUX 108。這些DEMUX 1〇8會循序地按兩倍時脈速率, 將各條線路44耦接到一雙112與單11〇緩衝器。各個緩衝器 112、11〇接收一相對應的雙與單位元,並握持該數值一個 元整時脈週期。一雙116與單114組的S/P裝置會復原該等雙
與單細塊。一資料區塊重建裝置122會從各個所傳細塊重 建該資料區塊。 圖18說明利用該正及負時脈邊緣,在一系統線路上進行 的資料傳送作業。圖示者係待予於線路1上傳送的雙資料 與單資料。斜楔部分表示合併信號内的負時脈邊緣’而無 斜楔部分則表示正者。即如圖示,資料傳送速率會增加一 倍。 圖19係一用於一 GC控制器38及一 GC 124之間的混合平行 /串列介面較佳實作。一資料區塊,像是16位元的GC控制 -13 - 1260172 (9) 發明說明續頁 貝料(8¼元Rx和8位元τχ),會被從該GC控制器38傳送給一 貝料區塊解多工裝置40。該資料區塊會被解多工成為兩個 像疋兩個8位元細塊。會對各個細塊增附一開始位 元 像X令為每個細塊9位元。在此,會利用兩個P/s轉換 备42於兩條線路上傳送這兩個細塊。當S/P轉換器46偵測到 開始&凡時就會將所接收細塊轉換為平行格式。該資料區 塊重建裳置會重建原始16位元以控制GC 124的增益。如開 口义化表述出一函數,即如圖丨丨所示,該AGC 124會在調 I ~ S之前,先對所收區塊執行該項函數。 圖20係於一混合平行/串列匯流排轉換器另一較佳實作 ’此係位於GC控制器38及一 RX GC 30與TX GC 32間,並利 用一⑺條線路。該GC控制器38會按適當RX及TX增益值與 開始位元,即如圖14所示,送出一資料區塊給該GC 30 ' 32 °如確採用按圖14的開始位元,裝置1為rx GC 30而裝置 2為TX GC 32。該資料區塊解多工裝置4〇會將該資料區塊解 多工成為三個細塊,以供透過這三條線路而傳送。利用三 個P/S轉換器42及三個s/p轉換46,各細塊會被串列地在各 線路上傳送,並轉換成原始細塊。該資料區塊重建裝置48 會重建原始資料區塊,並執行如開始位元所述之函數,像 是相對增加、相對減少及絕對值。所獲資料會被送到如開 始位元所述之RX或TX GC 30、32。 圖式簡單說明 圖1係RX與TX GC和GC控制器圖式說明。 圖2係一混合平行/樂列匯流排介面區塊圖。 1260172 (10) 發明說明續頁 圖3係利用混合平行/樂列匯流排介面之資料區塊傳送 作業流程圖。 圖4說明將一區塊轉成最顯著及最小顯著細塊之解多工 作業。 圖5說明利用資料交錯處理對一區塊進行解多工作業。 圖6係一雙向混合平行/串列匯流排介面之區塊圖。 圖7係一雙向線路實作圖式。
圖8係開始位元之計時圖。 圖9係一函數可控制性之混合平行/_列匯流排介面的 區塊圖。 圖10係一函數可控制性之混合平行/串列匯流排介面的 開始位元計時圖。 圖11係表示各項函數之開始位元實作列表。 圖12係目的地控制混合平行/串列匯流排介面之區塊圖。 圖13係表示各項目的地之開始位元實作列表。
圖14係表示各項目的地/函數之開始位元實作列表。 圖15係目的地/函數控制混合平行/申列匯流排介面之區 塊圖。 圖16係表示各項目的地/函數之開始位元流程圖。 圖17係正及負時脈邊緣之混合平行/_列匯流排介面區 塊圖。 圖1 8係正及負時脈邊緣之混合平行/攀列匯流排介面計 時圖。 圖19係一 2線式GC/GC控制器匯流排區塊圖。 -15- 1260172 發明說明績頁 (11) 圖20係一 3線式GC/GC控制器匯流排區 圖式代表符號說明 30 接收增益控制器 32 傳送增益控制器 34 線路匯流排 36 線路匯流排 38 GC控制器 40 資料區塊解多工裝置 42 平行轉串列(P/S)轉換器 44 資料傳送線路 46 串列轉平行(S/P)轉換器 48 資料區塊重建裝置 50 節點1 52 節點2 66 資料區塊解多工及重建裝置 68 平行轉_列^“)轉換器 70 串列轉平行(S/P)轉換器 72 串列轉平行(S/P)轉換器 74 平行轉季列(p/s)轉換器 76 資料區塊解多工及重建裝置 78 緩衝器 80 緩衝器 82 緩衝器 84 緩衝器 -16- 1260172 (12) 85 線路 86 電阻 88 目的地裝置 90 目的地裝置 92 目的地裝置 100 資料區塊解多工裝置 102 單P/S裝置 104 雙P/S裝置 106 多工器 108 解多工器 110 緩衝器 112 緩衝器 114 單P/S裝置 116 雙P/S裝置 122 資料區塊重建裝置 124 增益控制器 發萌謂;_續頁
-17-

Claims (1)

1260172
發明專利說明書 、填寫本書件時行詳閱申請書後之申請須知,作※記號部分請勿填寫) ※申請案號:―分類:―一 __ ※申請日期:Ljj /1 壹、 發明名稱 (中文)有混合平.行/争列匯流排介面之基地台/佬用者設傭_ (英文)』ASE STAJION/USER EQUIPMENT〔UE、HAVING A HYBRID PARALLEL/SERIAL BUS INTFRFArp_ 貳、 發明人(共3人) 發明人—i_(如發明人超過一人,請填說明書發明人續頁) 姓名:中文)約瑟萬玻丹_____ X英文)JOSEPH GREDONE __ 住居所地址:C中文)美國宥州查爾方市比靈斯利踗15Q躲_ i英文)159 BILLINGSLEY DRIVE, CHAT JONT· PA 18914, U.S.A. 國籍:Ci·文)美國_ (英文)U.S.A.__ 參、 申請人(共1人) 申請人 」(如申請人超過-人,請填說明書申請人續頁) 姓名或名稱:(中文)美商數位際技術公司___ (英文)INTERDIGITAL TECHNOLOGY CORPORATION_ 住居所或營業所地址:(中文)美國德來懷州威明頓市德拉瓦,大道300號 (英文)300 DELAWARE AVENim. STITTR 97_ WILMINGTON, DE 19RQ1, U.S.A._ 國籍:C中文)美國_(英文)U.S.A._ 代表人··(中文)廢納德Μ.伯利斯___ (英文)DONALD M. BOLES 1260172 說明書發明人續頁 發明人 2 姓名: (中文)艾佛瑞 史逵福利 (英文)ALFRED STUFFLET 住居所地址:(中文)美國賓州普里矛斯會議市伍布魯克路830號 (英文) 830 WOODBROOK LANE, PLYMOUTH MEETING, PA 19462, U.S.A. 國籍: (中文)美國 (英文)U.S.A· 發明人 3 姓名: (中文)堤摩西 A.亞瑟尼司 (英文)TIMOTHY A· AXNESS 住居所地址:(中文)美國賓州喀里吉維爾市李查路270號 (英文)270 RICHARD WAY, COLLEGEVILLE,PA 19426, U.S.A. 國籍:(中文)美國_(英文)U.S.A. -2- 1260172 捌、聲明事項 □本案係符合專利法第二十條第一項□第一款但書或□第二款但書規 定之期鬩,其曰期義:_ □本案已向下列國家(地區)申請專利,申請曰期及案號资料如下: 【格式請依:申請國家(地區);申請日期;申請案號順序註記】 1。 美國;2001 年 11 月 21 日;09/990,060_ 2, 美國;2002 年 02 月 22 日;10/080,899_ 3„ __ 4。___ 0主張專利法第二十四條第一項優先權·· 【格式請依:受理國家(地區);曰期;案號順序註記】 1.美國;2001 年 11 月 21 日;09/990,060_ 美國;2002 年 02 月 22 日;10/080,899 2 3 4 5 6 7 8 9 _ □主張專利法第二十五條之一第一項優先權 【格式請依:申請曰;申請案號順序註記】 2. □主張專利法第二十六條微生物: □國内微生物【格式請依:寄存機構;日期;號碼順序註記】 1. _ 2._ 3._ ]國外微生物【格式請依:寄存國名;機構;日期;號碼順序註記】 □熟習該項技術者易於獲得,不須寄存。 3. 2.
TW091134141A 2001-11-21 2002-11-21 Base station/user equipment (UE) having a hybrid parallel/serial bus interface TWI260172B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/990,060 US7069464B2 (en) 2001-11-21 2001-11-21 Hybrid parallel/serial bus interface
US10/080,899 US6823469B2 (en) 2001-11-21 2002-02-22 User equipment (UE) having a hybrid parallel/serial bus interface

Publications (2)

Publication Number Publication Date
TW200402240A TW200402240A (en) 2004-02-01
TWI260172B true TWI260172B (en) 2006-08-11

Family

ID=26764107

Family Applications (2)

Application Number Title Priority Date Filing Date
TW091134141A TWI260172B (en) 2001-11-21 2002-11-21 Base station/user equipment (UE) having a hybrid parallel/serial bus interface
TW092128229A TWI285316B (en) 2001-11-21 2002-11-21 Hybrid serial/parallel bus interface, hybrid serial/parallel interface device, bi-directional bus interface device and gain control device

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW092128229A TWI285316B (en) 2001-11-21 2002-11-21 Hybrid serial/parallel bus interface, hybrid serial/parallel interface device, bi-directional bus interface device and gain control device

Country Status (12)

Country Link
EP (1) EP1446722A4 (zh)
JP (1) JP2005510800A (zh)
CN (1) CN100346327C (zh)
AT (2) ATE388525T1 (zh)
AU (1) AU2002352773A1 (zh)
CA (1) CA2467841C (zh)
DE (1) DE60226910D1 (zh)
HK (1) HK1069905A1 (zh)
MX (1) MXPA04004742A (zh)
NO (1) NO20042522L (zh)
TW (2) TWI260172B (zh)
WO (1) WO2003046737A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1329850C (zh) * 2004-01-20 2007-08-01 凌阳科技股份有限公司 多重路径总线资料传输方法及系统
CN1321382C (zh) * 2004-01-20 2007-06-13 宏达国际电子股份有限公司 串行/并行数据转换模块及相关计算机系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH056335A (ja) * 1991-06-27 1993-01-14 Nec Eng Ltd 装置間インタフエース方式
JPH05160819A (ja) * 1991-12-03 1993-06-25 Nec Eng Ltd データ転送装置
JPH05250316A (ja) * 1992-03-05 1993-09-28 Nec Eng Ltd 装置間インタフェース方式
US5602780A (en) * 1993-10-20 1997-02-11 Texas Instruments Incorporated Serial to parallel and parallel to serial architecture for a RAM based FIFO memory
US5768529A (en) * 1995-05-05 1998-06-16 Silicon Graphics, Inc. System and method for the synchronous transmission of data in a communication network utilizing a source clock signal to latch serial data into first registers and a handshake signal to latch parallel data into second registers
US5812881A (en) * 1997-04-10 1998-09-22 International Business Machines Corporation Handshake minimizing serial to parallel bus interface in a data processing system
US7069464B2 (en) * 2001-11-21 2006-06-27 Interdigital Technology Corporation Hybrid parallel/serial bus interface

Also Published As

Publication number Publication date
JP2005510800A (ja) 2005-04-21
CN1589437A (zh) 2005-03-02
AU2002352773A1 (en) 2003-06-10
EP1446722A4 (en) 2005-04-20
DE60226910D1 (de) 2008-07-10
MXPA04004742A (es) 2004-08-02
TWI285316B (en) 2007-08-11
CA2467841C (en) 2008-05-13
EP1446722A1 (en) 2004-08-18
TW200402240A (en) 2004-02-01
NO20042522L (no) 2004-06-16
HK1069905A1 (en) 2005-06-03
TW200419359A (en) 2004-10-01
CN100346327C (zh) 2007-10-31
CA2467841A1 (en) 2003-06-05
ATE388525T1 (de) 2008-03-15
WO2003046737A1 (en) 2003-06-05
ATE397323T1 (de) 2008-06-15

Similar Documents

Publication Publication Date Title
TWI261758B (en) Hybrid parallel/serial bus interface device and base station/user equipment having the same
US20050250461A1 (en) Hybrid parallel/serial bus interface
TWI260172B (en) Base station/user equipment (UE) having a hybrid parallel/serial bus interface
EP1446584B1 (en) Base station having a hybrid parallel/serial bus interface
TWI239742B (en) Method employed by a user equipment (UE) for transferring data and base station/user equipment having a hybrid parallel/serial bus interface

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees