TWI255495B - High voltage device structure - Google Patents

Description

1255495 九、發明說明： 【發明所屬之技術領域】 本發明提供一種高壓元件結構，尤指一種避免漏電之 南壓金氧半導體元件結構。 【先前技術】 高壓金氧半導體（high voltage metal oxide semiconductor，HVMOS)是一種可用於高壓下操作之電晶 體元件。目前HVMOS已被廣泛地應用在中央處理器電源 供應（CPU power supply)、電源管理系統（power management system)以及直流/交流轉換器（ac/DC converter)等中。

以南壓N型金氧半導體（high voltage N-type metal oxide semiconductor，HVNMOS)為例，請參考第}圖，第 j 圖為習知高壓N型金氧半導體(HV NMOS)結構1〇之上視 圖。如第1圖所示，HVNMOS 50係形成於—p型其底（未 顯示）中，其包含有一第一 N型離子佈植區12(斜線區域） 一第二N型離子佈植區14(斜線區域）、一連接部八第 n 型離子佈植區區12與第二N型離子佈植區14 <通道擴散 區（channel diffusion) 16(如點-橫線所示區域）、 ^ 乂及一覆蓋 於通道擴散區16上方之多晶矽閘極18。 1255495 _适20位 廣散 高壓NMOS元件結構10另包含有一源释/ $ 22仪 於第一 N型離子佈植區12.中、一汲極擴散^ ，炎底（未 N型離子佈植區Μ中，以及隔離結構24位％ $棰擴 ^ 2〇 ' ^ 顯示）中，用以將HV NMOS 50之源極擴散險 上，游槌 法。其中’ 散區22及通道擴散區16作良好的隔離保護° ” #由接 说分別和 擴散區20、汲極擴散區22及多晶矽閘極18 % j> \ ° 觸插塞26、28、30及32連接外部電路（未顯 此外，在HV NMOS 50周圍之隔離結構24 緣更 電性 絕 、 分件間的 設有一防護圈（guard ring)40，用以作為MOS々 散

阻絕之用。而此防護圈40之通常係藉由摻雜界[1道障J 20或汲極擴散區22摻雜物相反之雜質以進行 1Π中， 也名Jr構1 (channel stop)。例如，於上述HV NMOS元件’ 口 在高 此防護圈40即為一摻有硼之P型離子佈植隱° ^ “Μ散 壓操作下，若此防護圈40與此HV NM0S % ^ ：f 、分件么朋 區20或 >及極擴散區22相接觸，則可能造成 ηη 支區〃 (breakdown)。亦即，當對此HV NMOS 50的浪梯你 提供正電壓時，將在此汲極擴散區22與此防護圈的交 界面，亦即一 PN接合處(PN junction)，將形成一逆向偏壓， 而當逆向偏壓超過崩潰電壓時，將可能造成元件的損壞。 而由於HVMOS%的操作電壓較高，因此在崩潰電壓較低 的情況下’ HVMQS 5Q即可能在操作中造成元件的損壞。- 1255495 為了解決上述問題，目前係使此源極擴散區20及此汲 極擴散區22與此防護圈40間預留一段足夠的空間，用以 增加HV NMOS 50的接面崩潰電壓（junction breakdown voltage)，避免高壓元件的崩潰。換言之，目前的解決之道 係使HV NM0S 50之此通道擴散區16的長度大於此源極 擴散區20及此汲極擴散區22的長度，亦即需大於通道寬 度（channel width)。然而，在元件尺寸縮小以增加積極度的 ® 情況下，此源極擴散區20與汲極擴散區22之距離較為接 近，從而在通道擴散區16突出於源極擴散區20及沒極擴 散區22之突出區域36及38處，亦即具有高閘極電壓的地 方，將可能產生寄生電流等漏電現象，並因為硼滲入 (diffusion)隔離結構24介面以及删低濃度（l〇w Boron concentration)等現象，造成諸如扭結效應（kink effect)等不 可預測之輸出電流電壓特性（I_V characteristic)曲線，或產 φ 生反彈崩潰（snapback)造成元件的損害。 因此，亟需一種改良之HVMOS元件，以解決高壓元 件中之漏電問題，避免高壓元件有不良之電性表現或在操 作中受到損壞。 【發明内容】 本發明之主要目的在於提供一種可避免漏電流產生之 高壓元件結構，以解上述習知高壓元件中之問題。 1255495 根據本發明之申請專利範圍，係揭露一種高壓元件結 構。該高星元件結構中之半導體元件係設於一具有主動區 域與隔離區域之半導體基底令且位於該 主㈣中，設有一第一導電型之第一離子二:具亥 有第-導電型之第二離子佈植區，在該等離子佈植區中分 別設有-源極擴散區及一沒極擴散區，且於該等離子佈植 •區中間設有-連接該兩離子佈植區之通道擴散區。此外， 該主動區域中更具有一設於該基底表面之導體間極，且該 導體閘極位於該通道擴散區上方。其中該導體開極較該源 極擴散區以及該汲極擴散區長，因此於該導體開極層兩側 形成二突出區域。該隔離區域中則設有第二導電型之隔離 離子佈植區’以及設於該等突出區域下方之第二導電型之 延長離子佈植區，以防止該汲極擴散區與該源極擴散區間 馨座生寄生電流。 為了使#審查委員能更近一步瞭解本發明之特徵及 技術内容’請參閱以下有關本發明之詳細說明與附圖。然 而所附圖式僅供參考與辅助說明用，並非用來對本發明加 以限制者。 【實施方式】 請參考第2圖，第2圖為本發明之高塵元件結構⑽

10 1255495 之上視圖。如第2圖所示，本發明之高壓元件2〇〇係設於 一具有主動區域I與隔離區域Π之半導體基底（未顯示）中 並位於此主動區域I内，而且此隔離區域π係位於此主動 區域I外圍，並包圍此主動區域j。此外，於本實施例中， 此高壓元件200係為一高壓金氧半導體元件(HVM〇s)。 於此主動區域I内，此高壓元件結構21〇包含有一第 ❿一導電型之第一離子佈植區212(斜線區域）、一第一導電型 之第二離子佈植區214(斜線區域）、以及一連接部分此第一 ‘電型第一離子佈植區212與此第一導電型第二型離子佈 植區214之通道擴散區216(如點-橫線所示範圍）。此高壓 兀件結構210 $包含有一設於此第一導電型第一離子佈植 區212中之源極擴散區22〇,以及一設於此第一導電型第 ^離子佈植區214中之汲極擴散區222。其中，此源極擴 _放區220與此汲極擴散區222係分別藉由接觸插塞2%、 228、230及232連接外部電路（未顯示）。 ^而且，此高壓元件結構210更包含有一覆蓋於通道擴 散區216上方之導體閘極218。此導體閘極218可由金屬、 夕曰曰矽(poly_silicon)、多晶矽與氮矽化合物、或多晶矽與金 屬多晶石夕化合物所結合之雙層結構等所構成。且該導體閉 極218與基底間可另包含一間極氧化層（圖中未示）。此外， 此導體閘極2!8較此源極擴散區22〇與此汲極擴散區222 1255495 為長’因此於此源極擴散區220與此汲極擴散區22兩側分 別形成兩突出區域242、244。 . 而於此隔離區域II中設有一隔離結構224，用以將高 壓元件結構210之源極擴散區220、汲極擴散區222及通 道擴散區216作良好之隔離保護。於此隔離結構224之外 側有一防護圈240,作為各高壓元件間的電性阻絕之用。 _其中，此防護圈240係為一第二導電型之離子佈植區（亦 即形成一隔離離子佈植區），其具有通道阻絕之功能，而且 此防護圈240與此主動區域I中之此源極擴散區220以及 汲極擴散區222間有隔離結構224之阻隔，從而不易發生 電性崩潰。 八二而為了避免在兩突出區域242、244處，可能會產生之 φ 自没極擴散區222流向源極擴散區220之漏電流的問題， 因此本發明特別形成一自此防護圈240延伸而出之延長離 子佈植區246。此延長離子佈植區246係藉由在部分之突 出區域242與244下方進行摻雜，以形成一第二導電型之 離子佈植區，且此處之摻雜步驟可與此防護圈240之推雜 步驟於同一離子佈植製程中進行。此延長離子佈植區可有 效避免兩突出區域242、244產生漏電流的現象，從而提升 高壓元件結構210的效能。而於防護圈240另包含有—接 觸插塞248以與外部電路連接（圖中未示）。此外，此延長 1255495 離子佈植區246可覆蓋了 < 了部分之此通道擴散區216(0< X)，亦可能僅與此通道橋I广 ，、月文區216切齊（X二〇)，或者與之相 距一段距離（X<0)。 必須說明的是，由於太& 7 . 义本發明可適用於HV NMOS元件 以及HVPMOS元件，其^r丄d

、J大幅抑制HVNMOS元件與HV PMOS發生寄生電教等漏電現象，並能有效解決—丽〇s ❿元件因蝴滲入（diffus職）隔離結構介面以及刪低濃度（i〇w

Boron concentration)等現务心山 L、 I所造成之扭結效應(kink effect) 或反彈崩潰(snapback)等問題。因此當第一導電型為N型， =第二導電型為P型時匕高壓元件議即係為- Μ 回壓7L件’此時隔離區域u中之防護圈24〇與此延長離子 佈植區246係為N型之離子佈植區。反之，當此第一導電 型為P型’而第一導電型為N型時，則此高壓元件2〇〇即 ⑩係為一 P型高壓元件’此時隔離區域II中之防護圈240與 延長離子佈植區246係為p型之離子佈植區。此外，半導 體基底可為第一導電型基底，其亦可為第二導電型基底， 而且高壓元件結構210與半導體基底之間更可另設一相對 應之導電型井(well)。 此外，本發明除可具有第2圖所示之高壓元件結構210 外’亦可能具有其他結構。例如，本發明可能具有第3圖 所示之具有雙擴散汲極(double diffused drain, DDD)之高壓 元件結構310。此高壓元件結構310具有第一導電型之第 1255495 —離子佈植區320、第—導電型之第二離子佈植區切、第 -導電型之第三離子佈植區356、以及第—導電型之第四 離子佈植區358。此四個離子佈植區32〇、322、356、3弨 分別於導體閘極318的兩側形成雙汲極結構。而離子佈植 .區320、356可作為源極，且離子佈植區322、358則可作 為汲極㈤樣地，可於該結構3丨〇現有之防護圈34〇外， 形成兩具有第二導電型之延離子佈植區346，以作為源極 攀與沒極間之通道阻絕。 相較於習知之高屡元件結構，本發明特有之延長離子 佈植區可在源極與汲極間形成一通道阻絕，從而有效減少 原=與及極間產生之漏電流。因此，習知因源極與沒極間 漏電流而造成之扭結效應或反彈崩潰等現象亦可獲得改 善0 以上所述僅為本發明之較佳實施例，凡依本發明申請專 利抵圍所做之均等變化與修飾，皆應屬本發日狀涵蓋範圍。 【圖式簡單說明】 第I圖為1知高lN型金氧半導體結構之上視圖。 第2圖為根據本㈣之—具體實關的高愿元件結構之上 視圖。 第圖為根據本發明之一具體實施例的雙擴散汲極高麼元 1255495 件結構之上視圖。 【主要元件符號說明】 10 HVNMOS結構 12 第一 N型離子佈植 區 14 第二N型離子佈植區 16 通道擴散區 18 多晶石夕閘極 20 源極擴散區 22 >及極擴散區 24 隔離結構 26 接觸插塞 28 接觸插塞 30 接觸插塞 32 接觸插塞 36 突出區域 38 突出區域 50 HV NMOS 200 高壓元件 210 南壓元件結構 212 第一導電型之第一 離子佈植區 214 第一導電型之第二離 子佈植區 216 通道擴散區 218 導體閘極 220 源極擴散區 222 >及極擴散區 224 隔離結構 226 接觸插塞 228 接觸插塞 230 接觸插塞 232 接觸插塞 240 防護圈 242 突出區域 244 突出區域 246 延長離子佈植區 1255495

248 接觸插塞 310 南壓元件結構 318 導體問極 320 第一導電型之第一 離子佈植區 322 第一導電型之第二離 子佈植區 340 防護圈 346 延長離子佈植區 356 第一導電型之第三 離子佈植區 358 第一導電型之第四離 子佈植區 I 主動區域 II 隔離區域.

16

Claims (1)

1255495 申請專利範圍： 種Μ元件結構，該高壓元件係設於—具有主動區域 離區域之半導體基底中且位於該主動區域内，該高壓 ^ 凡件結構包含有： —弟一導電型之第-離子佈植區及—第—導電型之第 鲁二離子佈植區設於該基底之絲區域中； :源極擴散區及—汲極㈣區分職於該第—離子佈 植區與該第二離子佈植區中； -=擴散區’設於該基底中之該第— ㈣二離子佈難之間，錢频兩離子佈㈣.” 並位^魏_散區與奴極擴散區之間 及該沒二二且該導體間極較該源極擴散區 赢 長，以於其兩側分別形成二突出區域. •中二及第二導電型之隔離離子佈植區，設於該隔離區域 突出區電型之延長離子佈植區’設於該導體間極之 ^如申料觀圍第1項所叙高壓元件結構， 長離子純區触散區分離。 ，、t次 3·如 申明專利範15第1項所収高愿70件結構， 其中該延 17 1255495 長離子佈植區與該通道擴散區接觸。 4.如申請專利範圍第！項所述之絲元件結構， 長離子佈植區覆蓋部分之該通道擴散區。 ，、4 如申請專·圍第！項所述之高壓元件結構，1中奸 離區域係位於該主動區域之相，且環繞魅純域μ ^如申請專利範圍第1項所述之高愿元件結構，其中該言 壓元件係為一高壓金氧半導體元件。 ^ 其中該第 電型係具有p型摻 7.如申請專㈣圍第1項所述之轉元件結構， 一導電型係具有N型摻雜者，該第二導 雜者。 • 申明專利粑圍弟1項所述之高壓元件έ士播甘占 一莫帝荆#日> 皂兀件結構，其中該第 電型係具有N型摻 導兒i係具有ρ型摻雜者，該第二導 雜者。 9.如申料·圍第丨項所述之高以件 壓元件結構另包令$ 1 /、Τ 匕3至乂—接觸插塞位於該源極擴散區上 乂 一接觸插塞位於該汲極擴散區上方。 18 1255495 ιο·如申請專利範圍第 固* 1項所述之向壓元件結構，其中該高 壓元件結構另包含至少一 ^ 接觸插塞位於該隔離離子佈植區 上方。 ^離如^專鄕㈣丨項所狀高壓元件結構，其中該隔 佈植區係為一防護圈（guard ring)。 十一、圖式：

19