TWI249225B - Interconnection routing method - Google Patents

Interconnection routing method Download PDF

Info

Publication number
TWI249225B
TWI249225B TW093106287A TW93106287A TWI249225B TW I249225 B TWI249225 B TW I249225B TW 093106287 A TW093106287 A TW 093106287A TW 93106287 A TW93106287 A TW 93106287A TW I249225 B TWI249225 B TW I249225B
Authority
TW
Taiwan
Prior art keywords
path
connection
victim
connection path
length
Prior art date
Application number
TW093106287A
Other languages
English (en)
Other versions
TW200531207A (en
Inventor
Pi-Cheng Chen
Hsing-Chien Huang
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Priority to TW093106287A priority Critical patent/TWI249225B/zh
Priority to US10/847,147 priority patent/US7155696B2/en
Publication of TW200531207A publication Critical patent/TW200531207A/zh
Application granted granted Critical
Publication of TWI249225B publication Critical patent/TWI249225B/zh

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Description

1249225
發明所屬之技術領域 本發明係有關於—種適用於半導體晶片繞線的方法 匕:一種一邊繞線(route), 一邊計算串音(cr〇ss_talk) 程度,以預防過大的串音發生的方法。 先前技術 •隨著積體整合電路(integrated circuit,IC)中的元 =數目增加,作為元件之間的連接路徑之間的間距也跟著 ς二。因此,連接路徑與連接路徑間的耦合效應,又稱為 接:二t就越來越明顯。尤其是進入深次微来時代後,連 與連接路徑之間的寄生電容幾乎主宰了連接網的總 :j :也增大了串音的程度。t串音過大時,電路間的 :子,虎可能發生誤判,或是造成時序延遲的問題。而 加嚴ί脈的增加以及電源電壓的降低,都會使這些問題更 route)之 淬取出的電 網會受到串 的方式調整 曰益複雜, 題的連接路 長耗時而不 生了另一個 I C上根本沒 ,統亡,在經過了配置與繞線(place _ κ + —進灯串音程度的檢驗。利用連接路徑所 士門ίϊ塑進行電路模擬’來判別是否有連接 m’降低其串音程度。然而,隨著κ的 ΐ:::的配置與繞線後’可能會有大量有問 ::二接:調整,以人工的方式調整便顯得冗 有;土二·修正了一個連接路徑,可能產 串曰問4的連接路徑。而且,更可能的是,
1249225 五、發明說明(2) -- 有足夠的空間來變更作為連接網的連接路徑。 為了避免人工處理方式所可能產生的問題,一種比較 有效的方法就是在配置後之繞線的過程中,就一邊設法排 除掉串音問題,而非在繞線完畢之後。 美國專利編號第5, 883, 8 1 2號中介紹了許多類似的方 法,其中一種是僅僅考慮的連接路徑與連接路徑間的距離 與耦合長度,其結果非常的粗糙。’ 8丨2號專利本身的方法 疋先將比較長的連接路徑先行放置在一連接通道 (connection channel)的中間位置,其他的連接路徑才放 置於週遭的位置,用以減少連接路徑與連接路徑之間的交 錯點(cross points),但是並不保證可以免除掉串音的問 題。 ° 美國專利編號第5,9 7,2 41號中的方法與,8 1 2號專利中 的方法有點類似’其精神在於先安排可能比較有串音問題 的連接網,使比較可能有串音問題的連接網處於一個比較 沒有問題的環境,.然後再以一般的繞線方式處理其他的連 接網。只是,一樣的,,24 1號中的方法也沒有保證串音問 題就如此消失了。 發明内容 有鑑於此,本發明的主要目的,在於提供一種在繞線 的過程中,同時解決串音問題的方法。 、 根據上述之目的,本發明提出一種用於形成連接路押 (interconnection routing)方法,用以防止串音
1249225
(cross-talk)的發生。該方 挑撥者連接路徑作為一第一 的需求,提供一 徑的一電壓變化 該受害者 以及連接 壓變化率 載,求得 時,修改 及6)當該 徑作為該 本發 衝波振幅 特定參數 受害者連接 率、該受害 連接路徑與該挑撥 於該受害者連接路 、該總路徑長度、 一脈衝波振幅;5 ) 該受害者連接路徑 脈衝波振幅小於該 第二連接網。 明另一方面提供一 。每一脈衝波振幅 集合包含有一特定 法包含有下列步 連接網;2 )依據 路徑;3 )決定該 者連接路徑之一 者連接路徑之一 #之一等效負載 驟:1)提供一 一第二 挑撥者 總路徑 耦合路 ;4)依 該耦合路徑長度以及該 當該脈衝波振幅大於一 ’以縮短該耦合路徑長 特定值時,以該受害者 連接網 連接路 長度、 徑長度 據該電 等效負 特定值 度;以 連接路 長度、一特定之 中,當依 後,決定 變化率、 接路徑與 該受害者 找出一相 於一特定 本發 一個精確 據一第 作為一 該受害 該挑撥 連接路 對應之 值時, 明之優 的方式 賴合路徑長 二連接網的 第一連接網 者連接路徑 者連接路徑 徑之一等效 脈衝波振幅 該受害者連 點在於決定 來計算出受 種串音 係對應 電壓變^ 度以及 需求, 之一挑 之一總 之一轉 負载, ’當該 接路徑 一受害 害者連 資料庫’包含有數個脈 至一特定參數集合。該 化率、一特定之總路徑 一特定 提供一 撥者連 路徑長 合路徑 用以於 相對應 便作為 者連接 接路徑 之荨效負載。其 受害者連接路徑 接路徑的一電壓 度、該受害者連 長度以及連接於 該串音資料庫中 之脈衝波振幅小 該第二連接網。 路徑時,同時以 與一挑撥者連接
〇503.5951TWF(Nl);TSMC20〇〇.〇657;edward.ptd 1249225 五、發明說明(4) " ------ ===間的脈衝波振幅。如此,可以預防脈衝波振幅過大 的事件之發生,即是避免了串音的問題。 〜。本毛明之另一優點在脈衝波振幅能夠以很快的速度獲 ^你,為,幾乎所有的參數以及其相對應的脈衝波振幅都 y Γ 、串音貧料庫中,所以,能夠以資料比對的方式, =、的找到下一連接路徑的脈衝波振幅。如此,整個的繞 、、表所需的時間可以大幅的縮短。 ΊΓ令ί,本發明之上述目的、特徵和優點能更明顯易懂, I特舉一較佳實施例,並配合所附圖式,作詳細說明如 實施方式 本發明之精神在於至少利用四個參數(電壓變化率 、=路徑長度L_、輕合路徑長度: ri:鼻:二害:ΐ接路徑所可能承受的脈衝 ΐ以::的告者連接路徑’直到脈衝波振幅低於- 第1圖為本發明之方法所使用之四個參數 進行繞線的過程中’是依據每個的連接 长、,:圖。一 個-個形成相對應的連接路徑。•一個較 / Τ:: 徑都有機會受到較早形成的連接路徑之串音评:J f J 以稱較晚形成之連接路徑為—受宝者, 义口此可
成之連接路徑為一挑撥者。第i圖;,挑撥子者的:-較早形 是應連接網(net)i的需求所形成,且已經經過調整H
1249225
串音問題。挑撥去;金& 譬如說是電壓輸^ =徑10連接至一個元件14的輸出, 此在此定義為出,其會提供串音干擾,因 件(cell),擾 干擾源是一電子線路上已知的元 壓變化率等Γτ ' '譬如說輸入阻抗,輸出阻抗,輸出電
Si ί 由模擬(SimUlati〇nt001)所產生的資料 =于 rafflp即為干擾源的輸出電壓變化率。 者連二是應連接網(net)j的需求,於挑撥 y成後,所形成的一個嘗試性之連接路 ΐ受害者、表:r ?件18的輸入以及一個元件16。代表 12 SLM Μ Μ- ΐ徑1 2的總長度。tuple表示受害者連接路徑 S i 路徑10之間彼此之間耦合程度較高的部分 之又。譬如說,一個比較簡單的定義是連接路徑丨〇與1 2 之間距離為設計規範中可容許之最小間距“him· "Μ SP1C\的部分之長度。Rload為小信號模型(small Signal model)中元件16與地 < 間的電源等效電阻。 @ Τ T r卿、Lt〇tal、L_ple以及R〖〇ad可以建構出一個最差狀態 wc^rst case)的電路結構。利用電路模擬軟體,可以計算 出最差狀態下,受害者連接路徑1 2上的脈衝波振幅 (g 1 i t c h)大小。 、第2圖為本發明之方法流程圖。首先是以一般的繞線 方法,依照連接網的需求,形成一個嘗試性相對應的連接 路抵r (符说3 0 )。所謂一般的繞線方法指的是遵照設計規 I巳、依照最短路徑等的需求等的繞線方法,此為一般業界 人士所習知,可以輕易實施。接著,判斷連接路徑r是否
0503-5951TWF(N1);TSMC2000-0657;edward.ptd 1249225 五、發明說明(6) K = 他ΐί網的連接路徑…(符侧。麵 的私度的大小決疋了問題是否存在。換句話說 號是判斷耦合程度是否高於一定程度。一個 μ ’ 別方法是查驗連接路徑r盥一個i他之、束旌政較間便的判 1 1固具他之連接路徑間的畀Ϊ 距離,其為設計規範中所容許的最小距離時即 人、, 大於設计規fe中所容許的最小距離時為不相耦合。各 路徑r與其他的連接路徑均不相耦合時(符號32中^ 即維持目前的連接路徑r (符號4〇)。然後進行下一 網的繞線。 似遇接 當連接路徑r與其他的連接路徑之一相耦合 中的是),找出連接路徑r的Ltot】、l 以及|? „ total Lc〇uple 以及 K1〇ad,並找出 相耦合之連接路徑的Tramp。然後,計算出脈衝波振幅 (glitch)的大小(符號34)。如果脈衝波振幅沒有超 安全值(符號36中的否)’即維持目前的連接路徑『(符贫 4 0)。然後進行下一個連接網的繞線。 、^ 如果脈衝波振幅超過一個安全值(符號36中的是),則 調整連接路徑r,以縮小LCQUpie的值(符號38)。調整後,依 據新的 Ltotal ^couple 以及 R1(Dad ’ 以及相耗合之連接路徑的 丁ramp ’可以异出一新的脈衝波干擾的大小。如此,不斷的 驗證連接路徑r與其他連接路徑的脈衝波干擾大小。直到 連接路徑r之脈衝波振幅符合安全值之内(符號3 6中的 否),即維持目前的連接路徑1*(符號4〇)。 為了節省電腦的運算時間,可以先行建立一個串音資 料庫,直接利用查表的方式,來找出新形成的連接路徑1
0503 - 5951TWF(N1);TSMC2000-0657;edwa rd.ptd 第11頁 1249225 玉、發明說明(7) 脈衝波振幅。簡單的說,就是以LtQtal、LCC)uple ' RlQad以及τ_ρ 祚為參數,於一串音資料庫中找出一相對應的脈衝波振 幅。串音資料庫的建立方法如第3圖所示。首先,先決定 參數(LtC)tal、Lcmjple、R1〇ad以及Tramp)的範圍以及數值(符號 5〇)。接著,由一Tramp、一Ltotal、一Lcouple 以及一Ri〇ad 建構出 /個最差狀態的電路結構(符號5 2 )。利用電路模擬軟體, 如Spice (Simulation Program of Integrated Circuit emphasis),可以計算出最差狀態下的一脈衝波振幅(符號 5 4)。最後,將所有可能參數組合下相對應的脈衝波振幅 收集且製成一個串音資料庫(符號5 6 )。 進行繞線時,如果Ltotal、Lcouple、Rload以及丁·p落入串音 資料庫中所定義的範圍,則以查表方式找出相對應的一脈 衝波振幅。否則,可以建立一最差狀態的電路結構,呼叫 模擬軟體,直接計算出一脈衝波振幅。如此,大部分的脈 衝波振幅都可以用查表方式找出,可以大幅減少電腦運 時間。 外 利用了 Ltotal、Lcouple、R1〇ad以及Tr_這四個參數,本發 玎以於繞線的過程中,直接的查驗每一條新形成之連接路 徑所可能遭受干擾的脈衝波振幅,並且’進行適當的調 整,預防脈衝波振幅過大的問題。因此,本發明確實解 了繞線中所形成的串音問題。 —本發明雖以:較佳實施例揭露如i,然其並非用以限 定本發明’任何熟習此項技藝者’在不脫離本發明之精神 和範圍内,當可做些許的更動與潤飾,因此本發明之保護
1249225 五、發明說明(8) 範圍當視後附之申請專利範圍所界定者為準。 第13頁 0503 - 5951TWF(N1);TSMC2000-0657;edwa rd.ptd III··! 1249225 圖式簡單說明 第1圖為本發明之方法所使用之四個參數的示意圖; 第2圖為本發明之方法流程圖;以及 第3圖為本發明中之串音資料庫的建立方法流程圖。 符號說明 1 0、1 2連接路徑; 1 4、1 6、1 8 元件。
0503-5951TWF(Nl);TSMC2000-0657;edward.ptd 第14頁

Claims (1)

1249225 申請專利範圍 、 · 種形成連接路徑(interconnection routing)方 法’用以防止_音((^〇33 —talk)的發生,包含有下列步 驟: &供 挑撥者(aggressor)連接路徑(connection Path)作為一第一連接網(net); 依據一第二連接網的需求,提供一受害者(victim)連 接路徑; 決定該挑撥者連接路徑的一電壓變化率(ramp 11 me )、邊受害者連接路徑之一總路徑長度、該受害者連 ,路彳工與4挑撥者連接路徑之一耦合路徑長度以及連接於 該受害者連接路徑之一等效負載; 依據忒電壓變化率、該總路徑長度、該耦合路徑長度 以及該等效負載,求得一脈衝波振幅; 當該脈衝波振幅大於一特定值時,修改該受害者連接 路徑’以縮短該耦合路徑長度;以及 以該受害者連接路 當該脈衝波振幅小於該特定值時, 控作為該第二連接網。 其 2·如專利申請範圍第丨項之形成連接路徑方法 中’該方法另包含有下列一步驟: 麴人::!ίΐ者連接路徑與該挑撥者連接路徑符合-不相 麵5”,以該受害者連接路徑作為該第二連接網。 如專利申請範圍第1項之形成連接路徑方法,其 中,該脈衝波振幅係依據該電壓變化率、、 該搞合路徑長度以及該等效負載,搜尋—串亥;==獲
1249225 六、申請專利範圍 /、中 ^依據一弟一連接網的兩忐 接路徑後,決定作為一第一連接’如供—受害者連 一電壓變化率、該受害者連接 ^之一挑撥者連接路徑的 J J連接路徑與該挑撥者連接路徑:一;J : : J声:: 接路徑之一等…,用以於=ΐΐ 衝波振幅小於—特定值時,以該受害者連接 二連接網。 k作為邊弟
第17頁
TW093106287A 2004-03-10 2004-03-10 Interconnection routing method TWI249225B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW093106287A TWI249225B (en) 2004-03-10 2004-03-10 Interconnection routing method
US10/847,147 US7155696B2 (en) 2004-03-10 2004-05-17 Interconnection routing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093106287A TWI249225B (en) 2004-03-10 2004-03-10 Interconnection routing method

Publications (2)

Publication Number Publication Date
TW200531207A TW200531207A (en) 2005-09-16
TWI249225B true TWI249225B (en) 2006-02-11

Family

ID=34919159

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093106287A TWI249225B (en) 2004-03-10 2004-03-10 Interconnection routing method

Country Status (2)

Country Link
US (1) US7155696B2 (zh)
TW (1) TWI249225B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060184792A1 (en) * 2005-02-17 2006-08-17 Scalable Software Protecting computer systems from unwanted software
US7685549B2 (en) * 2007-09-14 2010-03-23 International Business Machines Corporation Method of constrained aggressor set selection for crosstalk induced noise
US7945881B2 (en) * 2007-12-20 2011-05-17 International Business Machines Corporation Method of reducing crosstalk induced noise in circuitry designs
CN103324767A (zh) * 2012-03-20 2013-09-25 鸿富锦精密工业(深圳)有限公司 电路布线检查系统及方法
TWI502387B (zh) * 2012-08-06 2015-10-01 Wistron Corp 串擾分析方法
US9015644B2 (en) 2012-08-06 2015-04-21 Wistron Corp. Crosstalk analysis method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2785710B2 (ja) 1994-09-30 1998-08-13 日本電気株式会社 集積回路の配線設計方法
US5596506A (en) * 1995-02-09 1997-01-21 Unisys Corporation Method of fabricating IC chips with equation estimated peak crosstalk voltages being less than noise margin
US5702637A (en) 1995-04-19 1997-12-30 Minnesota Mining And Manufacturing Company Liquid crystal compounds having a chiral fluorinated terminal portion
US6353917B1 (en) * 1999-07-16 2002-03-05 Silicon Graphics, Inc. Determining a worst case switching factor for integrated circuit design
AU2000239875A1 (en) * 2000-04-21 2001-11-07 Hitachi Ltd. Crosstalk analysis method, method for designing/manufacturing electronic circuitdevice by using the same, and recorded medium of electronic circuit library the refor

Also Published As

Publication number Publication date
US20050204323A1 (en) 2005-09-15
US7155696B2 (en) 2006-12-26
TW200531207A (en) 2005-09-16

Similar Documents

Publication Publication Date Title
EP2499583B1 (en) T-coil network design for improved bandwidth and electrostatic discharge immunity
TWI249225B (en) Interconnection routing method
US8645889B2 (en) Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules
US20060015833A1 (en) System and method for verifying trace lengths and trace spaces in a circuit
KR100844496B1 (ko) Em 시뮬레이션을 이용한 rfic의 성능 열화 보상 방법
US8560296B2 (en) Printed circuit board via model design for high frequency performance
US9722643B2 (en) Enhanced echo cancellation in full-duplex communication
JP6267570B2 (ja) 補償回路、情報処理装置、補償方法、およびプログラム
Pandey Power-aware signal integrity analysis of DDR4 data bus in onboard memory module
US20040158421A1 (en) Crosstalk checking method
JP2009003654A (ja) クロストークノイズ解析方法
JP2002063225A (ja) 電子回路の検証方法、設計方法、それらの装置および記録媒体
Chhay et al. Crosstalk mitigation in dense microstrip wiring using stubby lines
US20030088393A1 (en) Automatic generation of reduced-size circuit models including inductive interaction
JP3666408B2 (ja) 半導体試験装置
JPWO2014112469A1 (ja) 設計支援装置、設計支援方法及びプログラム
CN104182554B (zh) 功率放大器的电源管脚的布线结构及布线方法
US8352896B2 (en) System and method for distribution analysis of stacked-die integrated circuits
Srivastava et al. SI/PI co-optimization for LPDDR3 mobile interface
Vashishtha et al. Signal Integrity Analysis of High Speed Link Analog Front End Receiver for Cost Effective Packaging Schemes
US8390970B2 (en) Method and system for electrostatic discharge protection
Chew The effect of higher order model decoupling capacitors in the design of a power delivery network
Choudhary et al. Wave propagation based analytical delay and cross talk noise model for distributed on-chip RLCG interconnects
Chen et al. In-depth analysis of power noise coupling between core and periphery power rails
TW200307206A (en) Circuitry cross-talk analysis with consideration of signal transitions

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees