TWI242122B - Method and apparatus for generating addresses for variable-width instructions in a pipeline and signal processing system - Google Patents

Method and apparatus for generating addresses for variable-width instructions in a pipeline and signal processing system Download PDF

Info

Publication number
TWI242122B
TWI242122B TW090124155A TW90124155A TWI242122B TW I242122 B TWI242122 B TW I242122B TW 090124155 A TW090124155 A TW 090124155A TW 90124155 A TW90124155 A TW 90124155A TW I242122 B TWI242122 B TW I242122B
Authority
TW
Taiwan
Prior art keywords
address
instruction
pipeline
width
bit
Prior art date
Application number
TW090124155A
Other languages
English (en)
Inventor
Ravi P Singh
Charles P Roth
Gregory A Overkamp
Original Assignee
Intel Corp
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp, Analog Devices Inc filed Critical Intel Corp
Application granted granted Critical
Publication of TWI242122B publication Critical patent/TWI242122B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
    • G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
    • G06F9/30149—Instruction analysis, e.g. decoding, instruction word fields of variable length instructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)

Description

1242122 A7
1242122 A7 B7 五、發明説明（2 ) Μ P E G標準系列不斷進展’以跟上持續增加的多媒體應 用及樓案頻寬需求。每個新版本的標準均提出更精密的演 算法，使MPEG相符視訊處理設備中使用的DSP需要更多 的處理需求。 視訊處理設備製造商通常依賴針對依據MPEG和Η.263標 準之視訊編碼所自訂的專用積體電路（applicati〇rl specific integrated circuit ; ASIC)。但是，與DSP相比，ASIC 的設 計更複顧，生產成本更高，並且應用彈性更低。 圖式簡單說明 只要詳讀下文中詳細說明並參考隨附的圖式，將可明白 本發明的這些及其他目的及優點。 圖1顯示利用根據一項具體實施例之處理器之行動視訊 裝置的方塊圖。 圖2顯示根據一項具體實施例之信號處理系統的方塊圖。 圖3顯示根據一項具體實施例之另一種信號處理系統的 方塊圖。 圖4顯示圖1所示之根據一項具體實施例之處理器之示範 性管線階的圖式。 圖5顯示包括根據一項具體實施例之程式計數產生 邏輯之位址管線的圖式。 圖6顯示用以說明根據一項具體實施例之位址計算作業 的流程圖。 詳細說明 圖1顯示包括根據本發明一項具體實施之處理器的行動 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 1242122 A7 B7 五、發明説明（3 ) 視訊裝置100。行動視訊裝置100可能是一種攜帶型裝置， 用以顯不從天線1 05或數位視訊儲存媒體丨2〇 (例如數位視 訊光碟^digital video disc ; DVD)或記憶卡）接收到之已編 輯視訊信號所產生的視訊影像。處理器丨丨〇與快取記憶體 1 15通訊，其中快取記憶體可儲存供處理器作業使用的指 令及資料。處理器110可能是微處理器、數位信號處理器3 (DSP)、控制受控DSP的微處理器或是具有混合微處理器 /DSP架構的處理器。基於此份說明書目的，下文中將處理 器 110 稱為 DSP 110。 DSP 110可執行關於已編碼視訊信號的各種作業，例如 ，包括類比轉數位轉換、解調變、濾波、資料復原及解碼 。DSP 110可依據各種數位視訊壓縮標準（wMpEG標準系 列及H.263標準）的一種標準來解碼已壓縮數位視訊信號γ 然後，可將已解碼視訊信號輸入至顯示器驅動器1 3 〇，以 在顯示器125上產生視訊影像。 攜帶型裝置通常具有有限的電源供應。再者，視訊解碣 作業屬於計算密集型作業。因此，在此類裝置中使用之處 理器的優點為是一種相當高速且低功率裝置。 DSP U0可能具有深層的管線化、載入/儲存架構。相對 於非管線化DSP，藉由採用管線化可增強Dsp的性能。管 線化DSP 110的作業方式不是擷取第一指令、執行第—指 令並且接著擷取第二指令，而是可在執行第一指令時同時 擷取第二指令，藉此改良指令總處理能力。另外，管線化 DSP的時脈週期比非管線化DSP的時脈週期短，其中會在 -6-
1242122 A7
同一時脈週期期間擷取及執行指令。 此類的DSP 110被考慮運用在視訊攝錄像機、電信會議 、PC視訊卡及高解析度電中。此外，DSP 110還 被考慮結合利用數位信號處理的其他技術一起使用，例如 ’行動電話中使用的語音處理、語音辨識及其他應用。 現在請參考圖2，圖中顯示包含根據圖示具體實施例之 DSP 1 1〇之信號處理系統2〇〇的方塊圖。一個或一個以上類 比k號可能係由外部來源（例如，天線丨〇 5 )提供給信號調 即裔202。信號調節器202被建構，以執行有關類比信號的 某些預先處理功能。示範性預先處理功能可包括混合數個 類比信號、濾波、放大等等。類比轉數位轉換器（ADC) 204被耦合，以接收來自於信號調節器2〇2的已預先處理類 比信號，並且將已預先處理類比信號轉換成由樣本所組成 的數位信號，如上文所述。取樣係依據由信.號調節器2〇2 接收到之類比^號的性質所決定的取樣率。Dsp 1丨〇被輕 合以在ADC 204的輸出端接收數位信號。Dsp 11〇可對接 收到的數位信號執行所要的信號轉換，產生一個或一個以 上輸出數位信號。數位轉到類比轉換器2〇6被耦合，以接 收來自於DSP 11〇的輸出數位信號。DAC 2〇6將輸出數位 信號轉換為輸出類比信號。然後，將輸出類比信號轉遞到 另一個信號調節器208。信號調節器208可對該輸出類比信 唬執行後置處理功能。示範性後置處理功能上文提及預先 處理功能。這些裝置的任何適當組態配置均可耦合至具有 DSP 1 10的信號處理系統2〇〇。
1242122 A7 B7 五、發明説明（5 ) 接著凊參考圖3 ’圖中顯示根據另一項具體實施例的信 號處理系統300。在這個具體實施例中，數位接收器3〇2被 建構，以接收一個或一個以上數位信號，並將接收到的數 位信號轉遞至DSP 11〇。如同圖2所示的具體實施例，Dsp 110可對接收到的數位信號執行所要的信號轉換，產生一 個或一個以上輸出數位信號。可耦合數位信號發射器3〇4 ，以接收輸出數位信號。在一項示範性應用中，信號處理 系統300可能是一種數位音訊裝置，其中數位接收器3〇2將 信號轉遞至DSP 110，該信號是儲存在數位儲存裝置12〇上 之資料的數位信號指示。然後，DSp i丨〇可處理數位信號 ，並將產生的輸出數位信號轉遞至數位發射器3〇4。然後 ，數位發射器304可使輸出數位信號值傳輸至顯示器驅動 裔1 3 0 ’以在顯示器12 5上產生視訊影像。 圖4所示的管線可包括八階，每階均可包括指令擷取4〇2 至403、解碼404、位址計算405、執行4〇6至4〇8及寫回4〇9 階。可在一個時脈週期期間擷取指令丨，然後在後續時脈 週期期間運算並執行指令丨，並且同時擷取新指令例如， i+Ι 及i + 2 〇 笞線化可會引出額外的協調問題，並且會影像處理器性 月&。程式流程中的跳躍點（Jump )會在管線中產生空插槽 (empty slot)或「泡泡」。引發發生執行條件分支或產生 例外狀況或中斷的情況會改變指令的連續流程。發生此類 情況之後，必須在連線程式流程外部擷取指令，使管線中 的其餘指令變成毫無關係。在管線中可採用如資料轉遞、 f紙張尺度適财® ®家料(CNS) A4規格(21GX 297公董) ----- 1242122 A7 _ B7 五、發明説明（6 ) 分支預測及組合有效位元與指令位址之類的方法，以應付 這些複雜度。 由DSP 110執行之程式碼中的指令可具有相關的指令位 址，或程式計數（PC)，用以指出該指令在記憶體的位置。 可連續執行程式碼，直到發生事件（如發生分支或中斷）而 造成程式計數器（PC)分支至不同的位置。因此，在程式流 程沒有變化的情況下，決定連續指令之PC的方式為，將 現行^曰令的心令寬度與現行指令的P C相加。例如，現行 指令的指令寬度與現行指令的PC為0x2002，並且指令寬 度為16位元（兩個位元組），則後續指令的pc為〇x2〇〇4。針 對固定寬度的指令，此類PC計算可能簡明易懂。但是， 由於D S P 11 0利用可變寬度指令，所以除非在解碼階中將 指令解碼，否則無法決定指令寬度，使得計算下一指令的 PC及管線中的協調更複雜。 圖5顯示位址管線500，用以產生並運載所有指令的位址 至所有的管線階。位址管線500可計算固定寬度或可變寬 度指令的PC。位址管線500包括對應於各種指令管線階（例 如’ IF1、IF2、DEC等等）的位址暫存器5〇2至5〇8。解碼 (DEC)階中的程式計數（PC)多工器（MUX) 510可選擇暫存 器503中的分支目標位址或下一位址暫存器512中的5〇3。 下一位址暫存器512可包含由根據一項具體實施例之pc產 生邏輯所計算的PC ,如下文所述。然後，在後續的週期 期間，可將所選取的PC沿著管線傳送至順流的位址暫存 器 504至 508。 -9 -
1242122 A7 ___ B7 五、發明説明（7 ) 圖6顯示根據一項具體實施例的p c產生及追蹤作業6 〇 〇 。下列的說明是實施作業600的一項具體實施例。在其他 具體實施例中，狀態可能被略過或以不同順序執行。 針對程式流程中的每個中斷，可於狀態602將分支目標 位址儲存至位址暫存器502中。分支目標位址可由分支單 元提供以響應條件分支、由事件向量表提供以擷取事件服 務常式中的第一指令，或是從返回作業提供。可於下一週 期，將分支目標位址寫入至位址暫存器5〇3 ,並且於狀態 606，PC MUX 5 10可從位址暫存器503選擇分支目標位址 。於狀態610，指令解碼器514可解碼對應於Pc Μυχ 510 所選之P C的指令，並且於狀態6 12決定指令寬度。指令寬 度可在IF2管線階中預先解碼。 依據解碼的指令寬度，MUX 518可分別針對〇位元、16 位元、32位元及64位元指令選擇零（0)、二（2)、四（4)或八 (8)位元的指令寬度。例如，〇位元指令寬度可指示無效的 指令、被刪除的指令，或是在停止階段插入至管線中的泡 泡。然後，於下一週期，可由後續的加法器52〇將所選指 令寬度與PC MUX 5 10所選的pc相加，以計算對應於程式 流程中下一連續指令位置的「下一個」pC。計算得出的 PC可儲存在下一位址暫存器512中。 在狀態6 1 6中決定程式流程沒有中斷的情況下，於狀態 608，PC MUX 5 10可選擇下一位址暫存器512中儲存之計 算得出的pc。然而，如果於狀態616決定程式流程有中斷 ,PC MUX 5 10可選擇位址暫存器5〇2中儲存的分支目標位
1242122 五、發明説明（8 址，並且作業可返回狀態6〇2。 如中斷及例外狀況之後的特定事件會引發程式流程暫時 中斷。此類非預期事件會使管線中某些剩餘的指令無效。 但是，一旦已處理中斷窭杜 辦事件，希望在發生事件之前，先返 回官線中最舊的有效指令，以便繼續原始的程式流程。 根據-項具體實施例，位址管線5〇〇 (圖5)中的每㈣ 均具有相關的有效位元。如果相關指令有玄丈，則有效位元 的值為TRUE，如果相關指令無效，則有效位元的值為 FALSE。有效位元可儲存在對應於管線階的有效位元鎖定 益或正反器_ 530至536。當中斷事件發生時，最舊有效 位兀器550可決定管線中的最舊有效位元，以此方式 決定最舊有效指令。與最舊有效位元相關的ρ(^能係由 返回MUX 540選取，以儲存在返回位址暫存器542中。一 旦已處理中斷事件，程式流程可從返回位㈣ 儲存的PC開始繼續。 口 -旦載入如上文所述的PC產生邏輯，則可維持自行維 濩、全管線化及連鎖指令管線。 已說明本發明的-些具體實施例。但是，應明白可進行 各種變更及修改’而不會脫離本發明廣大的精神及範疇。 因此’其他的具體實施例都屬下列中請專利㈣的範蜂内^ -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公着) I 修i£I補充 J 二.·.. 一.IM d，--\ 申請曰期 ------- 案 號 ~—-—一 090124155 類 別 L---- 中文說明書替換頁(92年10月） 以上各欄由本局填註）
A4 C4 .雲裳-專利説明書 1242122 名稱 中 英 文 用以產生管線中可變寬度指令之位址之方法及裝置和信號處 理系統 文
METHOD AND APPARATUS FOR GENERATING ADDRESSES FOR VARIABLE-WIDTH INSTRUCTIONS IN A PIPELINE AND SIGNAL PROCESSING SYSTEM 姓 名 國 籍 1. 拉維P.辛格 RAVI P. SINGH 2. 查理P.洛西 CHARLES P. ROTH 1·印度2·3·美國
3·格列高里Α.奥弗肯 GREGORY A. OVERKAMP 住、居所 1 ·美國德州奥斯汀市梅翠克大道12349號 2·美國德州奥斯汀市帝徹斯特廣場13305號 3·美國德州奥斯汀市163442號郵政信號 裝 姓 名 (名稱） 國 籍 1.美商英特爾公司 INTEL CORPORATION 2·美商亞拿羅設計公司ANAl〇G DEVICES, INC. 均美國 線 三、申請人 住、居所 (事務所) 代表人 姓 名
1 ·辱國加州聖塔卡拉瓦市米遜大學路2200號 2·美國麻州諾伍市科技路j號 1. 湯姆士 C·雷納德 THOMAS C. REYNOLDS 2. 威廉 Α·威斯 WILLIAM A. WISE 本紙張尺度通财S S家❼(CNS) A4規格(21GX297公爱)
圖式元件符號說明 100 行動視訊裝置 202 信號調節器 105 天線 204 類比/數位轉換器(ADC) 110 處理器 206 數位/類比轉換器(DAC) 115 快取記憶體 208 k號碉節器 120 信號處理系統 300 信號處理系統 125 顯示器 302 數位接收器 130 顯示器驅動器 304 數位信號發射器 150 定序器 500 位址管線 200 信號處理系統 502〜508 位址暫存器 510 程式計數(PC)多工器(MUX) 512 下一位址暫存器 538 最舊有效位元偵測器 514 指令解碼器 540 返回MUX 518 MUX 542 返回位址暫存器 520 後續的加法器 550 解碼器 530〜536有效位元鎖定器(或正反器) -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

Claims (1)

  1. 、申請拳利範園 月 3 年 案(9j 讀本 :申換I 利替. 專圍 一號V範 55利 A B c D 1·=種用以產生一管線中可變寬度指令之位址的方法， v衾方法包括下列步驟·_ 選取为支目標位址或一下一連續位址，其中該下 一連績位址係從一儲存位址與該管線中之一第一指令 的指令寬度計算而得； 西解碼一第二指令，該第二指令對應於選自該分支目 標位址與該下一連續位址的一個位址； 决疋该第二指令的指令寬度； 相加该第二指令的指令寬度與選自該分支目標位址 和Θ下連續位址的一個位址；以及 知選自忒分支目標位址與該下一連續位址的一個位 址傳送至芫全連鎖該第二指令的管線。 2·如申凊專利範圍第2項之方法，其中該可變寬度指令的 寬度係選自16位元、32位元及64位元寬度。 3·如申π專利範圍第丨項之方法，該方法進一步包括： 組合一有效位元與該管線中每個位址；以及 儲存對應於該管線中一最舊有效位it的位址，以響 應一事件。 4·如申請專利範園第3項之方法，其中該事件是中斷。 5. 如申。月專利範圍第3項之方法，其中該事件是例外狀況 6. -種包含駐存在一機器可讀取媒體上之指令的裝置， 用以產生一管線中可變寬度指令之位址，該等指令會 引發該機器執行下列動作·· 73992-9403l6.doc 本紙張尺度適财關家_(“）Μ規格(靠挪錄)_ 1242122 A8 B8 C8 ------- D8 六、申請專利範園 選取刀支目標位址或一下一連續位址，其中該下 連績位址係從一儲存位址與該管線中之一第一指令 的指令寬度計算而得； 解碼一第二指令，該第二指令對應於選自該分支目 標位址與該下一連續位址的一個位址； 決走邊第一指令的指令寬度； 才目加該第二指令的指令寬度與選自該分支目標位址 和該下一連續位址的一個位址；以及 將選自孩分支目標位址與該下一連續位址的一個位 址傳送至完全連鎖該第二指令的管線。 7·如中請專利範圍第6項之裝置，其中該可變寬度指令的 寬度係選自16位元、32位元及64位元寬度。 8·如申請專利範圍第6項之裝置，該裝置進一步包括引發 該機器執行下列動作的指令： 組合一有效位元與該管線中每個位址；以及 儲存對應於該管線中一最舊有效位元的位址， 應一事件。 曰 9·如申請專利範圍第8項之裝置，其中該事件是中斷 10.如申請專利範圍第8項之裝置，其中該事件是例外狀；° 11· 一種用以產生一管線中可變寬度指令之位址的况。 該裝置包括： 置’ 一指令解碼器，用以解碼該指令，該指令且 令寬度； "有〜指 一選擇電路，用以在一第一計算位址選取— 刀支目 73992-940316.doc 〇 本紙張尺度適财0 ®家標準(CNS) Αθϋ〇><297公楚) 1242122
    標位址，以響應一程式流程中的一中斷； -加法器，用以相加該指令的指令寬度與該選 路所選的位址，以產生一第二計算位址； 包 > —有效位元偵測電路，其位於該管線中複數個 母階中，以決定該管線中的最舊有效位元；以及 、 —返回暫存器，用以儲存一與該最舊有效位 的位址。 12.如申請專利範圍第U項之裝置，其中該管線化 傳送可變寬度指令。 X 13·如申請專利範圍第12項之裳置，其中該可變宽度指八 的寬度係選自16位元、32位元及μ位元寬度。 7 14· 一種信號處理系統，包括： 又 一快閃記憶體；以及 一處理器，其耦合至該快閃記憶體並且包含一管線 ’該處理器被調整以： . 7 選取一分支目標位址或一下一連續位址，其中該下 一連續位址係從一儲存位址與該管線中之一第一指令 的指令寬度計算而得； 7 解碼一第二指令，該第二指令對應於選自該分支目 標位址與該下一連續位址的一個位址； 決定該第二指令的指令宽度； 相加該第二指令的指令寬度與選自該分支目標位址 和違下一連續位址的一個位址；以及 知選自该分支.目標位址與該下一連續位址的一個位 -3- 73992-940316.doc 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 8 8 8 8 A B c D 1242122 六、申請專利範圍 址傳送至完全連鎖該第二指令的管線。 15.如申請專利範圍第14項之系統，其中該可變寬度指令 的寬度係選自16位元、32位元及64位元寬度。 73992-940316.doc - 4 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
TW090124155A 2000-09-29 2001-09-28 Method and apparatus for generating addresses for variable-width instructions in a pipeline and signal processing system TWI242122B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/676,058 US6789184B1 (en) 2000-09-29 2000-09-29 Instruction address generation and tracking in a pipelined processor

Publications (1)

Publication Number Publication Date
TWI242122B true TWI242122B (en) 2005-10-21

Family

ID=24713059

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090124155A TWI242122B (en) 2000-09-29 2001-09-28 Method and apparatus for generating addresses for variable-width instructions in a pipeline and signal processing system

Country Status (6)

Country Link
US (1) US6789184B1 (zh)
JP (1) JP2004510246A (zh)
KR (1) KR100623956B1 (zh)
CN (1) CN1288551C (zh)
TW (1) TWI242122B (zh)
WO (1) WO2002027477A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI502490B (zh) * 2011-12-22 2015-10-01 Intel Corp 用以處理加法指令之方法、及用以執行加法指令之裝置與系統

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6996735B2 (en) * 2002-11-22 2006-02-07 Texas Instruments Incorporated Apparatus for alignment of data collected from multiple pipe stages with heterogeneous retention policies in an unprotected pipeline
US7278011B2 (en) * 2004-04-08 2007-10-02 International Business Machines Corporation Completion table configured to track a larger number of outstanding instructions without increasing the size of the completion table
US7343474B1 (en) 2004-06-30 2008-03-11 Sun Microsystems, Inc. Minimal address state in a fine grain multithreaded processor
US20060129764A1 (en) * 2004-12-09 2006-06-15 International Business Machines Corporation Methods and apparatus for storing a command
US8281083B2 (en) * 2005-06-30 2012-10-02 Intel Corporation Device, system and method of generating an execution instruction based on a memory-access instruction
US7681022B2 (en) * 2006-07-25 2010-03-16 Qualcomm Incorporated Efficient interrupt return address save mechanism
US10275242B2 (en) * 2012-03-30 2019-04-30 Intel Corporation System and method for real time instruction tracing
WO2015171428A1 (en) * 2014-05-07 2015-11-12 Marvell World Trade Ltd. Low power distributed memory network

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5226126A (en) * 1989-02-24 1993-07-06 Nexgen Microsystems Processor having plurality of functional units for orderly retiring outstanding operations based upon its associated tags
US5450553A (en) * 1990-06-15 1995-09-12 Kabushiki Kaisha Toshiba Digital signal processor including address generation by execute/stop instruction designated
JP2761688B2 (ja) * 1992-02-07 1998-06-04 三菱電機株式会社 データ処理装置
US5692167A (en) 1992-07-31 1997-11-25 Intel Corporation Method for verifying the correct processing of pipelined instructions including branch instructions and self-modifying code in a microprocessor
US5922070A (en) 1994-01-11 1999-07-13 Texas Instruments Incorporated Pipelined data processing including program counter recycling
US5542109A (en) * 1994-08-31 1996-07-30 Exponential Technology, Inc. Address tracking and branch resolution in a processor with multiple execution pipelines and instruction stream discontinuities
JP3439033B2 (ja) 1996-07-08 2003-08-25 株式会社日立製作所 割り込み制御装置及びプロセッサ
US5941980A (en) 1996-08-05 1999-08-24 Industrial Technology Research Institute Apparatus and method for parallel decoding of variable-length instructions in a superscalar pipelined data processing system
TW357318B (en) 1997-03-18 1999-05-01 Ind Tech Res Inst Branching forecast and reading device for unspecified command length extra-purity pipeline processor
US6260134B1 (en) * 1998-11-02 2001-07-10 Advanced Micro Devices, Inc. Fixed shift amount variable length instruction stream pre-decoding for start byte determination based on prefix indicating length vector presuming potential start byte

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI502490B (zh) * 2011-12-22 2015-10-01 Intel Corp 用以處理加法指令之方法、及用以執行加法指令之裝置與系統
CN107861756A (zh) * 2011-12-22 2018-03-30 英特尔公司 具有独立进位链的加法指令
US11080045B2 (en) 2011-12-22 2021-08-03 Intel Corporation Addition instructions with independent carry chains
CN107861756B (zh) * 2011-12-22 2022-04-15 英特尔公司 具有独立进位链的加法指令
US11531542B2 (en) 2011-12-22 2022-12-20 Intel Corporation Addition instructions with independent carry chains

Also Published As

Publication number Publication date
KR100623956B1 (ko) 2006-09-18
WO2002027477A3 (en) 2003-09-25
WO2002027477A9 (en) 2003-03-20
CN1288551C (zh) 2006-12-06
WO2002027477A2 (en) 2002-04-04
CN1470017A (zh) 2004-01-21
JP2004510246A (ja) 2004-04-02
KR20030036859A (ko) 2003-05-09
US6789184B1 (en) 2004-09-07

Similar Documents

Publication Publication Date Title
JP4921665B2 (ja) プレディケーションを用いたマスクに基づくパックされたデータからのデータ要素の選択的書き込み
US6754808B1 (en) Valid bit generation and tracking in a pipelined processor
TW201224920A (en) Method and apparatus for reducing power consumption in a processor by powering down an instruction fetch unit
TWI242122B (en) Method and apparatus for generating addresses for variable-width instructions in a pipeline and signal processing system
US20040039901A1 (en) Data processing device and electronic equipment
US7305542B2 (en) Instruction length decoder
US7360059B2 (en) Variable width alignment engine for aligning instructions based on transition between buffers
US20160019060A1 (en) ENFORCING LOOP-CARRIED DEPENDENCY (LCD) DURING DATAFLOW EXECUTION OF LOOP INSTRUCTIONS BY OUT-OF-ORDER PROCESSORS (OOPs), AND RELATED CIRCUITS, METHODS, AND COMPUTER-READABLE MEDIA
US6223276B1 (en) Pipelined processing of short data streams using data prefetching
TWI249129B (en) Trace buffer circuit, pipelined processor, method for assigning instruction addresses of a trace buffer and associated apparatus
JP3692115B2 (ja) 命令幅に基づく効率的なエミュレーションの実行
TW565781B (en) Method, apparatus and system for overriding an event entry in an event vector table
JPH01183737A (ja) 情報処理装置
US7941638B2 (en) Facilitating fast scanning for control transfer instructions in an instruction fetch unit
TWI237787B (en) Multiple sources for instruction decode
WO1992008190A1 (en) Device for processing information
JPH06337785A (ja) 情報処理装置およびその命令実行制御方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent