CN1288551C - 流水线处理器中的指令地址生成和跟踪 - Google Patents
流水线处理器中的指令地址生成和跟踪 Download PDFInfo
- Publication number
- CN1288551C CN1288551C CNB018164706A CN01816470A CN1288551C CN 1288551 C CN1288551 C CN 1288551C CN B018164706 A CNB018164706 A CN B018164706A CN 01816470 A CN01816470 A CN 01816470A CN 1288551 C CN1288551 C CN 1288551C
- Authority
- CN
- China
- Prior art keywords
- address
- instruction
- streamline
- width
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000012545 processing Methods 0.000 description 15
- 230000006835 compression Effects 0.000 description 5
- 238000007906 compression Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
- G06F9/30149—Instruction analysis, e.g. decoding, instruction word fields of variable length instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Executing Machine-Instructions (AREA)
Abstract
在一个实施例中，对应于处理器(例如，数字信号处理器(DSP))中的指令流水线的地址流水线可以生成和跟踪每个站中的每条指令的指令地址。地址流水线可包括程序计数(PC)生成逻辑，以根据连续程序流的当前指令的宽度来自动计算下一条指令的PC。地址流水线还可跟踪与每条指令相关联的有效位，并存储最老有效指令的地址，以便在中断事件之后返回到原来的程序流。
Description
技术领域
本发明涉及流水线数字信号处理器，尤其涉及生成和跟踪指令流水线中的各个指令的地址。
背景
数字信号处理涉及采用数字形式的信号表现，以及使用数字计算来转换或处理这种数字表现。在无线通信、联网和多媒体等领域中，数字信号处理是当今许多高科技产品广泛使用的技术。数字信号处理技术流行的一个原因一直是开发了成本低且功能强大的数字信号处理器(DSP)，数字信号处理器为工程师提供了可靠的计算能力以廉价并有效地实现这些产品。自从开发了第一种DSP以来，DSP的构造和设计已发展到可以对视频速率序列执行十分复杂精密的实时处理的程度。
DSP经常用于诸如数字视频、成像和音频之类的各种多媒体应用。DSP可以对数字信号进行操作，以创建和打开这类多媒体文件。
MPEG-1(运动图像专家组)、MPEG-2、MPEG-4和H.263是数字视频压缩标准和文件格式。这些标准通过主要存储从一个视频帧到另一个视频帧的变化，而不是存储每个完整的帧，来实现数字视频信号的高压缩比。然后，可以使用许多不同的技术来进一步压缩视频信息。
压缩期间，可以使用DSP来对视频信息执行各种操作。这些操作可以包括运动搜索和空间内插算法。主要目的是测量相邻帧内的块之间的失真。这些操作是计算密集的，可能要求高的数据吞吐量。
MPEG标准家族正在不断发展，以跟上对多媒体应用和文件的日益增加的带宽要求。该标准的每个新版本都表现出更加复杂的算法，这些算法对适合MPEG的视频处理设备中所用的DSP提出更多的处理要求。
视频处理设备制造商经常依靠为MPEG和H.263标准下的视频编码定制的专用集成电路(ASIC)。但是，ASIC的设计复杂，造价昂贵，其应用不如通用DSP灵活。
附图说明
通过阅读以下详细的描述并参考附图，本发明的这些和其他的特征与优点将会更加一目了然。
图1是根据一实施例的一种利用处理器的移动视频设备的框图。
图2是根据一实施例的信号处理系统的框图。
图3是根据一实施例的一种替代的信号处理系统的框图。
图4说明了根据一实施例的图1中的处理器的示范流水线站。
图5说明了根据一实施例的包括程序计数(PC)生成逻辑的地址流水线。
图6是描述根据一实施例的地址计算操作的流程图。
详细描述
图1说明了根据本发明的一实施例的包括处理器的一种移动视频设备100。移动视频设备100可以是一种手持设备，它显示产生于从天线105或数字视频存储介质120(例如，数字化视频光盘(DVD)或记忆卡)接收的编码视频信号的视频图像。处理器110与可以为处理器操作存储指令和数据的存储器115(可以是高速缓冲存储器)进行通信。处理器110可以是微处理器、数字信号处理器(DSP)、控制从属的DSP的微处理器、或具有混合式微处理器/DSP架构的处理器。出于本申请的目的，处理器110在下文中将被称作DSP110。
DSP110可以对编码的视频信号执行各种操作，包括例如，模拟-数字转换、解调、滤波、数据恢复和解码。DSP110可以根据各种数字视频压缩标准(例如，MPEG标准家族和H.263标准)之一来对压缩的数字视频信号解码。然后，解码的视频信号可以输入到显示驱动器130，以便在显示器125上生成视频图像。
手持设备的电源供给通常有限。此外，视频解码操作在计算上是密集的。因此，用于这种设备中的处理器最好速度较高、功率较低。
DSP110可以具有一种深流水线、负载/存储架构。通过采用流水线技术，相对于非流水线DSP而言，可以增强DSP的性能。流水线DSP不是获取第一条指令，执行该第一条指令，然后获取第二条指令，而是使第二条指令的获取和第一条指令的执行同时发生，从而提高了指令吞吐量。此外，流水线DSP的时钟周期可比非流水线DSP的时钟周期短，在非流水线DSP中必须在同一时钟周期内获取和执行指令。
考虑这种DSP110可以用于视频可携式摄像机、电信会议、PC视频卡和高清晰度电视(HDTV)。此外，DSP110也可以结合利用数字信号处理(例如，移动电话技术、语音识别中所用的语音处理)的其他技术和其他应用来加以运用。
现在参考图2，示出了根据一实施例的包括DSP110的一种信号处理系统200的框图。一个或多个模拟信号可以由外部源(例如，天线105)提供给信号调节器202。信号调节器202配置成对这些模拟信号执行某些预处理功能。示范的预处理功能可包括将这些模拟信号中的几个模拟信号混合在一起、滤波、放大等。如上所述，模数转换器(ADC)204可以被耦合，以便从信号调节器202接收经预处理的模拟信号并将预处理过的模拟信号转换为由采样组成的数字信号。根据由信号调节器202所接收的模拟信号的特性所确定的采样率来进行采样。DSP110被耦合以便接收ADC204的输出端上的数字信号。DSP110可以对所接收的数字信号执行所需的信号转换，产生一个或多个输出数字信号。数字-模拟转换器(DAC)206被耦合，以便从DSP110接收输出数字信号。DAC206将输出数字信号转换为输出模拟信号。然后，将输出模拟信号传递给另一个信号调节器208。该信号调节器208可对输出模拟信号执行后处理功能。示范的后处理功能类似于以上所列出的预处理功能。这些设备的任何合适的配置都可以被耦合于具有DSP110的信号处理系统200中。
接下来参考图3，示出了根据另一个实施例的一种信号处理系统300。在这个实施例中，数字接收器302配置成接收一个或多个数字信号，并将所接收的数字信号传递给DSP110。和图2中所示的实施例一样，DSP110可对所接收的数字信号执行所需的信号转换，以产生一个或多个输出数字信号。被耦合以接收输出数字信号的可以是数字信号发送器304。在一个示范应用中，信号处理系统300可以是一种数字音频设备，其中数字接收器302将表示存储在数字存储设备120上的数据的数字信号传递给DSP110。然后，DSP110可处理数字信号，并将所产生的输出数字信号传递给数字发送器304。数字发送器304随后可使这些输出数字信号的值传送到显示驱动器130，以便在显示器125上生成视频图像。
图4所示的流水线可包括8个站，它们可包括指令获取402-403、解码404、地址计算405、执行406-408以及反写409这些站。指令i可在一个时钟周期内被获取，然后在随后的时钟周期内在流水线中被加以操作和执行，与此同时，获取新的指令(例如，i+1和i+2)。
流水线技术可能会引入额外的协调问题并有损于处理器的性能。程序流程中的跳转可能会在流水线中产生空隙或“泡”。引起要采取条件转移或要产生异常或中断的情况可能会改变指令的顺序流。发生这类事件后，可在连续的程序流之外获取一条新的指令，使流水线中的其余的指令互不相关。可以采用数据发送、分支预测、以及将有效位与流水线中的指令地址相关联之类的方法，来处理这些复杂情况。
图5说明了生成并将每条指令的地址传送到每个流水线站的地址流水线500。地址流水线500可对固定宽度或可变宽度的指令计算PC。地址流水线500包括对应于各指令流水线站(例如，IF1、IF2、DEC等)的地址寄存器502-508。解码(DEC)站中的程序计数(PC)多路复用器(MUX)510可以在寄存器503中的分支目标地址与“下一条地址寄存器”512中的PC之间进行选择。如下文所述，根据一个实施例，该下一条地址寄存器512可包含由PC生成逻辑计算的PC。然后，所选择的PC可在随后的周期内沿流水线而传递通过下游地址寄存器504-508。
图6说明了根据一实施例的PC生成和跟踪操作600。以下描述是执行操作600的一个实施例。在其它实施例中，可以按不同的顺序跳过或执行各状态。
对于程序流中的每次中断，在状态602，可将分支目标地址存储在地址寄存器502中。分支目标地址可由分支单元响应条件分支而提供，通过事件矢量表以获取事件服务例行程序中的第一条指令，或者通过返回操作来提供分支目标地址。分支目标地址可在下一个周期被写入地址寄存器503，在状态606中，PC MUX 510可从地址寄存器503中选择分支目标地址。在状态610，指令解码器514可对对应于由PC MUX 510选择的PC的指令进行解码，并在状态612中确定指令的宽度。指令的宽度可在IF2流水线站中得到预解码。
根据解码的指令宽度，MUX518可以分别对0位、16位、32位和64位指令选择零(0)、二(2)、四(4)或八(8)的指令宽度。0位指令宽度可表示无效指令，例如，失效的指令或在停止状态被插入到流水线中的泡。然后，在下一个周期，可以用序列加法器520将所选择的指令宽度加到由PC MUX510选择的PC上，以计算对应于程序流中下一连续指令的位置的“下一个”PC。这个计算出的PC可以存储在所述下一条地址寄存器512中。
如果确定在状态616中程序流没有中断，则PC MUX 510可在状态608中选择存储在所述下一条地址寄存器512中的已计算的PC。然而，如果在状态616中确定了程序流中有中断，则PC MUX 510选择存储在地址寄存器502中的分支目标地址，操作可返回到状态602。
某些事件，例如中断和异常，可能导致程序流中发生临时中断。这类事件可能会使流水线中某些剩余的指令无效。然而，一旦处理了中断事件，可能希望返回到在发生该事件之前的流水线中的最老的有效指令，以便恢复原来的程序流。
根据一个实施例，地址流水线500(图5)中的每个PC都可具有一相关联的有效位。如果相关指令有效，则该有效位可具有“真”值，而如果相关指令无效，则它具有“假”值。有效位可存储在对应于各流水线站的有效位锁存器或触发器(FF)530-536中。当发生中断事件时，最老的有效位检测器550可确定最老的有效位，因而确定流水线中最老的有效指令。与最老的有效位有关联的PC可由“返回”MUX540来选择，以存储在“返回地址寄存器”542中。一旦处理了中断事件，程序流就可在存储在返回地址寄存器542中的PC处继续。
一旦加载上述的PC生成逻辑，它就可以保持自我维护、完全流水线化并与指令流水线互锁。
已描述了本发明的若干实施例。不过，将理解在不脱离本发明的精神和范围的前提下，可以进行各种修改。因此，其它实施例处于下述权利要求的范围内。
Claims (20)
1.一种对包括至少一个解码站和一个或多个随后流水线站的流水线中的可变宽度指令生成地址的方法，其特征在于包括：
从存储的地址和流水线中第一条指令的指令宽度，计算下一连续地址，其中所述计算是在所述解码站进行的；以及在分支目标地址与所述下一连续地址之间进行选择。
2.如权利要求1所述的方法，其特征在于还包括：
对对应于分支目标地址和下一连续地址两者中所选择的一个地址的第二指令进行解码；
确定该第二指令的指令宽度；以及
将该第二指令的指令宽度加到分支目标地址和下一连续地址两者中的所选择的一个地址上。
3.如权利要求2所述的方法，其特征在于：可变宽度指令具有从16位、32位和64位宽度中选择出的一种宽度。
4.如权利要求2所述的方法，其特征在于还包括：
沿完全与第二指令互锁的流水线传递从分支目标地址和下一连续地址两者中所选择的一个地址。
5.如权利要求1所述的方法，其特征在于还包括：
将一有效位与流水线中的每个地址相关联；以及
响应于一个事件，存储对应于流水线中的最老有效位的地址。
6.如权利要求5所述的方法，其特征在于：该事件是中断。
7.如权利要求5所述的方法，其特征在于：事件是异常。
8.一种装置，其特征在于：包括驻留在机器可读介质上的指令，用于对包括至少一个解码站和一个或多个随后流水线站的流水线中的可变宽度指令生成地址，这些指令使机器：
从存储的地址和流水线中第一条指令的指令宽度，计算下一连续地址，其中所述下一连续地址是在所述解码站计算的；以及
在分支目标地址与所述下一连续地址之间进行选择。
9.如权利要求8所述的装置，其特征在于：还包括一些指令，这些指令使机器：
对对应于分支目标地址和下一连续地址两者中所选择的一个地址的第二指令进行解码；
确定该第二指令的指令宽度；以及
将第二指令的指令宽度加到分支目标地址和下一连续地址两者中的所选择的一个地址上。
10.如权利要求9所述的装置，其特征在于：可变宽度指令具有从16位、32位和64位宽度中选择出的一种宽度。
11.如权利要求9所述的装置，其特征在于：还包括一些指令，这些指令使机器：
沿完全与第二指令互锁的流水线传递从分支目标地址和下一连续地址两者中所选择的一个地址。
12.如权利要求8所述的装置，其特征在于：还包括一些指令，这些指令使机器：
将一有效位与流水线中的每个地址相关联；以及
响应于一个事件，存储对应于流水线中的最老有效位的地址。
13.如权利要求12所述的装置，其特征在于：事件是中断。
14.如权利要求12的装置，其特征在于：事件是异常。
15.一种用于生成流水线中的指令的地址的装置，所述流水线包括至少一个解码站和一个或多个随后流水线站，其特征在于包括：
对指令解码的指令解码器，所述指令具有一指令宽度；
选择电路，响应于程序流中的中断，在第一计算出的地址上选择分支目标地址，所述第一计算出的地址是在所述解码站计算的；以及
加法器，用于将指令的指令宽度加到由选择电路选择的地址上，以生成第二计算出的地址。
16.如权利要求15所述的装置，其特征在于：流水线进行操作，以传递可变宽度指令。
17.如权利要求16所述的装置，其特征在于：可变宽度指令具有从16位、32位和64位宽度中选择出的一种宽度。
18.如权利要求15所述的装置，其特征在于：流水线中的每个地址都具有一相关联的有效位，并且该装置还包括：
在流水线中多个站中的每个站中的有效位检测电路，以确定流水线中的最老有效位；以及
返回寄存器，用于存储与最老有效位相关联的一个地址。
19.一种系统，其特征在于包括：
快闪存储器；以及
耦合到快闪存储器并包括包含至少一解码站和一个或多个随后流水线站的流水线的处理器，所述处理器适应：
从存储的地址和流水线中第一条指令的指令宽度，计算下一连续地址，其中所述下一连续地址是在所述解码站计算的；以及
在分支目标地址与所述下一连续地址之间进行选择。
20.如权利要求19所述的系统，其特征在于：第一指令具有从16位、32位和64位宽度中选择出的一种宽度。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/676,058 | 2000-09-29 | ||
| US09/676,058 US6789184B1 (en) | 2000-09-29 | 2000-09-29 | Instruction address generation and tracking in a pipelined processor |
| PCT/US2001/030330 WO2002027477A2 (en) | 2000-09-29 | 2001-09-26 | Instruction address generation and tracking in a pipelined processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1470017A CN1470017A (zh) | 2004-01-21 |
| CN1288551C true CN1288551C (zh) | 2006-12-06 |
Family
ID=24713059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB018164706A Expired - Fee Related CN1288551C (zh) | 2000-09-29 | 2001-09-26 | 流水线处理器中的指令地址生成和跟踪 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6789184B1 (zh) |
| JP (1) | JP2004510246A (zh) |
| KR (1) | KR100623956B1 (zh) |
| CN (1) | CN1288551C (zh) |
| TW (1) | TWI242122B (zh) |
| WO (1) | WO2002027477A2 (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6996735B2 (en) * | 2002-11-22 | 2006-02-07 | Texas Instruments Incorporated | Apparatus for alignment of data collected from multiple pipe stages with heterogeneous retention policies in an unprotected pipeline |
| US7278011B2 (en) * | 2004-04-08 | 2007-10-02 | International Business Machines Corporation | Completion table configured to track a larger number of outstanding instructions without increasing the size of the completion table |
| US7343474B1 (en) | 2004-06-30 | 2008-03-11 | Sun Microsystems, Inc. | Minimal address state in a fine grain multithreaded processor |
| US20060129764A1 (en) * | 2004-12-09 | 2006-06-15 | International Business Machines Corporation | Methods and apparatus for storing a command |
| US8281083B2 (en) * | 2005-06-30 | 2012-10-02 | Intel Corporation | Device, system and method of generating an execution instruction based on a memory-access instruction |
| US7681022B2 (en) * | 2006-07-25 | 2010-03-16 | Qualcomm Incorporated | Efficient interrupt return address save mechanism |
| CN104011666B (zh) | 2011-12-22 | 2017-10-17 | 英特尔公司 | 具有独立进位链的加法指令 |
| US10275242B2 (en) * | 2012-03-30 | 2019-04-30 | Intel Corporation | System and method for real time instruction tracing |
| EP3140714A1 (en) * | 2014-05-07 | 2017-03-15 | Marvell World Trade Ltd. | Low power distributed memory network |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5226126A (en) * | 1989-02-24 | 1993-07-06 | Nexgen Microsystems | Processor having plurality of functional units for orderly retiring outstanding operations based upon its associated tags |
| US5450553A (en) * | 1990-06-15 | 1995-09-12 | Kabushiki Kaisha Toshiba | Digital signal processor including address generation by execute/stop instruction designated |
| JP2761688B2 (ja) * | 1992-02-07 | 1998-06-04 | 三菱電機株式会社 | データ処理装置 |
| US5692167A (en) | 1992-07-31 | 1997-11-25 | Intel Corporation | Method for verifying the correct processing of pipelined instructions including branch instructions and self-modifying code in a microprocessor |
| US5922070A (en) | 1994-01-11 | 1999-07-13 | Texas Instruments Incorporated | Pipelined data processing including program counter recycling |
| US5542109A (en) * | 1994-08-31 | 1996-07-30 | Exponential Technology, Inc. | Address tracking and branch resolution in a processor with multiple execution pipelines and instruction stream discontinuities |
| JP3439033B2 (ja) | 1996-07-08 | 2003-08-25 | 株式会社日立製作所 | 割り込み制御装置及びプロセッサ |
| US5941980A (en) | 1996-08-05 | 1999-08-24 | Industrial Technology Research Institute | Apparatus and method for parallel decoding of variable-length instructions in a superscalar pipelined data processing system |
| TW357318B (en) | 1997-03-18 | 1999-05-01 | Ind Tech Res Inst | Branching forecast and reading device for unspecified command length extra-purity pipeline processor |
| US6260134B1 (en) * | 1998-11-02 | 2001-07-10 | Advanced Micro Devices, Inc. | Fixed shift amount variable length instruction stream pre-decoding for start byte determination based on prefix indicating length vector presuming potential start byte |
-
2000
- 2000-09-29 US US09/676,058 patent/US6789184B1/en not_active Expired - Lifetime
-
2001
- 2001-09-26 WO PCT/US2001/030330 patent/WO2002027477A2/en active Application Filing
- 2001-09-26 CN CNB018164706A patent/CN1288551C/zh not_active Expired - Fee Related
- 2001-09-26 KR KR1020037004534A patent/KR100623956B1/ko active IP Right Grant
- 2001-09-26 JP JP2002530988A patent/JP2004510246A/ja active Pending
- 2001-09-28 TW TW090124155A patent/TWI242122B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100623956B1 (ko) | 2006-09-18 |
| TWI242122B (en) | 2005-10-21 |
| WO2002027477A2 (en) | 2002-04-04 |
| KR20030036859A (ko) | 2003-05-09 |
| CN1470017A (zh) | 2004-01-21 |
| US6789184B1 (en) | 2004-09-07 |
| WO2002027477A3 (en) | 2003-09-25 |
| JP2004510246A (ja) | 2004-04-02 |
| WO2002027477A9 (en) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6754808B1 (en) | Valid bit generation and tracking in a pipelined processor | |
| US7804903B2 (en) | Hardware-based CABAC decoder | |
| CN1288551C (zh) | 流水线处理器中的指令地址生成和跟踪 | |
| WO1997023822A1 (en) | A system for providing the absolute difference of unsigned values | |
| US6798364B2 (en) | Method and apparatus for variable length coding | |
| CN1219252C (zh) | 支持可变长度指令执行的方法和设备 | |
| JP3818965B2 (ja) | ソフトウェアおよびハードウェアのループ圧縮を有するｆｉｆｏ書込み／ｌｉｆｏ読取り追跡バッファ | |
| US6976151B1 (en) | Decoding an instruction portion and forwarding part of the portion to a first destination, re-encoding a different part of the portion and forwarding to a second destination | |
| CN1543603A (zh) | 基于指令宽度的高效仿真调度 | |
| CN1261864C (zh) | 指令解码的多个源 | |
| US7069420B1 (en) | Decode and dispatch of multi-issue and multiple width instructions | |
| KR100509006B1 (ko) | 이벤트 벡터 테이블 오버라이드 | |
| Wu et al. | VLSI implementation of computation efficient color image compression scheme based on adaptive decimation for portable device application | |
| Bhanja et al. | Hardware implementation of data compression | |
| JPH07284105A (ja) | 動きベクトル検出装置 | |
| KR20050026810A (ko) | 비트스트림 데이터 처리를 위한 인터페이스 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20090109 Address after: Massachusetts, USA Patentee after: ANALOG DEVICES, Inc. Address before: California, USA Co-patentee before: ANALOG DEVICES, Inc. Patentee before: INTEL Corp. |
|
| ASS | Succession or assignment of patent right |
Owner name: ANALOG DEVICES, INC. Free format text: FORMER OWNER: INTEL CORP Effective date: 20090109 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20061206 Termination date: 20200926 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |