TWI241717B

TWI241717B - Field-effect transistor structure, associated semiconductor memory cell and associated fabrication method

Info

Publication number: TWI241717B
Application number: TW092129832A
Authority: TW
Inventors: Matthias Hierlemann; Rudolf Strasser
Original assignee: Infineon Technologies Ag
Priority date: 2002-11-21
Filing date: 2003-10-27
Publication date: 2005-10-11
Also published as: CN1714449A; TW200417030A; JP4348299B2; WO2004047182A2; JP2006507671A; DE50312272D1; CN100423263C; EP1563542A2; EP1563542B1; WO2004047182A3; DE10254415A1

Description

1241717 五、發明說明（1) 本發明係關於一種場〜4 的半導體記憶體胞元，心—應電晶體結構，-種相關聯特別地關於-種能夠用於D:?相關聯的製作方法’以及體結構。、Dram記憶體之場-效應電晶在半導體技術中，帶右古 ·% 地被用在製作稱作D R A M ^ :積體岔度的進階技術特別體），而增加堆積密度，或2憶體（動態隨機存取記憶 Μ半導體記憶體中仍有所；f是積體密度。然而在DRa 為了要去控制在一個難之結果：個選擇電晶體的一個縮短〜AM、半導體記憶體胞元中一 f )，由技術來產生必需由、行為（r 〇 1 1 - 〇 f 之井摻雜或者是一個通道術代而技術代而增加相關聯如所被稱作場1文應，而依然。而，這導致一個較大的果。該所被稱作主體效應人，、、有扣害一個寫入行為的結晶體的鞘t壓，隨著源:主、’破加以顯示在該場-效應電體，，在内文中，特別e扣+體電壓增加而增加。該詞”主體，或者是在該源/汲^導體基材直接地位在該電晶 -個D R ^ M個溝電谷器（例如，寫入-個邏輯，，1 ”之汲極區域的電^力體：：：一個寫入操作期間，-個源/ 對應之溝t $ % 5 i 至該溝電容器，例如，隨著相的主體電位，這音扣二屯何的增加而增加。給定一個固定間的電厮 δ〜曰；1於所述源/汲極區域以及該主I#之 4加，因此該電晶體，依據溝電容器的―個且充電 1241717 五、發明說明（2) ::為”〜::加模在：主體效應的鞘電壓。這個現象-般地被亦同：的直接結果，該場-效應電晶體隨後在介於一個進電流而給定-個不甚相同的電壓差該溝電容器的電；=汲=域或者是-個位元線以及相對地較長，$了由；該溝電容器的完全充電 λ 4】乂個理由，廷個主體效應相對地限制寫 ;去：^—個13…記憶體胞元。兮A邱的Λ ^ Ϊ積體密度增加’它便得愈來愈困難去保證，亦即，相對該選擇電晶體之井區域之- 象！ίί::別'也，根據圍繞該溝電容器區域之耗盡現中，二：=難的’特別在一個高度堆積密度的粒子觸制$ X ΐ女個低電阻或者是高度傳導電流路徑由該井接電位障礙的選擇電晶體。這是正確的，特別 π 勺任思地被加以增加根據關於該溝電容為之白區域之場強度之相關聯增加。第工？示一個平常的D R Α Μ記憶體胞元排列的簡口在；中S : 1表示淺溝絕緣體，而以條狀型態被加 : 數個條狀型態之活性區域A A在-個 =¥肽基材之中。在該活性基材區域A A之中，帶有落於 :間的-個通運區$，個別的第一以及第二源，汲極區域 D，：的在為了一個場_效應電晶體結構而被加以形成。為了實現獲得一個控制區域c G在該通道區域之上，條狀型態字元線WL實質地垂直該條狀型態活性區域aa

1241717 五、發明說明（3) 而破加以形成，所述字元線使得該場—效應電晶體結構被 =驅動。；□ T C指一個溝電容器（深溝電容器），該溝 %各器傳導性地連接至該源/汲極區域中之一個，進〆步說^ t極S ϋ破加以連接至一個位元線（未標示於圖示特n p :再者，一個能夠被加以微影技術地製造的最小 s尺寸以F而表示於圖中。個I〜了截面之記憶體胞者是元排歹卜1截面之記憶1 相對庫：：以ί: *相同的參考標號標示相同的或# 下。應早兀以及層’並且-個重複描述正被加以分述如根據第3圖，一個半導體守愔湖^ 電容Ρ、D下Γ/ 租胞元因此包含一侗溝傳導：已= ===電容器利"鋒步的溝電容器或者是外面^極而被加以連接於進— 其在記憶體胞元之中。帶有内於圖解說明中），而 D T C的較低背*去Γ有^相及外部電極的溝電容器 J罕乂低σΜ刀亚未不於第3圖中。如第3圖所圖解說明之該，，具有-個溝電容器連接層8，二的較上面' ;度地已被摻雜的半導體材料以及特：Γ例〜，聚、溝電容器連接區域8的¥^別疋聚矽。對於所述部份目士， ΰ勺、、、巴、、袭’该溝電容哭D Τ Γ AA击六卜面，具有一個環狀絕緣層7 叩D 丁 C的軚上：接該溝電哭連接例如二氧化矽。為了連實施例的；式，：：：：第：源"汲極區域S/D，利用 . 、個已埋入層B S r p 1 ^ 頰似於該源/淚橾

第7頁成於該第一源"汲極區 j入帶）被，：拉 1241717 五、發明說明（4) 區域S / D，該已埋入層B S優選地建構一個第一傳導型態η的一個高度地已被摻雜的半導體區域的半導體基材中，相對該第一傳導型態η被加以形成在該第二傳導型態 ρ。一個頂部絕緣層9被加以形成，優選地包含二氧化矽，而為了使該溝電容器連接層8絕緣於所述之該基材表面，或者是該鈍化控制層區域P C G (鈍化控制閘）被加以形成的一個字元線。再者，在該半導體基材的表面，該第一傳導型態η的再一個第二源/汲極區域在該半導體基材1之中被加以形

成’因而定義了該場-效應的電晶體結構的一個通道區域。在該通道區域或者是該半導體區域的表面，一個閘絕緣層2被加以形成至少在這些第一以及第二源/汲極區域 S / D，如部份以條狀型態之方式所加以形成之該字元線 W L個絕緣層個位元第二源個位元狀型態該半導明之中有些與連接摻傳導型控制層的一個控制層3 ( C G，控制閘），在其閘

之表面’進行該場-效應電晶體結構的驅動利用一線接觸處B L Κ，而這與該場-效應電容器結構之 /汲極區域S / D接觸，所述區域被加以連接至一線實質地落於該字元線W L之上，並且平行於以條之方式而被加以形成的活性區域A Α。為了連接在體基材1之中的一個井區域（未明確地示於圖解說 )’ 一個井連接摻雜區域w A經常地被加以提供在該場-效應電晶體結構的距離。根據第3圖，所述井雜區域W A具有相對該第/傳導型態η的一個第二態Ρ，並且經常地充當分散或者是耗盡該電荷載體

1241717 五、發明說明（5) L，而發生於直接地存在該場-效應電晶體結構的半導體基材1或者是該主體之中。第4圖顯示一個依照第3圖之該半導體記憶體胞元的簡化等線路圖，相同的參考標號標示相同的或者是相對應單元以及區域’並且一個重複描述正被加以分述如下。特別地，該電阻R實質地因在該井區域之中或者是在有關該井連接摻雜區域W A之該半導體基材1之中的一個電性傳導，隨著積體密度增加而增加，而這導致根據前所描述之該主體效應之功能的一個損害。特別地，在帶有相關聯溝電容器的D R A Μ半導體記憶體胞元之中，這個問題藉由根據第1圖移動而更靠近一起，以陣列而被加以排列之該溝電容器D T C，因此地，被要求用在分散該電荷載體L成為更加縮減之該溝電容器之間的空隙。利用該半導體基材1的較深區域而不產生分散該電荷載體L的機率，因而，藉由將用於連接該溝電容器D T C的對電極，來用已埋入連接面Β Ρ的效能，一個絕緣層被建立於這個區域中。然而，在該主體中或者在該半導體基材中接近直接對該場-效應電容器結構之一個非充分或者是高度電阻井連接，使較快或者是較慢充電，並且，因此，根據主體效應，減少有效的勒電壓並且於是增加漏電流。特別地，在如第3圖所圖解說的D R A Μ半導體記憶體胞元的例子中，該保有時間於是被加以損害。因此，本發明基於提供一個場-效應電晶體結構的目

^1 1241717 五、發明說明（6) 的，—個相關聯的半導體寄以_ 造方法，在直中，該電性性j ^胞70以及一個相關聯的製高度積體ί度：。…貝霄質地維持不受影響甚至在 m 結構的關製造關該半特獲得一接層，結構的過量電能向上，這個範圍第請專利體胞元由使用在該半形成電層，目有可能極體電、係利用有關該場—效應電晶體 i項=特徵來加以達成，其利用有範圍第1 3項的量涓j，以及利用有申請專利範圍第7項的特徵。 =個二極體摻雜區域，目的在實現 &體基材之中，以及一個二極體連 ^生傳導地連接至該場-效應電晶體的在用於在該半導體基材之中分散確貫地避免主體效應，當該主體未壓所加以限制。於本發明申請專利方法之申導體記憶別地，藉個二極體其被加以一個控制荷載體，地被該二優選地，一個凹處被加以形成於該半導體基材之中， =上極體摻雜區域正被加以形成於該凹處的底部區域，以該二極體連接層正被加以形成至少在該凹處的部份區域 =I二利用這個方式，有可能去排列該二極體，而用於在 4 丁 V體基材的一個最適化深度之中分散過量電荷載體，因而在该場-效應電晶體結構的電性性質保持一個特別程度而不受影響。、，k地’一個電介質層被加以形成在該二極體連接層以及5亥半導體基材之間之凹處的壁上，而目的在於實現獲得被加以連接於該控制層的一個電晶體，因而使得不但該主體電位叉該二極體的限制，並且該控制層強化動態偶合 1241717 五、發明說明（7) 於該主體或者是該半導體基材。特別地，在該控制層頻率 ^ 地改變信號的例子中，這導致電荷載體特別地快速，以及電荷載體之有效分散，因此該電性性質保持至一個特別程度而不影響。該凹處V被加以形成例如直接地相鄰在一個區溝絕緣體中之一個通道區域，而用於定義該通道區域的一個通道寬度，於是導致一個特別地空間一最適化得實現獲得，特別地適合用於高度積體密度。特別地，當使用高度地已被摻雜的半導體材料作為二極體連接層時，有可能琛聚在後面熱加工程序步驟的期間一個外部擴散來形成無額外加工程序步驟之該二極體摻雜區域，並且是以一種自行一對齊之方式而在該半導體基材之中，因而充分地簡化由一個對齊正確性之製造要求。具有前所描述型態的一個選擇電晶體的一個半導體記憶體胞元，優選地藉由第一源/汲極區域而被加以連接至一個溝電容器，以及藉由第二源/汲極區域而被加以連接至一個位元線，該控制層建構一個實質地垂直該位元線而運行之字元線的一部份，並且該二極體摻雜區域正被加以形成在該半導體基材之字元線之下。在這個型態的一個排列的例子中，介於該控制層以及該二極體摻雜區域之間的一個自行一對齊接觸處連接，係以一種特別地簡單的方式來加以獲得。再者，一個溝隔離可以利用條狀型態的方式而在該半導體基材之中被加以形成，目的在用於形成條狀型態活性區域，該溝電容器實質地落在該活性區域之中。利用這個

第11頁 1241717 五、發明說明（8) 方式，該溝隔離同時可以被加以使用而作為一個絕緣電介質層而用於該二極體連接層，於是導致再一個半導體記憶體中一個特別地面積最適化實現獲得。特別地，對於具有在表面之一個寬度的溝電容器，其比該活性區域的一個寬度還要大，有可能目的在為了不覆蓋一個溝隔離鄰接之該活性區域，對於該溝電容器被加以位移成一個進一步的鄰接之溝隔離因而該凹處可以接著被加以最適化合適於該溝隔離並且一個最適化配置實現獲得同時結果用於這些溝電容器型態。優選地，該溝電容器的截面表面可以具有一個橢圓形成以及幾乎零點五F的替代物，其中F表示一個最小的特徵尺寸，而能夠微影技術地而被加以製造，因此用於連接該場-效應電容器結構至該溝電容器之一個自行一對齊機率，利用正被使用的曲度一相依之材料而被加以產生。有關用於製造一個半導體結構的方法，優選地一個半導體基材以一個適合的方式而被加以製備，一個凹處被加以形成於一個溝隔離之中，一個二極體摻雜區域被加以形成在該凹處的底部，並且一個電性傳導的二極體連接層被加以填充於該凹處之中，一個遮罩層被加以移除，一個閘絕緣層被加以形成，一個控制層被加以形成在該閘絕緣層的表面，於是被加以製造的表面被加以平坦化至少與該溝隔離一樣遠，並且一個電性地傳導連接層隨即地被加以形成而目的在為了連接該控制層至該二極體連接層。利用這個方式，有可能以最小改變或者是插入額外加工步驟來調

第12頁 1241717 五、發明說明（9)

整標準加工程序’該額蓋的加工程序用於實現獲得前所描述的換雜區域以及二極體層。這導致一個特別地簡單並且成本有效的貫現獲得。 W 本發明的進一步優點改良在進一步申請專利範圍中被加以特徵化。本發明利用作為例證之實施例以及參考圖示而更詳細地描述入下圖示中。第2圖顯示一種關於第一例證之實施例所排列之一個半導體記憶體胞元的簡化平面圖。相同的參考符號代表元素以及層相同的或者是對應在第1圖中之那些物件，並且一個重複的描述被加以分述如下。 …著在第1圖中之一個截面I — I的透視圖在第3圖中被加以解說，此例子同時亦實質地對應一個在第2圖中之相 =應部份（被加以圖示說明卜但是該井連接摻雜區域 W ，在^，本發明的例證之實施例中不再是必需的。依々、第2圖’所述井連接摻雜區域在此利用一個凹處v =二位移，該井連接摻雜區域通常是必需#，但是根 Ls 積密度不再是有效的，❿該凹處在-個淺溝加以形⑨’並且在其中之底部區域，-個一極域被加以形成在該半導體基材之中。截：Γι:;二=第2圖所示之本發明中沿著-個地，相间沾△ ""思體胞元的簡化透視圖。再一次以及；：並T考符號代表元素標示相同的或者是對應元素層亚且一個重複的描述被加以分述如下。

1241717 五、發明說明（ίο) 依照弟2圖以及弟5圖’關於本發明之场_效應電晶體結構具有一個第一以及第二源/沒極區域（S / D )於一個第一傳導形態η中，而這被加以形成在一個第二半導體型態Ρ之一個半導體基材1中，相對該第一連接型態η ，目的在用於定義一個通道區域Κ。結晶性矽優選地被加以使用而作為半導體材料1 ，它亦可能去使用替代性的半導體材料，例如鍺，I I I - V半導體材料以及類似物。一個閘絕緣層2在該通道區域Κ的表面被加以形成，而這閘絕緣層優選地包含利用熱所加以形成的二氧化矽，但亦可以包含一個不同的電性絕緣材料。特別地，在這個例子中亦可能使用坑道氧化物或者是閘電介質。再者，一個控制層3在該閘絕緣層2的表面被加以形成，所述控制層在一個相關聯的字元線W L建構一個控制層區域C G (控制閘）。關於本發明為了要實現獲得一個二極體D，在該半導體基材1 ，或者是在該場-效應電晶體結構的主體之中，一個摻雜區域4被加以形成，而一個二極體連接層5，或者是一個相對應的部份區域於該字元線W L之中，電性傳導地連接該控制層3至該二極體摻雜區域4 ，而目的在分配過量的電荷載體L (如，洞）。利用這樣的方式，有可能在半導體基材1之中，或者是在帶有該控制層3 (Ρη接合，Ρη電容）電位之該場-效應電晶體結構的主體中。優選地，該二極體摻雜區域4被加以形成在該半導體

第14頁 1241717 五、發明說明（Π) 基材1之中一個四處V的一個底部區域之中，其因該二極體D此夠被加以設置在該半導體基材1之内一個特別地合適的深度中。依照第5圖，所述凹處V被加以形成在該溝絕緣體s T I之内-其被加以形成如淺溝絕緣體—直接地在隨後之該字元線之下。該半導體基材1 ，因該二極體摻雜區域4被加以形成在一個最適的深度中，意即就是，在該半導體之内，該溝絕緣體S T I的深度。該絕緣體s τ I的一部份可以保持在該凹處V的壁上，因一個電介質層6被加以形成在介於該二極體連接層5以及該半導體基材1之間，而目的在於實現獲得一個額外的電容器C而被加以連接至該控制層3 °這個額外的電容器C導致該字元線或者是該控制層3對该主體或者疋5玄半導體基材1之一個強動態偶合。因藉由井連接掺雜區域或者是井接觸WA 一般存在使電位之普通的固定，不再存在。特別在一個寫入的操作期間该主體的電位根據性地Ik著該字元線W l的電位，使得介於該字元線W L以及该主體之間的電位差減少，並且導致一個縮短的寫入時間（與在邏輯技術中之動態^概念相比較）。換句話說，介於該字7L線W L以及該半導體基材丄之間之該二極體接觸或者是P n接合，導致該主體電位的上限。更特別地，即時在那主體電位將超過該字元線之一個”低的”電位，大約0· 5伏特，電子被加以射入至該主體，並且取後地’ β去该電荷載體或者是電動過量匕一被

1241717

於未來的積體密度。依知、第5圖，為了實現獲得一個d R A Μ半導體記憶體胞元，該圖解說明進一步顯示一個帶有溝電容器連接層 8以及絕緣溝層7的一個溝電容器d T c的上方區域，而^ 這依據苐3圖之習知技藝相關地實質地被加以形成。因此，一個頂部絕緣層9被加以形成在所述溝電容器D T C 的表面’因此該字元線W l之該重疊區威用作為鈍性控制層P C G (鈍性控制層）。

第16頁 1241717 五、發明說明（13) 為了該溝電容器D T C的一個外部電極或者是對電極 (未加以圖示說明）的連接，一個已埋入連接面B p (已埋入面）接著被加以提供在該半導體基材1的一個較深的區域，所述已埋入連接面經常地包含該第一傳導型態η的一個半導體材料，以及於是介構一個絕緣空間電荷區有關該重疊半導體基材1或者是該第二傳導型態ρ之該重疊井0 雖然，依照第5圖，該凹Ζ 元線W L以及一個自行-對齊皆以及該二極體摻雜區域4之間可以被加以實現獲得在不同的被加以排列在該活性區域A A 被加以排列在該活性區域A A 使用於該電容器C的實現獲得加以形成在側壁但是不在該凹避免有關該半導體基材1之電優選地，該二極體連接層之高度地已被摻雜的半導體材該二極體摻雜區域4能夠以一在隨即的熱加工步驟中該凹處式’同時有可能由例如氣相去是利用離子植入以及隨後地去該凹處V中而作為二極體連接^ 第6圖顯示一個根據第5 g ^質皆地被加以形成在該字連接因而在介於該控制層3 被加以獲得，這個凹處同時位置，並且，特別地，同時之中。特別地，當該凹處V 必須考慮被加以利用，而 ’ 一個電介質層6額外地被處V的底部區域之中，為了性接觸連接。 5包含在該第一傳導型態n 料（例如，聚矽），因此，種自行-對齊的方式來形成的底部區域。利用同樣的方進行其他有些的摻雜，或者填充一個電性地傳導材料至〖5的方法。 1中該半導體記憶體胞元的

1241717

五、發明說明U4) 簡化的等電路圖，相同的參考符^ 、者是對應元素以及一個重福μ付就代表元素標示相同的或厂文曰勺4这、+、這個等電路圖指出該—4 及將被加以分述如下。的二極體連接層5的靜態（ρ収$雜區域4以及所相關聯容）性質，為了這個理由，兮^接合）以及動態（電被加以適應於相對的電路條^ 了極體D以及該電容C能夠第7圖顯示一個關於習4 一方夺支减*由，的簡化平面圖，以及，第8圖顯=~~個半導體胞元排列一個半導體胞元排列的一個相、、、關於一個第二實施例中同的參考符號代表與第丨圖以及聯的平面圖，再次地，相相對應之層以及元素，並且為了 2圖中那些之相同或者是被加以分述如下。、此理由，一個重複的描述依照第7圖，平常的半導體記關聯的溝電容器可以具有在表面…體胞兀以及特別的相個寬度還要大的寬度，為了 ^ 一 ^比一個活性區域A Α — 明之該凹處V的設置將導致一=由，如第2圖所圖解說一個短的電路。 ^有该溝電容器D 丁 C的

依照第8圖，該溝電容器d 丁之溝隔離S 丁 I方向幾乎零點五因此藉由在一個鄰接表示一個最小的特徵尺寸，而处:被加以位移，其中F 造。利用這個方式，該隔離體^在微影技術地被加以製加以釋放該溝電容器或者是^ 其表面區域）完全地被度，使該凹處V能夠在次被：：：區域，而其至-個寬中，如第8圖所加以圖解說明。^、於該溝隔離s 丁 1之 ' ^個位移優選地被加以

第18頁 1241717 五、發明說明（15) 發生在一個介於零點二五至零點五F的範圍之中，於是導致有關該溝電容器D T C與最適化面積利用結合之該凹處 V的一個充分絕緣。為了使有關該溝電容器之一個充分絕緣，在該電介質層6形成絕緣間隙物結構，可以在這個例子中被加以形成，另外保持了 S T I氧化物。該橢圓形成用於該溝電容器D T C的一個截面表面，而被加以圖解說明於第7圖以及第8圖之中，供給一個進一步對該效應之優點有關於不同半徑的彎曲度，以及不同材料的性質在該淺溝隔離7，有可能實現獲得一個用於該溝電容器D T C的自行一對齊接觸處連接。如在一個第一個實施例的例子中，在該凹處V之下所加以形成之該二極體再次使得在該負的字元線/主體電壓例子中之一個D C偶合，而藉由該ρ η接合體以及/或者是該二極體連接層的間隙電荷區而被加以形成該電容器，並且同時該半導體基材使介於主體以及字元線之間之一個電容量，而用於正的字元線/主體電壓。因此，當寫入該半導體記憶體胞元時，一個充分的效能改善再次被加以達成，在一個效應相似於在一個所稱作π活性井技術π的例子中被加以達成，特別地透過該主體對該字元線電容量偶合。更特別地，在該場-效應電晶體利用該字元線W L由一個低的（L〇W )轉移至一個較高的電位（Η I G Η )而被加以打開之時，該主體電位增加發生。這導致與一個平常固定的井電壓相比而一個更為增加的通道電流（充電電流）。這個電容量偶合利用所稱作

第19頁 ^41717 ----^_____ 五、發明說明（16) 在二極體區域4的Ρ η接合體之接合電容量，而起始地被加以影響。然而’超過以及在其前面地，如前面已經被加以描述的這個電容量偶合，能夠利用維持S 丁 I氧化物或者是電介質層6在該凹處V的側壁，而能夠被加以改善，目的在用於實現獲得該額外的電容量C。在非活性相中，該字元線W L安定化該主體或者是半導體基材的電位。在這個例子中，該用於井電位或者是半導體基材中4電位之一個較上的鞘，利用該二極體D藉由該字元線低電位而被加以指定。如果該井的電位或者是該半導體基材的電位’因各種不同的漏電流（即’接合體漏電流）而上升達所述被加以指定之鞘，隨後電子利用該Ρ ω接合體或者是二極體推雜區域4而被加以射入’以及被加以重新結合在主體中過量的電洞。第9Α圖以及第9F圖顯示在第8圖之中沿著I I 1一 I I I部份的簡化截面圖，而用於圖解說明關於第二例證之實施例在一個半導體結構製造中實質的方法步驟，再次地，相同的參考符號代表與第1圖至第8圖中那些之相同或者是相對應之層以及元素，並且一個重複的描述被加以分述如下。依照第9 Α圖，待有所圖解說明的溝電容器連接層區域8以及絕緣環圈層7之所有溝電容器D T C的第一個，利用實施例的方式，在一個半導體基材1之中一個標準D R A Μ加工程序，已習慣的方式而被加以圖解說明。依照一個相對地使用該溝電容器連接層8之標準加工程序，優

第20頁 1241717 五、發明說明（17) 選地包含南度地已被摻雜的，地在這個例子中包含—_ ~'乳化石夕以及該淺溝隔離7優選使用包含有一個PAn— 氮化物層3 0得-個遮i卜化物層2 0以及一個PAD 形成，目的在用於在該溝隔離ST 1進-步被加以 λ。兮、I π雠ς τ τ + ¥體基材表面上設計活性區域A A。忒溝隔離S T I利用知 . . M ^ 〜用一個平常的S T I加工程序優選加 ^ ^ ^的幕的在於實現獲得淺溝隔離，而一個二氧化矽層（丁 Ε Ο ς、 ^ 、 Α Λ Α 6 )正被加以沉積。在該活性區域A A ’頂部絕緣層，眘暂 ^ ^ ^ 貝貝地，被加以形成之該溝電容器 D T C的絕緣體或者是鈾仆 > 工疋純化，而這再次地優選地包含二氧化矽’額外地被加以形成於這些位置。如第9 A圖所圖解說明的，相對應地被加以製備之半導體基材，利用有如一個標準加工程序而被加以獲得。依照第9 B ®，在一個隨即的步驟中，該凹處v隨後被加以形成在該溝隔離S 丁丨之預測區域中。所用的那樣方式為使它們完全地滲透通過該溝隔離並且向右延伸而至該半導體基材1 。所述凹處v可以例如藉由使用一個平常的照而被加以實現獲得。該罩如在接觸洞或者是v i a s <1 的製造中被加以使用。一個相對應的非等向性地氧化物蝕刻法優選地被加以進行。給定一個相對應地高度對齊正確性用於凹處v ，充分地厚的絕緣層保持該S T I氧化物在該凹處V的側壁。然而’如果較少的嚴格要求被製作用於該凹處V的對齊正確性，然後在一個隨即的加工程序步驟中，任意地可能地用

第21頁 1241717 五、發明說明（18) 在一個電介質6而在該凹處V側壁被加以形成，在其中的例子，優選地利用一個平常的間隙物方法，一個薄的二氧化矽層合適地被加以沉積，即，帶有相同的厚度，並且隨即地非等向性地被加以姓刻回去。在該凹處V形成之後，或者是在該額外的電介質層任意地形成之後，有可能的，關於一個地一實施例，首先地去進行該半導體基材1的摻雜於該凹處V的底部區域中，例如一個氣體向摻雜，但是，特別地，一個離子植入正被加以進行。如第9 B圖所圖解說明之該第一傳導型態的二極體摻雜區域，並且優選地被高度摻雜，而以這種方式被加以產生。之後，一個電性地傳導的填充材料被加以形成而作為在關於該第一實施例之該凹處的二極體連接層5 ，在其中的例子中，利用實施例的方式，一個電性地傳導材料被加以沉積在整個面積，並且隨即地被加以平坦化，而該凹處 V的表面一樣地遠，意即，利用一種C Μ P (化學機械研磨）方法。關於一個第二優選的實施例，然而，沒有由該氣體向或者是由離子植入的摻雜被加以進行，相當直接地在該凹處V形成之後，或者是在該電性地絕緣地側壁6之後，一個已摻雜的半導體材質被加以形成座位二極體連接層5至少該凹處V中，優選地一個高度地已被摻雜的聚結晶半導體材料，例如，第一傳導型態之聚矽正被加以沉積整個面積並且隨即地被加以平坦化。在這個例子中，該二極體摻雜區域4自動地被加以形

第22頁 1241717

第23頁 1241717 五、發明說明（20) 1 一極組區域4 ’因此’最後地，即時在此摻雜區域4被實際地實現莽二仗剎田★ 違一極月豆部擴散或者是藉由離子而該半導體中外加以退火來達成。彳加以子擾之半導體區域而被之後，依照第9 D圖，該控制3至少在該的表面被加以形成，一個電性^ ^ 、、濠曰2 以及特別地高度地已被摻d:積之沉積，優選地將被加以進行。得V型恝再_人塑=Ϊ9/圖’一個平坦化步驟隨後再次被加以影 4 ti ” ¥體基材1之上大約二十至三十耐米停止。優 Ϊ,腺：：Ϊ學機械研磨（C M p)㈤方法被加以影響而、土在將斤衣造表面平坦化至少與該溝隔離體s τ〗一樣因而’不覆蓋於該二極體連接層5之一個表面以及該控制層3之一個表面之兩者。上-最後地，依照第9 F圖，一個用於將該控制層連接至該二極體連接層5之電性傳導連接層被加以形成。優選地，在攻個例子中，首先地，該第一傳導型態之進一步高度地已被換雜的半導體層被加以沉積覆蓋在整個面積，一個η +已摻雜之聚矽4 〇優選地正被加以使用。之後，為 1進一步改善所述連接層之電性傳導度，並且為了實現獲侍咼度傳導連接區域而用於所述地一連接層4 〇，可矽化材料’或者是一個可矽化金屬層可以被加以沉積覆蓋整個面積。最後地’在這例子中，半導體材質4 〇之表面層轉化使用該可石夕化材質5 〇來加以進行，以為了形成一個高

1241717 五、發明說明（21) 度傳導連接層，在其中的例子中，在表面上，而在半導體 ^ 材質（矽）無矽化物被加以形成而不接觸，相當該所沉積之材質（金屬）保持，為了這個理由，該所被加以沉積層能夠選擇性地非常容易地再次被加以敍刻回去，而其優選地是利用濕式化學银刻方法。此外，钻、鎳或者是翻，特別是鎢之使用，在此例子中，被加以沉積以為了形成鎢之石夕化物層5 0。之後，例如，矽的氮化物被加以沉積而覆蓋整個區域而作為一個進一步的罩或者是純化層6 0。該進一步加工程序步驟’用於完成該DRAM半導體記憶體胞元或者是場-效應電晶體結構對應於該標轉加工程序步驟，為了此一理由，一個詳細的描述被加以分述如下。然而，隨後實質地被加以影響的是該字元線W L或者是該閘堆疊的蝕刻，該源/汲極區域S / D的形成，以及該位元線B L的形成，伴隨著對個別之源/汲極區域而相關聯之接觸處B L K。本發明基於一個D R A Μ半導體記憶體胞元而已如前所描述。然而，它並未受限於此，並且包含以相同方式，所有的進一步的場-效應電晶體結構，以及所相關聯的半導體記憶體胞元，以及所相關聯之製造方法，在其中根據一個所稱作主體效應之電性性質的一個損害能夠被觀察得到。、利用相同的方法，除了所使用材質之外，替代性的半導體以及絕緣材料，亦能夠被加以利用，而提供它們具有

第25頁 1241717 五、發明說明（22) 相同的性質。第26頁 ❿ 1241717 圖式簡單說明第1圖顯示一種關於習知技藝中所排列之半導體胞元的簡化平面圖。第2圖顯示一種關於第一例證之實施例所排列之半導體記憶體胞元的簡化平面圖。第3圖顯示一種依照第1圖沿著I - I截面之一種常用記憶體胞元的簡化垂直圖。第4圖顯示一種依照第3圖中之場用半導體記憶體胞元的簡化等電位圖。第5圖顯示一種依照第2圖中沿著I I - II截面之一種半導體記憶體胞元的簡化透視圖。第6圖顯示關於本發明如第5圖所示之半導體記憶體胞元的簡化等電位圖。第7圖顯示關於習知技藝中所排列之一種進一步的半導體記憶體胞元的一個簡化平面圖。第8圖顯示一種關於第二例證之實施例所排列之半導體記憶體胞元的簡化平面圖。第9A圖至第9F圖顯示第8圖中沿著I I I-I I I截面之簡化截面圖，其用於關於第二例證之例證之實施例之製造方法中重要製造步驟圖解說明之目的。元件符號說明：

1 半導體基材 2 閘絕緣層 3 控制層 4 二極體摻雜區域 5 二極體連接層 6 電介質層第27頁 1241717 圖式簡單說明 7 絕緣環圈層 8 溝電容器連接層 9 頂部絕緣層 2 〇 P A D 氧化物層 3 〇 P A D 氮化物層 4 0 摻雜半導體層 5 〇度導電金屬半導體層 L 電何載體 S T I 淺溝隔離 A A 活化區域 D T C 溝電容器 S / D 源/ >及極區域 W L 字元線 B L 位元線 C G 控制層區域 P C G 鈍化控制層區域 W A 井連接摻雜區域 B L K 位元線接觸處 B S 已埋入層 B P 已埋入連接面 R 電阻 V 凹處 K 通道區域 C 電容器

第28頁

Claims

丨p 12碎,17Γϊυ正本i ，_ 案號 9212032 yv年了月曰修正申請專利範圍源/ 種具有一第一導體型態（η)之一第一以及第汲極區域（S / D )的場-效應電晶體結構，其係在相對導體型態（η)之一第二導體型態（ρ)的半導體 1 )中被加以形成，用於定義一通道區域（Κ )的該第基材（1 目的；在該通道區域（Κ )的表面被形成的一閘絕緣層（2 )；以及在該閘絕緣層（2 )的表面被形成的一控制層（3 )；其特徵在於：該第一導體型態（η )的一二極體摻雜區域（4 )，其被形成目的在實現一在半導體基材（1)之二極體（D) 5 以及一電性導電二極體連接層（5 )，其連接該二極體摻雜區域（4 )至該控制層（3 )，目的用於在半導體基材 (1 )中分散過量電荷載體（L ) ^ 2 ·如申請專利範圍第1項的場-效應電晶體結構，其特徵在於：在半導體基材（1)中所形成的一個凹處（V) ’該二極體摻雜區域（4 )被加以形成在該凹處（V )的底部，以及該二極體連接層（5 )被加以形成在至少該凹處（V ) 的部份區域。如申請專利範圍第2項的場-效應電晶體結構，其特徵在於

第29頁 1241717 ♦ 案號92129832 年f月修正_ . . / 六、申請專利範圍在介於該二極體連接層（5)以及該半導體基材（1)之間之凹處（V )的壁所加以形成的一電介質層（6 )，目的在實現被加以連接至該控制層（3 )的一電容器 (C )。 4 ·如申請專利範圍第3項的場-效應電晶體結構，其中該凹處（V )直接地被加以形成在該通道區域（K )旁邊。

5 ·如申請專利範圍第1項的場-效應電晶體結構，其特徵在於：在介於該二極體連接層（5)以及該半導體基材（1)之間之凹處（V )的壁所加以形成的一電介質層（6 )，目的在實現被加以連接至該控制層（3 )的一電容器 (C )。 6. 如申請專利範圍第5項的場-效應電晶體結構，其中該凹處（V)直接地被加以形成在該通道區域（K)旁邊。

7. 如申請專利範圍第2項的場-效應電晶體結構，其中該凹處（V )直接地被加以形成在該通道區域（K )旁邊。 8 ·如申請專利範圍第2項到第7項中任一項的場-效應電晶體結構，其中該凹處（V )被加以形成在一淺溝隔離（S TI)用於定義該通道區域（K)的一通道寬度。

第30頁 1241717 案號92129832 年，Γ月修正六、申請專利範圍 9 ·如申請專利範圍第1項到第7項中任一項的場-效應電晶體結構，其中該二極體連接層（5 )具有該第一導電型 (η )之被南度換雜的半導體材料。 I 0 · —種具有如申請專利範圍第1項到第9項中任一項所述選擇性場效應電晶體結構之半導體記憶體胞元，其中該第一源/汲極區域（S / D )被連接至一溝電容器（D Τ C ):該第二源/汲極區域（S / D )被連接至一位元線 (B L );以及該控制層（3 )建構本質地垂直通過該位元線（B L )之一字元線（W L )的一部份，該二極體推雜區域（4)在該半導體基材（1 )中之該字元線（W L )之下被加以形成。 II ·如申請專利範圍第1 0項的半導體記憶體胞元，其中用於連接溝電容器（D T C )的一對電極的一埋入連接面 (Β Ρ )，係在該半導體基材（1 )中被加以形成，該二極體區域（4)會位處於該連接面（ΒΡ)以及該半導體基材（1 )的表面之間。 1 2 ·如申請專利範圍第11項的半導體記憶體胞元，其中該淺溝隔離（S Τ I )以條狀型態被加以形成在半導體基材 (1 )中，而目的在用於形成條狀型態活性區域（A

第31頁 1241717 案號 92129832 修正六、申請專利範圍 A )，該溝電容器（D T C )係實質地位於該活性區域 (A A )中。 1 3 ·如申請專利範圍第1 2項的半導體記憶體胞元，其中該溝電容器（DTC)具有在其表面上之一寬度，該寬度大於該活性區域（A A )的寬度，在其中，為了不覆蓋鄰接該活性區域（A A )之一個淺溝隔離（S 丁 I )，該溝電容器（D T C )被設置在一個更進一步鄰接之淺溝隔離 (FTI )中。該中形其圓，橢元個胞一體有憶具記份體部導面半截的面項表 3 一 1—I 一的圍} 範 C 利T 專D 請C 申器如容 . 電 4溝 1_ > 技影微夠能個一示表 ο F 中寸其尺，徵 F特 5的 • 小 ο最多之至造移製位以及加以被，地式術該中其元胞體憶己 -X一-口體導半的項 ο 1—I 第圍範利專請申如材基體導C 半域在區成性形活以態加型被狀態條型成狀形條於以用在 I的丁目 S 而 ( ，離中隔3 溝1 淺C A 域區性活該於位地質實係 \)y C T D /(V 器容電。溝中該 A 1 6.如申請專利範圍第1 5項的半導體記憶體胞元，其中該溝電容器（DTC)具有在其表面上之一寬度，該寬度大於該活性區域（A A )的寬度，在其中，為了不覆蓋鄰接

第32頁 1241717 c?! 广广 _案號 92129832 年f月jT曰修正_ / 六、申請專利範圍該活性區域（A A )之一個淺溝隔離（S T I )，該溝電容器（D T C )被設置在一個更進一步鄰接之淺溝隔離 (FTI )中。第圍範利專請申如器容電 17溝的 C 丁 D 該中其元胞體憶己古口體導半的項形圓橢個- 有具份部面截面表技影微夠能個- 示表 ο F 中寸其尺，徵 F特 5的 \ ο最多之至造移製位以及加以被，地式術記體導半的。項元一胞任體中憶項記 7 Μ 第A 至R 項D 10個第一圍構 I ^ 利係專其請，申元如胞 •體 8 隐方的、構，結C 一體材，導基} 半體I 一導T 造半S 製一 C 種備體一製緣 • }絕 9 a溝區性活一關 :少相驟至一步有及列帶以下材，有基} 具體A 其導A ，半C 法該域 VI Γ\ Γ\ 處材凹基個體一導成半形該中與 ; 之至 /-"Ν 伸 ο I延 3 Τ 係，S ) 0(1 2緣Τ C絕S 層溝 C 罩該緣遮在絕之溝聯b該而樣 (4 材C 基域體區導雜半摻該體在極成處形凹部該底充的填 }於 V用 C 一處成凹形該及中以 5 /IV 層接 *-gc 體極二導傳地性 ^a I 之 \J V Θ 層緣絕閘一成形面 ;表 \)y 的 ο ) 2 A A o ( 2域 C區層a 罩活遮該該在除少移至

第33頁

20、·如申請專利範圍第1 9項的方&，其中在步驟a )中， :溝電容器（D 丁 C )係進一步在該半導體基材（丄）中被加以形成’而用於實現一個半導體記憶體胞元之目的。 21 ·如申請專利範圍第2〇項的方法，其中在步驟a )中，一 PAD氧化物層（2 0)以及一 PAD氮化物層 (3 0 )被形成而作為遮罩層。 2 2 ·如申凊專利範圍第1 9項的方法，其中在步驟a )中，一 PAD氧化物層（2〇)以及一 pAD氮化物層 (3 0 )被形成而作為遮罩層。

1241717 修正 -----^^^2129832 六、申請專利範圍 2 4 · 如申言主直…々々 —間隙物ΐ被加H第23項的方法，其中在步驟b )中，形成一電介所既進订，而目的在於在該凹處（V )侧壁 ’丨貝層（6 )。 2中5在範圍第19項至第22項中任-項的方法，其為在該凹處（v，一被摻雜之半導體材料被加以沉積而作理被加以進行，^中之二極體連接層（5 )，以及一熱處區域（4)今目的在用於自在用於產生該二極體摻雜擴散摻質。μ凹处（V )底部之該二極體連接層（5 )外 ,, 申專利乾圍第1 9項至第22項中任一項的方> . 中在步驟c )中，昔止^ 貝r饪項的方法，其立丄u 百无一植入被加以進行，而目的*田从產生該二極體摻雜區域：：目的在用於料隨即地被加以沉積: 電^地傳導填充材連接層（5 )。積以作為在該凹…）中之二極體 2中7在：：！Πΐ圍第19項至第22項中任-項的方法，其甲在ν驟e )之則，一植入保護層被加以赉4、. 入被加以進行而該植入保護層被二成’-個井植 28 .如申請專利範圍第19項至第22項中任一中在步驟f )中，一氧化物芦Γ ?) 、、法，其閘絕緣層。 θ ϋ以熱形成而作為第35頁 1241717 案號 92129832 修正六、申請專利範圍其高。，一層法及接方以連的，為項}作一 ο而任4成中C形項層以 22體加第導被至半項雜ο 19換 5 第已C 圍一層範，體利中導專}半請h屬申驟金如步導 • 在傳 29中度其法方的項 1 任中項 2 2 第至：項驟 19步第之圍步範一利進專下請如申於如在 •徵 ο 持 3 斗而半構Μ 結A 體R 導D 半一該是} J1者WL 加或C 步，線一體元進晶字 }電一 .1應少 -有場帶一，成元形胞於體用憶在記的體目導效少至及以 L B /|\ 線元位

至

第36頁