TWI241153B - Processing method for printed circuit boards and other electrically conductive substrates - Google Patents

Processing method for printed circuit boards and other electrically conductive substrates Download PDF

Info

Publication number
TWI241153B
TWI241153B TW091132359A TW91132359A TWI241153B TW I241153 B TWI241153 B TW I241153B TW 091132359 A TW091132359 A TW 091132359A TW 91132359 A TW91132359 A TW 91132359A TW I241153 B TWI241153 B TW I241153B
Authority
TW
Taiwan
Prior art keywords
scope
patent application
item
metal
etching
Prior art date
Application number
TW091132359A
Other languages
English (en)
Other versions
TW200300325A (en
Inventor
Renate Freudenberger
Volker Rogoll
Christian Schmid
Andreas Zielonka
Heidi Fauser
Original Assignee
Schmid Gmbh & Co Geb
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Schmid Gmbh & Co Geb filed Critical Schmid Gmbh & Co Geb
Publication of TW200300325A publication Critical patent/TW200300325A/zh
Application granted granted Critical
Publication of TWI241153B publication Critical patent/TWI241153B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25FPROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00Electrolytic etching or polishing
    • C25F3/02Etching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/07Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process being removed electrolytically
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1492Periodical treatments, e.g. pulse plating of through-holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • ing And Chemical Polishing (AREA)
  • Saccharide Compounds (AREA)
  • Chemically Coating (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

1241153 發明說明(1) 【發明有關之領域』 本發明係為一種如電路板、印刷電路或其它之導電基 I =工製程,於該製程中,至少有一種金屬至少部分得被 I虫刻。 、 【先前技術之敘述】 “按’電子工業中經常需要生產到極微小的零件,例如 電路板、印刷電路或其它之導電執道(conductive track)
。以現今的技術,生產寬度和深度在微米的範圍内的結構 已經不再是奇蹟,甚至可以生產小於丨微米之結構。因此 ,金屬層必需作選擇性地確實蝕刻。
藉由腐餘(etching)的方式將金屬予以蝕刻。一特別 重要的問題就是所謂的凹蝕(underetching)。因此,在基 層(substrate)上,金屬不得被钱刻的許多位置上會設有 一光敏抗勉(photoresist)保護層。該保護層可由^機聚 合物或是由金屬層(例如錫或錫/鉛)所組成。當金屬於保 遵層所覆蓋的位置旁或其間被姓刻時,則該蝕刻不僅向底 部(單向性),而是向所有的方向(全向性)來進行。這音味 著,經由凹蝕(underetching),於保護層下的金屬亦&被 蝕刻。該凹蝕不僅於形成結構的側緣上導致一不明確的金 屬蝕刻,並且可能經常無法產生較大深度和寬度的社構。 、基本上,於電路板或類似的金屬層上進行蝕刻方面了已有 許多不同的方法。一方面,有些方法是不使用液體媒介, '例如離子輻射餘刻和電漿餘刻。藉由這些方法可以對金屬
1241153 五、發明說明(2) 做進一步的單向性(anisotropic)的蝕刻。但是,用來執 行這些製程所需的設備相對昂貴。此外,經由這些製程會 有雜質異物附著到該基層,有時還需要使用到昂貴的淨化 製程來清除之。 另一方面,有些方法是使用液體媒介來蝕刻金屬,例 如所謂化學性蝕刻和所謂的電子化學性蝕刻。在化學性蝕 刻方法是將姓刻質置於液體溶液中,而金屬係經由化學反 應來進行蝕刻。這種蝕刻方法是一種全向性的方法。在電 子化學性姓刻方法疋使用電解液(eleCtr〇lyfe),它是無 法經由化學反應來對金屬進行蝕刻,也就是說,無法直接 與基層直接接觸。在電子化學性蝕刻方法中,係於基層和 一次泡於電解液中的電極施以一電壓。通常該基層作為陽 極(anode),而其它的電極作為陰極(cath〇de)。經由該電 壓和因此形成的電場會產生離子,該離子藉由一化學反應 來餘刻金屬。該電子化學性钱刻係具有單向性的特f 卻仍無法達到前述之離子輻射蝕刻和電漿蝕刻等方法之 攸^的說明可以得知,☆電路板和其它的小結構製 二二二t技術皆無法提供真正令人滿意的解決方法。^ 去曰、.坐t喊使用較複雜的解決之道來避免上述的問題。 9二1〇^ ,曾揭示,將㈣f置人—非常稀薄的溶液中來 進:電子化學性蝕刻,•由於過低的蝕刻 : 工::=用。w〇99/45 1 79中曾揭示一使用用逆電極= ’其“籌和樣式皆被處理之基層的結構和樣式相 : 1241153 "^、發明說明(3) ---------- 逆電極的昂貴設許& + 、 冲部在工業上的應用受到某些限制。 【發明目的】 之導的主要目的’即在於發明出一種電路板或其它 點,杖土 :加工製程來解決或至少減低上述習知技術的缺 黑、別疋儘置降低凹蝕的效果來達到蝕刻金屬的目的。 本發明著重於一較簡單、成本較低廉的方法使之得 以應用於工業上。 丁 【解決方式】 、、上述本發明目的係藉由一依據申請專利範圍第1項項 斤述之製粒的特徵來達成。於其它第2 — 2 2項申請專利範圍 的=屬項係陳述本發明之具有優點及目的性的額外結構。 申請專利範圍中的用詞請參考詳細說明中的内容。 【功效】 本發明的特色在於,於至少一製程步驟中,藉由脈衝 式的電場下進行電子化學法,以及於至少一之後製程步驟 中,在沒有電場下進行化學法之金屬蝕刻。也就是說,本 發明的特色係為脈衝式電子化學的前步驟蝕刻和一化學性 的後步驟餘刻之組合。雖然金屬的#刻可經由不同的前處 理、主處理以及後續處理步驟來達成,但本發明的製程仍 主要以前述兩者步驟為重點。 令人驚奇的是,前述兩者步騍的實施竟可達到金屬單
1241153 五、發明說明(4) 向的蝕刻作用,在本 使用的金屬來進行餘刻^ *中,而以銅金屬作為導電軌所 亦得以使用。脈衝式^ 為佳。基本上,其它金屬的蝕刻 向性蝕刻之功效, 二 化學的前步驟蝕刻可有深度之單 因而可降低凹蝕的效果 衝可使侧面的蝕刻效果較差, 步驟所產生的結構所餘另’化學性的後步驟蝕刻可將前 係關於蝕刻少量部分材、的金屬層予以蝕刻。由於該步驟 的本質仍可被接受。;斗,因此,該化學性蝕刻的全向性 脈衝式的電場可經由— 電壓脈衝來產生,而本 相付的電流脈衝以及一相符的 電流可以在進行當中予、X明仍以使用電壓脈衝為佳,因為 的脈衝型在本發明二基f上可以使用完全不同 為佳。而矩形脈衝的形成中以使用矩形的電壓脈衝者 回切換。脈衝持續當中由最大電壓和0電壓之間來 壓亦完全地切斷。 糸為最大電壓時,脈衝休止時,電
12 V J 施予電壓和電愿關p a ndt π 私^ 關閉的時間長度是可以自由選擇。本
毛明施予電壓的時間長度A Η 1 Λ ^ 為 2 —20ms,而以 5-15ms 為佳, :而Ssn-^n最佳。而電壓關閉的時間長度為50 — 250 ms 實 m S為佳,特別是9 0 m ε為最佳。本發明較佳 :=,電壓關閉的時間長度不宜過短,故電 知予電壓的時間長度比以大於5:】為佳,特別是以大於ι〇: 上两敢佳。
1241153
無f脈衝式電子化學蝕刻的製程步驟以於酸性的電解液 :實施為佳,而該電解液僅具有極佳的氧化效果,也就是 說,該電解液不適用於(無電場)化學性蝕刻,因為它與被 蝕刻金屬,法進行化學反應。這樣的酸性電解液以硫酸為 ί !寺別疋1 ·6 3莫耳的硫酸為最佳。而甲烷磺酸亦可作為 該電解液。 令—發明脈衝式電子化學蝕刻的製程步驟的實施溫度以
=ί ΐ二者t〇 —6〇 C為佳。於該溫度範圍内係以40 -50。C 曰、= 藉由溫度的提高得將加速金屬的單向性蝕刻 〇 # & =毛1 脈衝式電子化學蝕刻的製程步驟的實施時間長 秒,而以2〇_60秒為佳。於較佳實施例中,其 長度為3 0 - 4 0秒之間。 r知化:::Γ接下來製程步驟基本上皆可從習知技術中 付矣。^銅為較佳的金屬可藉之來 氫溶液中的氯化銅CuC12作兔铋方丨所_ j虱化 ⑺作為蝕刻質可將基層的金屬銅氧 待為專章人H於/虫刻質中的Cu(II)則變為Cu(i)。該機制 係為寻業人士所熟知。 f使用上述的蝕刻質時,銅金於 80- 1 50 g/Ι之間,而以12〇 奋欣Y扪展度係於 气夕:麄声玄盔1 ο η 〇 g/ 1為佳。而於溶液中的氯化 虱之/辰度亦為120 g/l為佳。 藉由溫度的提高得將加祙各與 仆庳鉍釗沾制和本碰 逮化予反應,故本發明脈衝式 化子名虫玄]的衣粒步驟的實雜、、w危
盔鉢而枝w u 貝苑,皿度亦以高於室溫者40 -70。C 為佳而特別以50 -60。C之間為最佳。
1241153 五、發明說明(6) 化學性蝕刻的製程步驟時間 。本發明在進行化學性蝕刻的時 1 〇 〇秒為佳,而特別是在i 〇 — 4 〇秒 如前所述,本發明的製程係 刻以及化學性的後續蝕刻所構成 中,金屬的触刻係單向性導入深 化學性後續蝕刻來完成。依據該 學性蝕刻步驟蝕刻至剩餘厚度為 米為佳。 ~ 此外,特別適用來加工電路 ,其經由金屬蝕刻所產生之結構 小於1 0微米為佳。該結構有助於 該結構具有深度大於寬度的特色 另外值得強調的是,在本發 的再活化可以簡單的方式來完成 則銅金屬在蝕刻中以離子的型態 銅金屬可以用於加工電路板的其 離子可以金屬銅的型能直接沈殿 環製程中,於銅餘刻中所取得之 中。在進一步的使用上,離子型 極上,然後再作使用。 最後’本發明具有一用來執 裝置包含有電子化學性和化學性 先是一合適的容器,藉由該容器 長度同樣是可以自 間長度為大於5秒, 之間為最佳。 由脈衝式電子化學 。在脈衝式電子化 處,而剩餘的金屬 原則,則金屬係由 小於5微米,而以 板和其它的本發明 大小為小於25微米 金屬層的單向蝕刻 〇 明的製程中,被蝕 。就拿鋼金屬來作 置入溶液中。離子 它製程步驟。特別 於電路板上。特別 溶液可使用於其它 態的銅金屬亦可沈 行本發明製程之梦 姓刻所需之-般f且 可將電路板置入溶 由選擇 以10- 前置蝕 學蝕刻 層係由 電子化 、於2微 製程中 ’而以 。另, 刻金屬 例子, 型態的 是該銅 是於循 的製程 殺於陰 置。該 件,首 液中。
第11頁 1241153
再來是需要一裴置,藉由該 ,並切換成相對應的電路。 接觸到其一側或兩側為佳。 中可切換成陰極的電極、一 -、恒溫裝置和其它。在本發 控制調節裝置必需是可以產 '衝式的電場。 裝置’可將電路板可作為陽極 該裝置會接觸到電路板,而以 該裝置的其它組件為一在電路 電流/電壓源、控制調節裝置 明的装置中,電流/電壓源或 生脈衝式電場,特別是電壓脈 示 心為求進一步瞭解本發明之構造特徵、技術内容與功能 凊參閱以下有關本發明之詳細説明與附圖,然而所附圖 乃供參考與說明用,並非用以對本發明施予限制者。 【實施例詳細說明】 ^ 一用來進行電子化學性和化學性蝕刻之為專業人士所 ,知的裝置具有一裝載相關液體之容器。一電路板於該容 裔内可與之接觸,並作為陽極切換至一電路上。相對於電 路板,設有一内建式、且作為陰極的電極。該陰極的型式 並不重要。為了能讓液體流貫該容器,則設有一泵浦以及 一流速器。藉由一恒溫器可讓流經容器的液體控制在一特 定的溫度上。此外,一設有脈衝產生器之電流/電壓源, 其用來產生電壓脈衝。另有一微電腦評估器。 一電路板係置於該容器内,其中一穿透的銅金屬層係 設於聚合物主體上,並且經由一般光敏抗蝕層的設置來形 成導電執結構。該導電執結構的寬度約為30微米。 接著,藉由上述的電路板來進行本發明之製程。首先
1241153 五、發明說明(8) 進行脈衝式電子化學性蝕刻,其中使用1 · 6 3莫耳(相當於 M0 g/Ι)的硫酸來作為電解液,溫度控制在40 °C,應用1〇 V矩形電壓脈衝,電壓(1 〇 V )持續時間為1 〇 ms,而電壓(〇 V)持續時間為9 〇 m s。而該脈衝式電子化學性蝕刻持續進 行35秒。 '' 接下來進行化學性蝕刻的製程步驟,其中使用含有 12〇 g/Ι的銅(CuC12)以及120 g/Ι氯化氫(HC1)的溶液來作 為蝕刻媒介,溫度控制在50 °C,而該步驟持續進行25秒。 w電路板在進行上述製程後的結果顯示,銅金屬層得有 :^性的#刻。姓刻學生的深度約為17微米。而凹蝕的效 風=二被忽略。關於該深度的蝕刻,約15微米係由電子化 、方式,而剩餘的2微米再由化學性的方式來進行蝕 惟以上所述者,僅為 用來限定本發明之範圍。 之均等變化與修飾,皆為 本發明之較佳實施例而已,並非 即凡依本發明申請專利範圍所作 本發明專利範圍所涵蓋。
第13頁 1241153 圖式簡單說明 (沒有圖式) Ιϋΐ 第14頁

Claims (1)

1241153
ι· 一種電路板或其它之導 製程中係有一種金屬得被蝕刻 包含有: 電基層加工製程,尤指於該 ,其特徵在於,其實施步驟 i )前步驟先藉由一 刻;以及 i i )於後續製程步驟 性之金屬蝕刻。 脈衝式的電場進行電子化 中’在沒有該電場下進行 學性蝕 一化學 2·如申請專利範圍第1項所述之製程 ^7 /1 ’ ’ w Α π 1 π r/f述怠裂程,其中 電%在電子化學蝕刻中經由電壓脈衝來產生的。 y 3·如申請專利範圍第1項所述之製程,其中係使用矩 形式的脈衝,特別是電壓脈衝。 =4·如申請專利範圍第2或3項所述之製程,其中施予之 最大電壓為5V-20V,而8V-20V為佳,特別是10V為最佳。 5 ·如申請專利範圍第1項所述之製程,其中電場開啟 時間為2 - 2 0 m s ’而5 -1 5 m s為佳,特別是1 0 m s為最佳。 6 ·如申請專利範圍第1項所述之製程,其中電場關閉 時間為50-25 0ms,而8〇-150ms為佳,特別是90ms為最佳。 7·如申請專利範圍第1項所述之製程,其中施予電場 的關閉與開啟時間的比率為>5:丨,而>10:1為佳。 曰8 ·如申請專利範圍第1項所述之製程,其中在脈衝式 電场的施予下,電子化學性的蝕刻是在一酸性,且未氧化 的電解液中進行的。 9 ·如申請專利範圍第8項所述之製程,其中電解液係 為硫酸,並且為1·63莫耳硫酸為佳。
1241153 六、申請專利範圍 其中在脈衝式 c之間的溫度 其中在脈衝式 1 0 ·如申請專利範圍第1項所述之製程 電場的施予下’電子化學性蝕刻是在3 0 _ 6 0 下進行’以4 0-5 0 ° C之間為佳。 1 1 ·如申請專利範圍第1項所述之製程 電場的施予下’電子化學性蝕刻的時間長度為丨04 〇〇秒, 以20-6 0秒之間為佳,特別是在3〇_4〇秒之間為最佳。 1 2 ·如申請專利範圍第1項所述之製程,其中在沒有電 場下’係以HC1中所謂的以㈡?蝕刻質來進行化學性蝕刻。 1 3 ·如申請專利範圍第1 2項所述之製程,其中蝕刻質 的銅濃度為8 0-1 50 g/丨cu,而以120 g/1 Cu為佳。 1 4 ·如申請專利範圍第1 2或1 3項所述之製程,其中HC 1 濃度為80-150 g/i,而以12〇 g/丨為佳。 1 5 ·如申請專利範圍第1項所述之製程,其中在無電場 的施予下’化學性的蝕刻是在4〇_7〇。C之間進行,以50 —60 ° C之間為佳。 1 6 ·如申請專利範圍第1項所述之製程,其中在無電場 的施予下’化學性蝕刻的時間長度為大於5秒,以丨0-丨〇〇 秒之間為佳’特別是在1 0-4 0秒之間為最佳。 1 7 ·如申請專利範圍第1項所述之製程,其中金屬總蝕 刻層厚度至少80 %係由電子化學性蝕刻完成 而以至少9 0%為佳,而小於2 0%的金屬總蝕刻層厚度則由 化學性蝕刻中來完成,而以小於1 0%為佳。 1 8 ·如申請專利範圍第1項所述之製程,其中金屬係由 電子化子丨生#刻步驟餘刻至剩餘厚度為小於5微米,而以
第16頁 1241153 六、申請專利範圍 ---〜 小於2微米為佳,然後剩餘厚度則以化學性蝕刻 刻。 了从蝕 刻 其中經由在基 而以小於10微 1 9 ·如申請專利範圍第1項所述之製程 層上金屬的勉刻來產生小於25微米的結構 米為佳。 2 0 ·如申請專利範圍第丨項所述之製程,其中 步驟之一所蝕刻的金屬,而以兩製程步驟所蝕刻的程 佳,能夠再活化而提供給在導電基層處理時之進一 ^為 步驟來使用。 V製程 2 1 ·如申請專利範圍第1項所述之製程,其中被 金屬能在循環的製程中再導入前述之進一步製程步驟^的 2 2 ·如申請專利範圍第2 0或2 1項所述之製程,其中 钱刻的金屬能再活化為金屬型式,而以經由金屬於〃 ? 進行沈殿為佳。 上 23 ·用來執行申請專利範圍第1項所述之製程 包括·· 衣置, 風 至少一合適的容器用來進行導電基層的電子化學和 學處理; ϋ化 至少一第一裝置,藉由它得將基層作為陽極 路中; ν等入電 一作為陰極而導入電路中的另一電椏; 一,源,藉由它得於陰陽極之間產生一脈衝式電場· 其匕裝置’其作為進給或輸出反應媒介,特別是液 應媒;| ’其作為設備的控制調整、反應參數以及已進 第17頁 1241153 六、申請專利範圍 行的金屬#刻的測量和評估,或其它之用途。
1ΙΗΙ 第18頁 本! InJm: w'" 申請案號:$// £1 IPC分類 Ht味 撕衫5射曰 修正本, (以上各欄由本局填註) 發明專利說明書 -」1 中文 電路板或其它之導電基層加工製程 、 發明名稱 英文 Verfahren zur Behandlung von elektrisch leitfahigen Substraten wie Leiterplatten und dergleichen 姓名 (中文) 1·蕾娜特福洛伊登柏格女士 2.佛克羅戈爾先生 3·克利斯丁安史密特先生 4·安德雷斯希克洛卡先生 二 發明人 (共5人) 姓名 (英文) 1. Dr. Renate Frcudcnberger/Mrs. 2. Voker Rogoll/Mr. 3. Christian Schmid/Mr. 4. Dr. Andreas Ziclonka/Mr. - 國籍 (中英文) 1. 德國DE 2. 德國DE 3. 德國DE 4. 德國DE 名稱或 姓名 (中文) 1.德商迅得公司 名稱或 姓名 (英文) 1. Gebr. Schmid GmbH & Co. 申請人 (共1人) 國籍 (中英文) 1.德國DE 住居所 1· 市(72250)羅勃特波希衔32-34號 (本地址與前向貴局申請者不同) 住居所 (營業所) (英文5 l.No. 32-34 Robert-Bosch-StraBe 72250 Freudenstadt. Germany 代表人 (中文) 丄·克利斯丁安史密特先生- 代表人 (英文) 1. Christian Schmid/Mr.
TW091132359A 2001-11-05 2002-11-01 Processing method for printed circuit boards and other electrically conductive substrates TWI241153B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10154886A DE10154886A1 (de) 2001-11-05 2001-11-05 Verfahren zur Behandlung von elektrisch leitfähigen Substraten wie Leiterplatten und dergleichen

Publications (2)

Publication Number Publication Date
TW200300325A TW200300325A (en) 2003-05-16
TWI241153B true TWI241153B (en) 2005-10-01

Family

ID=7705054

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091132359A TWI241153B (en) 2001-11-05 2002-11-01 Processing method for printed circuit boards and other electrically conductive substrates

Country Status (6)

Country Link
EP (1) EP1442155B1 (zh)
AT (1) ATE451487T1 (zh)
AU (1) AU2002340492A1 (zh)
DE (2) DE10154886A1 (zh)
TW (1) TWI241153B (zh)
WO (1) WO2003041462A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202006018111U1 (de) * 2006-07-25 2007-02-08 Lang, Marcus Vorrichtung zum beschleunigten nasschemischen Behandeln von Oberflächen
DE102020122903A1 (de) 2020-09-02 2022-03-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Strukturierung von Metallschichten durch elektrochemisches Abtragen
DE102020127452B4 (de) 2020-10-19 2024-01-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Strukturierung von Metallschichten durch elektrochemisches Abtragen

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US512799A (en) * 1894-01-16 Pressure-gage register
US3418227A (en) * 1966-03-31 1968-12-24 Texas Instruments Inc Process for fabricating multiple layer circuit boards
JPS591699A (ja) * 1982-06-26 1984-01-07 Mitsubishi Alum Co Ltd アルミニウム又はアルミニウム合金の皮膜生成法
GB2131454B (en) * 1982-12-07 1986-06-25 Jury Ivanovich Naumov Process for regeneration of iron-copper chloride etching solution
EP0342669B1 (en) * 1988-05-20 1995-08-23 Mitsubishi Gas Chemical Company, Inc. Method for preparing thin copper foil-clad substrate for circuit boards
JP2975487B2 (ja) * 1992-09-14 1999-11-10 東京応化工業株式会社 平版印刷版用支持体の製造方法
US5374338A (en) * 1993-10-27 1994-12-20 International Business Machines Corporation Selective electroetch of copper and other metals
DE19831330C1 (de) * 1998-07-13 1999-11-11 Ko Chien Hsin Verfahren und Vorrichtung zum Ätzen von Kupfer von Gegenständen
US6365057B1 (en) * 1999-11-01 2002-04-02 Bmc Industries, Inc. Circuit manufacturing using etched tri-metal media

Also Published As

Publication number Publication date
EP1442155B1 (de) 2009-12-09
WO2003041462A3 (de) 2003-10-09
EP1442155A2 (de) 2004-08-04
WO2003041462A2 (de) 2003-05-15
DE10154886A1 (de) 2003-07-31
TW200300325A (en) 2003-05-16
DE50214079D1 (de) 2010-01-21
AU2002340492A1 (en) 2003-05-19
ATE451487T1 (de) 2009-12-15

Similar Documents

Publication Publication Date Title
CA2461962C (en) Method for producing electrode structures
JP4498601B2 (ja) エッチング方法
JP2000510373A (ja) 改善された信号対雑音比を有する電極
WO2006058575A3 (de) Verfahren zum elektro-chemischen bearbeiten eines werkstücks und elektrode für ein solches verfahren
TW201200465A (en) Nano/micro-structure and fabrication method thereof
TWI241153B (en) Processing method for printed circuit boards and other electrically conductive substrates
TW200823318A (en) Etchant and etching method
JP2017506541A (ja) 多孔性鍼灸針及びその製造方法
WO2000042641A1 (fr) Procede de fabrication d'un dispositif de silicium
JPS62127663A (ja) 電気化学処理用センサー電極、並びにそれを利用する液体クロマトグラフ装置及び電気化学セル
KR960705204A (ko) 용해된 물질의 측정을 위한 방법 및 장치(method and device for the determination of substances in solution)
JP2009263177A (ja) ガラスの加工方法およびガラスの加工装置並びに配線基板の製造方法
JP3098022B2 (ja) 局所析出皮膜形成方法
JP2003342799A (ja) シリコンの加工方法
Datta Microfabrication by high rate anodic dissolution: fundamentals and applications
TW200405494A (en) Discharge electrode for wire bonding apparatus
JP2002260969A (ja) アルミ電解コンデンサ用陽極箔の製造方法
JPH0127572B2 (zh)
EP3115999A1 (en) Production method of a diffuser and corresponding diffuser
US20030146191A1 (en) Etching method for nickel-vanadium alloy
Dean et al. Micromachined LCP connectors for packaging MEMS devices in biological environments
JP2952939B2 (ja) 半導体装置の金属配線形成方法
WO2011016162A1 (ja) ガラスの加工方法、配線基板の製造方法、マイクロチップの製造方法、マイクロレンズアレイ基板の製造方法
JP3350812B2 (ja) イオンセンサ、イオンセンサプレート及びこれらの製造方法
JP2005187243A (ja) ダイヤモンドの加工方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees