A7 1231955 ___B7__._ 五、發明說明（） [相關申請案資料] 本案係主張於西兀2001年10月22日所提出之名稱爲 “利用高頻脈波電漿之對損壞敏感的薄層之蝕刻(Etching of Thin5 Damage Sensitive Layers Using High Frequency Pulsed Plasma)”的美國專利臨時申請案序號60/342,251之 優先權，該件臨時申請案之內容係以參照方式而整體納入 於本文。 [發明領域] 本發明係關於半導體製造，其涉及對損壞敏感的薄層 之蝕刻；更爲特定而言，本發明係關於利用高頻脈波電漿 之該等薄層之蝕刻。 [背景技藝之敘述] 於半導體元件所運用之材料係必須具有良好的半導通 (semiconducting)性質、良好的電子遷移率(mobility)、以及 欲主宰(host)—絕緣材料之能力。具有良好的半導通性質與 良好的電子遷移率之數種材料係可利用，但是因爲一良好 的絕緣體係無法形成於其上而爲不適用。然而，矽係廣泛 運用於半導體元件，因爲二氧化矽係自然形成於矽之上， 且二氧化矽爲一良好的絕緣體。矽之缺點係在於，其遷移 率係不如其他的半導體之高，且二氧化矽係非爲可利用之 最強的絕緣體。此意謂著，當矽爲運用於電子元件時，就 會進行速度與性能之折衷。 砷化鎵(GaAs)係亦爲一種半導體，且係運用於某些電 子應用。GaAs係習知爲一種III-V化合物的半導體材料。 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------------^--------- (請先閱讀背面之注意事項再填寫本頁) A7 1231955 _^B7___ 五、發明說明（） (請先閱讀背面之注意事項再填寫本頁) 由GaAs所作成之一元件將爲較快於由矽所作成之相同元 件者，因爲GaAs之電子遷移率顯著較高於矽之電子遷移 率。歸因於GaAs所固有之高電子遷移率，其已經成爲針 對高速及/或高頻元件之所選定的材料。 近年來，已經開發出運用例如一種GaAs/AlGaAs異質 接面（heterojunction)結構之異質接面元件，以供應用於一 種超高頻的範圍，諸如一毫米波的範圍，且具有達成異質 接面元件的性能之改良。異質接面結構包含一或多個薄(小 於一1000 埃(A，angstrom))膜層之 GaAs 與 AlGaAs。 代表的異質接面元件包括HEMT (高電子遷移率電晶 體，high electron mobility transistor)、MESFET (金屬半導 體場效電晶體，metal semiconductor field effect transistor) 、與HBT (異質接面雙極電晶體，heterojunction bipolar transistor)，其運用GaAs基板及GaAs與AlGaAs之薄膜的 異質接面結構。重要的是，於此等元件中的此等薄膜係對 損壞敏感。 HEMT或者MESFET元件之作業係強烈相關於 AlGaAs層。該元件之特性係極爲取決於AlGaAs層之厚度 與品質的變化。於一HEMT元件，AlGaAs層之厚度的小 變化係極爲影響該二維的電子氣體濃度，因此，當製造該 元件時，AlGaAs層的厚度之準確控制係改善元件特性與生 產量(yield)。同理，於一 MESFET之典型製造時，必須蝕 刻GaAs且停止於一AlGaAs層而不損壞該AlGaAs層，並 具有良好的臨界尺度(CD，critical dimension)控制。 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） A7 1231955 _BZ___ 五、發明說明（） 雖然某些元件初始製造係爲透過濕式(wet)化學製程， 要求較緊密CD控制之最近的設計係已經驅使元件製造者 趨向於乾式(dry)蝕刻製程。然而，薄的GaAs/AlGaAs層係 可能會損壞於電漿蝕刻期間。發生於電漿蝕刻期間之離子 衝擊會使該GaAs/AlGaAs結構退化，且引起元件性能之相 應降低。已經證實的是，此損壞係直接關於電漿飩刻製程 期間之離子衝擊。 對於AlGaAs之選擇性的電漿蝕刻GaAs係眾所週知於 此技藝。早期的開發工作係針對電容耦合式之13.56 MHz ( 百萬赫兹)的活性離子餓刻器(RIE，reactive ion etcher)。此 等製程係運用一種氯(chlorine)源(典型爲BC13或SiCl4)， 以助於揮發性(volatile)的GaClx與AsClx蝕刻產物之形成。 對於底下的AlGaAs蝕刻停止(stop)之選擇性係透過加入一 個氧氣源(其形成非揮發性的A1203)或一個氟氣源(典型爲 SF6或SiF4)以形成非揮發性的A1F3而達成。儘管此等製程 係能夠產生各向異性(anisotropic)特徵形廓(profile)以具有 對於底下的AlGaAs之高選擇性，關聯於13.56 MHz之自 我感應(self-induced)的直流偏壓(Vde)(典型爲| Vd。| > 100 伏特)之高離子能量係造成元件損壞，且最後爲折衷元件性 能。 於一電漿製程，在基板之離子能量係關於直流偏壓 (Vde)。該直流偏壓係依次關於施加至陰極之射頻(rf，radio frequency)功率。重要的是，一低的RF功率之製程係將降 低離子能量，其因而降低對於基板與關聯的損壞敏感層(即 5 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1 I l· I---· - I I--I I ^ · I I I----I ---f (請先閱讀背面之注意事項再填寫本頁) 1231955 A7 _B7______ 五、發明說明（) :AlGaAs)之損壞。然而’低的RF功率係造成一各向同性 (isotropic)的蝕刻，其否定乾式製程其中一種優點。明確而 言，CD控制係可能折衷於低RF功率時。因此，必須達成 介於低RF功率與各向異性之閒的一平衡，藉以成功蝕刻 對損壞敏感的結構而且同時達成對於元件所需的CD控制 〇 欲克服基於RIE製程之損壞限制，元件製造者係轉向 諸如感應耦合式電漿(ICP，inductively coupled plasma)與電 子迴旋加速器共振（ECR，electron cyclotron resonance)反應 器架構之高密度電漿製程。高密度反應器係透過二個射頻 (RF)電源之運用而允許離子密度與能量之獨立控制。此等 架構允許於較高的離子密度之較低的離子能量（| Vde | < 50 伏特）。儘管較低的離子能量係有助於低損壞蝕刻，相關聯 的較高電漿密度係造成超過1000 人/min (埃/分鐘)之GaAs 蝕刻速率，使得難以控制薄膜應用(< 1000 A)之蝕刻製程。 結果，由於薄膜之蝕刻時間係極短(例如：小於1分鐘或甚 至小於10秒鐘），故具有於製程期間之蝕刻之不良的可複 製性。目前，諸多的系統構件(例如：壓力控制與RF電源 供應器以及其所關聯的匹配網路)係需要數秒鐘以使電漿穩 定，其可代表蝕刻時間之一主要部分。 因此，需要改良的電漿蝕刻系統，其係可順應諸如 GaAs之對損壞敏感的薄層之蝕刻，而且具有可重製的結果 。諸如活性離子蝕刻(RIE)以及高密度電漿(ICP)之目前的蝕 刻系統無法有效地達成此目的，歸因於其不可接受之高蝕 6 ---------··----1¾¾ Γ%先閱讀背面之注意事項再填寫本頁) 訂---------^wi. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ! 1231955 a? i —------： —--- 五、發明說明（)
I 刻速率及/或其對於GaAs表面之損壞效應。 [發明槪論] 因此，本發明之一個目的係建立一種電漿蝕刻技術， 其特別適用於關聯於對損壞敏感的薄層。 本發明之另一個目的係建立一種電漿蝕刻技術，其係 使得自我感應的直流偏壓爲最小化，藉以減輕由離子衝擊 所產生的損壞。 本發明之又一個目的係建立一種電漿蝕刻技術，其降 i 低蝕刻速率，藉以增加蝕刻時間至可供製造所接受的程度 〇
I | 本發明之再一個目的係提出一種用於處理一基板之電 漿反應器，包含：一真空室；一第一電極，供支撐該基板 ! 於真室’弟—^電極’其爲接地，一^處理氣體；一脈波 式(pulsable)射頻電源，親接至該第一電極且施加一電壓至 其，以供轉換該處理氣體而成爲具有充電粒子與致動中性 物種（specie)之一電漿，該脈波式射頻電源係作業在大於 13.56百萬赫茲(MHz)之一頻率，該電漿之產生係引起第一 電極之一自我偏壓，該自我偏壓係藉著作業在射頻電源之 增高頻率而爲降低；其中，該脈波式射頻電源係以一選擇 工作週期(duty cycle)而循環介於一高功率與一低功率之間 〇 本發明之另一個目的係提出一種用於處理一基板之電 漿反應器，包含：一真空室；一第一電極，供支撐該基板 於真空室；一第二電極，其爲接地；一處理氣體；及，一 7 本紙張尺1適用中國國家標準（CNS)^4規相T(2l〇 X 297公爱) ' --- ------------*1 --------訂---------線 ---r (請先閱讀背面之注意事項再填寫本頁) 1231955 A7 I _B7_^_ 五、發明說明（)
I 射頻電源，耦接至第一電極且施加一電壓至其，以供轉換 該處理氣體而成爲具有充電粒子與致動中性物種之一電漿 ，該射頻電源係作業在大於13.56 MHz之一頻率，該電漿 之產生係引起第一電極之一自我偏壓，該自我偏壓係藉著 作業在該電源之增高頻率而爲降低。 本發明之又一個目的係提出一種用於處理一基板之電 漿反應器，包含：一真空室；一第一電極，供支撐該基板 於真空室；一第二電極，其爲接地；一處理氣體；一脈波 式射頻電源，耦接至該第一電極且施加一電壓至其，以供 轉換該處理氣體而成爲其具有充電粒子與致動中性物種之 一電漿，該射頻電源係作業在13.56 MHz之一頻率；其中 ，該脈波式射頻電源係以一選擇的工作週期而循環介於一 高功率與一低功率之間。 本發明之再一個目的係提出一種用於處理一基板之電 漿反應器，包含：一真空室；一第一電極，供支撐該基板 於真空室；一第二電極，其爲接地；一處理氣體；一第一 射頻電源，耦接至該第一電極且施加一電壓至其，以供轉 換該處理氣體而成爲具有充電粒子與致動中性物種之一電 漿，第一射頻電源係作業在大於13.56 MHz之一頻率，該 電漿之產生係引起第一電極之一自我偏壓，該自我偏壓係 藉著作業在第一射頻電源之增高頻率而爲降低；一感應線 圏，相鄰於該真空室之至少一部位，該感應線圈係運作耦 接至一第二脈波式射頻電源，感應式耦合電力至該真空室 以產生至少一電漿；其中該脈波式射頻電源係以一選擇工 8 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------1------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 1231955 A7 R7 __________________ _ _ p/ · _ 五、發明說明（） 作週期而循環介於一高功率與一低功率之間。 、 本發明之另一個目的係提出一種用於蝕刻一半導體基 板之方法，包含：置放該半導體基板於一真空室之中的一 第一電極上；提供一處理氣體至該真空室；引入一頻率爲 大於13.50 MHz之耦接至第一電極的一射頻電源於該真空 室，以由該處理氣體而產生一電槳，該電漿之產生係引起 第一電極之一自我偏壓，該自我偏壓係藉者作業在該射頻 電源之增高頻率而爲降低；以一選擇工作週期而令該射頻 電源爲脈衝介於一高功率與一低功率之間；及，暴露該半 導體基板至電漿。 本發明之又一個目的係提出一種用於蝕刻一半導體基 板之方法，包含：置放該半導體基板於一真空室之中的一 第一電極上；提供一處理氣體至該真空室；引入一頻率爲 大於13.56 MHz之耦接至第一電極的一射頻電源於該真空 室，以由該處理氣體而產生一電漿，該電漿之產生係引起 第一電極之一自我偏壓，該自我偏壓係藉著作業在射頻電 源之增高頻率而爲降低；及，暴露該半導體基板至電漿。 本發明之再一個目的係提出一種用於蝕刻一半導體基 板之方法，包含：置放該半導體基板於一真空室之中的一 第一電極上；提供一處理氣體至該真空室；引入一頻率爲 13.56 MHz之耦接至該第一電極的一射頻電源於該真空室 ，以由該處理氣體而產生一電漿；引入一脈波式射頻電源 於真空室，該脈波式射頻電源係以一選擇工作週期而循環 介於一高功率與一低功率之間；及，暴露該半導體基板至 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂---------· 1231955 a7 __ B7_._ 五、發明說明（) 電漿。 (請先閱讀背面之注意事項再填寫本頁) 本發明之另一個目的係提出一種用於蝕刻一半導體基 板之方法，包含：置放該半導體基板於一真空室之中的一 第一電極上；提供一處理氣體至該真空室；引入一頻率爲 大於13.56 MHz之耦接至該第一電極的一第一射頻電源於 真空室，以由該處理氣體而產生一電漿，該電漿之產生係 引起第一電極之一自我偏壓，該自我偏壓係藉著作業在該 第一射頻電源之增高頻率而爲降低；引入一第二射頻電源 ，耦接至相鄰於該真空室的至少一個部位之一感應線圈， 以產生至少一電漿；令該第二射頻電源爲脈衝，使得至該 感應線圏之電力爲以一選擇工作週期而交替介於一高功率 與一低功率之間；及，暴露該半導體基板至電漿。 上文係已經相當槪括描述本發明之適切且重要的特徵 ，以便可更瞭解以下本發明的詳細說明，進而可更完整理 解本發明對本項技術所達成之進展。本發明之另外的特徵 將敘述於下文，其構成本發明之申請專利範圍的主體。應 爲熟悉此技藝人士所理解的是，本文所揭示的槪念與特定 實施例係可易於利用而作爲供修改或設計其他的結構之一 基礎，以實施本發明之相同目的。亦應爲熟悉此技藝人士 所瞭解的是，等效的架構係未偏離界定於申請專利範圍中 之本發明的精神與範疇。 [圖式簡單說明] 爲了完整瞭解本發明之性質與目的，應須參照關聯於 隨附圖式之以下的詳細說明，其中： 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） A7 1231955 __B7__, 五、發明說明（） 第一圖係繪出針對本發明之系統於多個頻率的電漿直 流偏壓對(VS.)射頻功率圖； 第二圖係本發明之活性離子蝕刻式電漿蝕刻系統的示 意圖； 第三圖係針對本發明之系統的GaAs (砷化鎵)蝕刻速率 對(VS.)射頻工作週期圖； 第四圖係本發明之感應親合式電漿蝕刻系統的示意圖 第五圖係針對本發明之系統的GaAs蝕刻速率對(vs) 射頻功率與射頻工作週期的曲線圖；及 第六圖係繪出針對本發明之系統的外延GaAs胃 AlGaAs (石申化嫁銘)之倉虫刻涂度封(vs.)倉虫刻時間的時間固。 類似的參考符號係意指於數個圖式中的。 [主要符號說明] 10 活性離子蝕刻(RIE)系統 11 感應耦合式電漿(ICP)系統 12 基板 20 真空室 22 電極(陽極） 24 電極(陰極） 26 第一 RF電源 27 第二RF電源 32 入口 34 出口 11 T.--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 紙张尺度適用中國國家標準（CNS)A4規格（21〇 297公釐） A7 1231955 Γ---^____Β7___ 五、發明說明（） 38 第一匹配網路 39第二匹配網路 40 線圈或迴路 42匹配網路 [較佳實施例詳細說明] $發明係關於一種利用電漿以蝕刻對損壞敏感的薄層 及方法。本發明係特別適用於蝕刻對損壞敏感的薄 膜’諸如於一砷化鎵（GaAs)基板上之一層的砷化鎵鋁 (AlGaAs)之—層的砷化鎵(GaAs)。雖然如此，本發明之原 理係可應用於種種的半導體結構，例如蝕刻氮化矽之薄膜 於GaAs或蝕刻含有銦(in，indium)的薄膜。 先前的硏究係已經證明的是，蝕刻引發的損壞係主要 由基板之高能量離子衝擊所引起，其係該電漿電位與自我 感應的直流偏壓(Vde)之一函數。多個團體之報告指出，維 持I Vd。| <50V(伏特)造成了最小之電漿蝕刻製程所引發的 損壞。因此，對於敏感的薄膜之損壞係藉著降低陰極之直 流偏壓而避免。低的直流偏壓係可藉著提高其產生電漿之 電源的頻率而作成。所已知的是，直流偏壓係反向關於射 頻(RF)電源之頻率。因此，一高頻係造成一較低的直流偏 壓。 第一圖說明的是，於一固定功率時，提高電源之頻率 由13.56 MHz至40.68 MHz係造成直流偏壓之降低。該圖 同樣說明的是，提高壓力而維持一固定功率時，亦降低直 流偏壓。然而，於高壓時，蝕刻速率係提高，蝕刻係變得 12 --------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 1231955 B7 — -- 五、發明說明（） 較爲各向同性且均勻性係減低。 儘管提高的頻率係降低直流偏壓（因而降低了晶圓表面 之離子能量），但使用一 BCVSF6製程之GaAs的蝕刻速率 係相對地無關於RF頻率。相對於一離子驅動機構，於^ 種氯基化學物之中的GaAs之蝕刻係主要爲化學方式驅動 。相符於先前團體硏究一 13.56 MHz之RIE結構中的 BCWSF0化學物之結果，40.68 MHz之GaAs的蝕刻速率係 1200 人/min (埃/分鐘）。 爲了實行一種可重製的製造製程，必須具有至少〜分 鐘之處理時間長度。舉例而言，以1200 A/min蝕刻一個 300 A厚度的GaAs膜使用了大約15秒鐘的蝕刻時間，而 造成具有不良的可重製性之一種製程。藉著單純降低Rf 功率位準以減慢蝕刻速率，這一般是不實用的，這是由於 電漿穩定度與可重製性成爲主要考量因素。爲了針對薄膜 應用而減慢GaAs蝕刻速率，40.68 MHz之RF功率係隨著 時間而交替介於一高功率與一低功率狀態之間。重要的是 ’在高功率與低功率期間對於基板所施加的電壓係I Vdc | <5〇V(伏特）。 第二圖係揭示本發明之一修正的活性離子蝕刻(RIE)系 統1〇。此系統10包括一真空室20，其容納一對之分隔的 電極。頂部電極22係接地，且作用爲一陽極。於某些系統 中’真空室20係可爲陽極。底部電極24係耦接至一脈波 式之RF電源26 ’且作用爲陰極。陰極24係支撐待處理之 基板12。 13 ί紙張尺度適用中國國家T票準孓釐)- ------—訂---------線- Γ 请先閱讀背面之泛意事項再填寫本頁} ΐ 1231955 α7 ____Β7___ 五、發明說明（） ! 另外，室20包括一入口 32與一出口 34，入口 32係 允許一處理氣體之進入，而出口 34係供排出在蝕刻製程已 i 經進行後的處理氣體。供選擇性蝕刻GaAs於AlGaAs之適 合的處理氣體包括BC13與SF6。該系統係以此技藝所熟知 的一種方式而另外包括一匹配(matching)網路42。 運用時，RF電壓係藉由匹配網路42而施加至底部的 電極24 (陰極）。電壓之施加會於真空室產生電漿。電漿之 產生係引起電子、正與負離子、以及中性的自由基之產生 。形成在陰極的負電壓係引起正離子爲衝擊基板12。同時 ，來自該電漿之自由基係以化學方式蝕刻該基板12之上的 薄膜(GaAs)之暴露表面。 大部分的RIE系統運用一以13.56 MHz射頻操作之一 電源。反之，本發明係預期運用大於13.56 MHz之一射頻 。提高頻率至40.68 MHz率係以一因數3而降低自我感應 的直流偏壓。亦可使用較高的頻率係。舉例而言，提高頻 率至60 MHz係以一.因數4.4而降低所自我感應的直流偏壓 〇 重要的是，需要一臨限(threshold)直流偏壓以促成一 各向異性的蝕刻。結果，儘管降低直流偏壓會有效地降低 對於敏感層之損壞，但必須達成介於對於各向異性蝕刻的 期望與使損壞最小化的需要之間的平衡。 爲了有效蝕刻薄膜(小於1〇〇〇埃之厚度），該RIE反應 器亦可提供一降低的蝕刻速率。此係藉著使得RF電源 26爲脈波式而達成。降低的鈾刻速率係藉著使RF電源26 14 尽紙張尺度適用中國國家標準（CNS)A4規格⑽χ 297公爱） ------------------—訂--------- (請先閱讀背面之注意事項再填寫本頁) 1231955 A7 _ _____B7_;__ 五、發明說明（） 以一選擇工作週期而脈衝介於一高功率與一低功率之間所 達成。工作週期係代表，相對於RF電源導通(on)的總時間 ，該RF電源於高功率的時間百分比。工作週期=(RFhigh時 間)/( RFhigh時間+RF1()W時間）。RF導通時間之範圍爲1〇微 秒（#s)至1秒鐘。較佳的RF導通時間之範圍爲0·5毫秒 (ms)至10毫秒。脈波式RF電源26允許該工作週期爲可作 選擇。藉著降低工作週期，電漿之蝕刻速率係可降低。舉 例而言，藉著作業於一個50%的工作週期，每分鐘2000A 之一典型的蝕刻速率係可降低爲每分鐘1000A。於此， RF1()W係選擇使得其造成最小化的蝕刻。期望的工作週期係 應爲小於50%，較佳爲5-30%。 第三圖係顯示一種BC13/SF6製程之工作週期(即：高功 率時間對於總週期時間之比値)與GaAs蝕刻速率之間的關 係。該圖表示，隨著工作週期減小，鈾刻速率相應降低。 使用頻率爲40.68 MHz之一個25%的工作週期，其中 RFhigh爲45W且RFigw爲0W，RFhigh時間爲1毫秒，則造 成接近300人/min之GaAs蝕刻速率，其對於厚度爲一 300A的GaAs膜而言產生了一 1分鐘的處理時間。 第四圖係以一種修正的感應耦合式電漿(ICP)系統11 而說明本發明之原理。此系統11係類似於本文所敘述之 RIE系統且包括一真空室20，其容納一電極24。真空室 20係典型爲接地，且作用爲一第二電極。其作用爲陰極之 底部電極24係耦接至一第一 RF電源26。陰極24係支撐 其爲待處理之基板12。第一 RF電源26係以此技藝所熟知 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 1 r I I ----I I I 1 ^ ·11111!11 --I Γ (請先閱讀背面之注意事項再填寫本頁) 1231955 B7 五、發明說明（） 的一種方式而運作連接至一第一匹配網路38。 另外，室20包括一入口 32與一出口 34，入口 32係 允許一處理氣體之進入，而出口 34係供排出在蝕刻製程已 經進行之後的處理氣體。 一第二脈波式RF電源27係以此技藝所熟知的一種方 式而運作連接至一第二匹配網路39。第二RF電源27係運 作連接到至少一個線圈或迴路40，其係相鄰於該室20之 至少一個部位。線圈或迴路40係感應耦合電力至真空室 20，以產生至少一電漿。 藉著第一 RF電源26與第二RF電源27之電漿的產生 而引起電子、正與負離子、以及中性的自由基之產生。形 成在陰極的負電壓係引起正離子衝擊該基板12,因此而於 基板12之上的薄膜(GaAs)之暴露表面發生實際之蝕刻。同 時，來自該電漿之自由基係以化學方式蝕刻於基板12之上 的薄膜(GaAs)之暴露表面。 大部分的ICP系統係運用以一 13.56 MHz射頻操作之 一第一 RF電源26。反之，本發明之RF電源26係預期爲 運用大於13.56 MHz之一射頻。較高的RF偏壓頻率係將 造成一較低的直流偏壓(Vde)。注意，第二RF電源27之頻 率係主要關於所產生之電漿的密度。然而，基板之離子衝 擊係由該基板之RF偏壓(即：第一源之頻率)所控制。 當高密度源係爲脈衝介於某高功率與零値的一低功率 之間的情形時，高頻RF偏壓係特別有用於降低損壞。對 此情形，於高密度電漿關閉之期間，該反應器係作用爲類 16 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------:-----------—^--------- (請先閱讀背面之注意事項再填寫本頁) 1231955 A7 _ _B7__._ 五、發明說明（） 似於一種平行板結構。運用一高頻RF偏壓，直流偏壓係 可保持爲低於50伏特，即使是於高密度電漿不存在時亦然 。重要的是，需要一臨限直流偏壓係以促成一各向異性的 蝕刻。結果，儘管降低直流偏壓係有效地降低對於敏感層 之損壞，但必須達成介於對於各向異性之蝕刻的期望與使 損壞爲最小化的需要之間的平衡。 另外，爲了有效蝕刻薄膜(小於1000埃之厚度），本發 明係亦針對一種提供降低的触刻速率之系統。降低的蝕刻 速率係藉著使第二RF電源27以一選擇工作週期而脈衝介 於一高功率與一低功率之間所達成。第二RF電源27係脈 波式，使得係可選擇一工作週期。藉著降低工作週期，電 漿之蝕刻速率係可降低。期望的工作週期係應爲小於50% ，較佳爲5-30%。於另一個實施例，第一與第二rF電源( 即：分別爲26與27)係均爲脈波式。 結果，適用於蝕刻薄層(厚度爲10-1000埃）之一降低 的蝕刻速率係藉著使該電源以一選擇的工作週期而爲脈衝· 介於一高功率與一低功率之間所達成。於另一個實施例中 ，電源係藉著切換通斷於一選擇工作週期而作脈衝。本發 明之原理係可應用於一感應耦合式電漿(ICP)反應器及一活 性離子蝕刻式(RIE)反應器。 第五圖之曲線圖係說明GaAs飩刻速率，做爲工作週 期與RIE功率之一函數。如所預期，蝕刻速率係隨著降低 的RIE功率與工作週期而減小。 除了具有低的損壞與一可控制的蝕刻速率，用於許多 17 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) ---- — — — — — — III — ·1111111 ·111!111* MT (請先閱讀背面之注意事項再填寫本頁} 1231955 A7 B7 五、發明說明（ 元件之GaAs蝕刻製程係必須對於一 A1GaAs蝕刻終止 (st0P)而爲高度選擇性。爲了決定GaAs與AlGaAs蝕刻速 率’多個取樣係運用同一製程而作蝕刻，時間範圍爲由10 秒鐘至20分鐘。第六圖係顯示供蝕刻GaAs於一 AlGaAs 靥上的蝕刻深度與時間之間的關係。基於GaAs與A1GaAs 倉虫刻速率，GaAs:AlGaAs蝕刻選擇性係大約爲399:1。 本案之揭示內容係包括隨附的申請專利範圍、以及上 述說明者。雖然已以某種程度的特定性及較佳形式說明本 發明，然而可瞭解的是，該較佳形式之本揭示內容係僅爲 舉例，且可進行構成之細節以及於零件之組合與配置的諸 多變化，而未偏離本發明之精神與範疇。 由於本發明係已作說明，其申請專利範圍係隨附於後 用中國國家標準（CNS〉A4規i (210 χ 297公爱〉 --------：—--------訂--------- (請先閱讀背面之注意事項再填寫本頁)