TWI231478B - Cross interleave Reed-Solomon code correction - Google Patents
Cross interleave Reed-Solomon code correction Download PDFInfo
- Publication number
- TWI231478B TWI231478B TW092121751A TW92121751A TWI231478B TW I231478 B TWI231478 B TW I231478B TW 092121751 A TW092121751 A TW 092121751A TW 92121751 A TW92121751 A TW 92121751A TW I231478 B TWI231478 B TW I231478B
- Authority
- TW
- Taiwan
- Prior art keywords
- codeword
- decoder
- memory
- code
- corrected
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/65—Purpose and implementation aspects
- H03M13/6566—Implementations concerning memory access contentions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2732—Convolutional interleaver; Interleavers using shift-registers or delay lines like, e.g. Ramsey type interleaver
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/275—Interleaver wherein the permutation pattern is obtained using a congruential operation of the type y=ax+b modulo c
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/276—Interleaving address generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
- H03M13/2782—Interleaver implementations, which reduce the amount of required interleaving memory
- H03M13/2785—Interleaver using in-place interleaving, i.e. writing to and reading from the memory is performed at the same memory location
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
- G11B2020/1836—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a Reed Solomon [RS] code
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
1231478
案號 92121751 年 修正 五、發明說明(1) 發明所屬之技術領域 本發明一般係關於使用里德梭羅蒙碼’在數位資料上 進行誤差校正方法和裝置,尤指相立交插里德梭羅蒙碼校 正方法和裝置。 先前技術 典型上聲頻光碟所用一種誤差校正碼’即所謂CIRC校 正碼。C I R C係相互交插里德梭羅門瑪之縮寫代號。以c I R C 校正碼而言,(2 8,2 4 )里德梭羅蒙碼(C 2碼)之編碼過程, 是為2 4資料符號而進行,各符號包含8位元。在此種典型 聲頻應用中,各聲頻樣本為1 6位元,係由各8位元之二符 號所形成。因此,各8位元符號是立體聲聲頻資料二頻道 之一的聲頻樣本上側或下側。 此等資料符號係在第一配置狀態,其次,資料是利用 交插操作從第一配置狀態再配置成第二配置狀態。(3 2,2 8 )里德梭羅蒙碼(C1碼)之編碼過程,再為如今在第二配置 狀態的2 8符號執行。在C I R C校正碼解碼時,先進行c 1解碼 ,再進行解交插,然後進行C 2解碼。 已知C I RC校正碼有各種解碼方法,此等方法之例例如 載於美國專利 4, 546, 474、4, 476, 562 和 4, 497, 058號。另 方面,亦知里德梭羅蒙碼之各種解碼方法,此等方法例 於美國專利4,4 7 6,5 6 2號。 按照C I RC杈正碼之習知解碼方法,在第一階段的c丨解 碼中執行誤差處理達包含双重誤差校正,並參照從C1解碼 衍生之指針資訊,在次一階段的以解碼中執行双重誤差校
第6頁
已擬議的誤差校正碼之解碼方法,是所 ’其中誤差符號的位置是以指針資訊指示,並1 =校正法 號上進行必要的校正。以上述C1和C2碼而言, 誤差符 檢測和校正達包含双重誤差(二符號)。然而,如S3 置已知’即可進行誤差校正達包含四重誤差(四果誤差位 所以,為提升誤差校正能力,最好進行誤差解之 除校正法。此外’已知抹除校正法對叢訊誤差(burst errors)之校正特別有效。另方面,為適當進行抹除校正 操作’必須從指針資訊預知誤差位置,此外,指針資訊之 可靠性必須相當高。 按照CIRC校正碼之習知寫碼法,係在C1解碼器内執行 誤差校正達包含双重誤差。在此情況下,因有發生三重誤 差之虞(當然無法校正),在次一階段把C 1指針送到c 2解碼 器,故使用C1指針在C2解碼器内執行誤差校JE。 更具體言之,以習知C I RC校正碼而言,由輪流包含在 二相鄰圖框(一圖框:32符號)内的32符號形成系列的c 1碼 (C1系列)。而由1 0 8接績圖框中預定之一圖框内所含2 8符 號,形成系列的C2碼(C2系列)。在排列或回顧等快速前進 重現操作時,因為C1系列的交插長度較C2系列為短’即會 發生有些圖框會掉而失去圖框連續性的問題。 亦即C1指針用來指示間斷點之前和之後,,圖框内的 誤差存在,然而,C1指針只指示在另一圖框内無誤差存在 。另方面,C2系列的交插長度有圖框,而此等j 08圖框 會包含間斷點。因此,此亦非正確C2系列。利用前述C1指
1231478 修正 曰 ----案號 921217·⑶ 五、發明說明(3) 針抹二校正不正確C2系列時’誤差校正會不正確。 法可正碼的誤差校正時(其中利用抹除校正 取大块差校正能力),為解決此不完全或不正= 差杈正的問題,擬議一種誤差 行π解碼和C2解褐二次(諸如 ;6中依1=執 双解…解碼)。其順二例如 J解碼,接著c 1解碼,再接著C2解碼。在第一次 杈正,在此抹除校正可能發生的誤, 和。解碼防止’與CIRC校正碼的習知解碼上解碼 法。使用A;0J:8 3:3號表、示使用里德梭羅蒙碼之誤差校正 法使用k種(syndrome)與誤差位置相乘結果進行誤 正時’增加另一信種(syndr〇ffie),因而形成新的信種差 (syndrome)。重複執行此程序,由許多數學操 $量,因而利用所謂抹除校正技術進行誤差校正。二=# 第一次算出的誤差向量計算另一誤差—旦 操作次數。 t鼻另#差向里’即可減少數學 第1圖為表示里德梭羅蒙(RS)碼的習知 碼(C⑽解碼之方壤圖。⑽解碼器之,要插任里務, 1 ·把進來資料延遲一符號; 2 ·把C 1碼(3 2,2 8 )解碼,並校正誤差· 3.解交插; 4·把C2碼(28, 24)解碼,並校正誤差 · 5.延遲二符號。 ΙΗΠΒΗ 第8頁 m 10. 2¾ 修正 五、發明說明(4) '—t~I日 進來資料3 2符號形忐一 、 (延遲一符號),其中^ 圖框,並供至時間延遲電路 延遲電路的3 2符號輸=^數符號延遲達一圖框量。時間 )里德梭羅蒙碼(5二3:^供至(:1解碼器,在此執行(32,28 行誤差校正達C1電碼^二二弹碼。在ci解碼器内進 三個或以上誤差時,Ar ==、差付號。在C1解碼器内檢知 (抹除標記)。資料和^ ^^内所有符號設定C 1指針 遲線)内進一步貝處^。抹除標記在解交插電路(不等長的延 解交插電路之輪屮徂 由π解碼器所產生。在解交插電路内, 類似方式解以ί 標ί,是以資料解交插的 除校正達四個L "内’使用Π抹除標記執行抹 右利用C 2解碼器可校正達 記即清除。如不可能,則不是 拷貝,就是把C 2電碼字的全部 在CIRC解碼之最後階段是二符 路執行,C I RC校正碼的双重使 能力提高。 四個誤差符號,則C1抹除標 將C 2電碼字内的c 1抹除標^ 符號之抹除標記加以設定。 號延遲。利用二符號延遲 用導致誤差校正系統的校正 發明内容 然而第1圖所示習用C I RC解碼器之共同缺點是,無 双重處理C I R C碼之方塊。 所以’本發明之目的在於提供改進CIRC校正方法, 及C I RC校正用改進電腦程式和里德梭羅蒙解碼器。 本發明提供申請專利範圍第1項c丨Rc校正改進方法
1231478 ^ 修正 __ 案號 92121751 曰 五、發明說明(5) 本發明又供申請專利範圍1 里德梭羅蒙解碼器。 八 、之改進電腦程式及 本發明較佳具體例列於申續 本發明可以篁、1 4 T明專利靶圍附屬項内。 rifrJ 了 和双通操作CIRW碼器。 及双解牌之—符號延遲操作、二符號延遲摔作 體之特殊控制和定址所達成。 。心體以及各記憶 ^發明特別有益於双重處理CIRC碼之方塊。 ,參照附圖說明本發明具體例如下。 第2圖表示CIRC解碼器之方塊圖。解碼器 Ml以供儲存C1電碼字(Cin。又右n醢踩益具有s己憶體 }又有C1解碼态、記憶體M2、相 ΞΪ 關解交插器D2内之記憶體M2,b、C2^ 碼益和記憶體M3。 L2解 在第一通開始時,Cl 儲存在記憶體M1内。 此輸入到ci解碼器。C1解碼器把另一 C1 cw輸出到M2 二如rw果 '憶體M1的Π⑽不能校正,則由C1解碼器輪出2
Cl CW,疋記憶體们的㈡CW拷貝。
>在此情況下,為c 1 CW内全部符號設定抹除標記。如 果記憶體Ml的ci CW不能校正,則從ci解碼器輸出之n ru/ 係記憶體Ml之校正C1 cw。 CW 解交插操作 存於記憶體M2, a 。C2解碼器把C2 是利用解交插器D1進行。結果,C2 CW儲 内。記憶體Μ 2,a之C 2 CW輸入到C 2解碼器 CW寫回到記憶體M2,a。此C2 CW在原有C2
第10頁 案號 9212175/ 1231478 修正 曰 五、發明說明(6) CW不能^正時,為原有C2 之拷貝,不然就是校正過C2 CW。右C2 CW不能校正,又設定抹除標記。 =3圖表不第二通輸入到Cl解碼器。㈠ 解碼器把ci cw輸出到記憶體M2, b。記憶體M2,1)的C1 在 言己憶體M2,a的C1 不能校正時,為記憶體"以的口 “拷 貝,不然就是記憶體M2,a的校正過口 。以記憶體心的 ci cw不旎校正而言,抹除標記即設定於電碼字π⑶内, 此電,二從解碼器輸出,並儲存於記憶體M2,b内。 rw。交插器D2。結果,在記憶體M2, b内提供電碼字 到g 入解碼器。C2解碼器把電碼字C2 CW輸出 C2 1。由C2解碼器輸出的C2 CW,在記憶體M2, b的 正時:設定抹U 在§己憶體M2,b^2CW不能校 以下說明更為詳細之具體例·· _系統組 主要不「cjRC?碼器之方,圖’顯示⑽解碼器之 )。 解碼器之双通和單通,是在此建築内實施 邏輯^&3的資料流’儲存在輸人邏輯1内。輸入 ,則圖ί即@ ί 若輸入邏輯的緩衝器内可得充分資料 把來:MUX1多工器3係視⑽解碼器通,而 自mi-己隱體的資料多工至C1解碼器,或從M2,“ 第11頁 1231478 修正
方塊4為習用RS解碼。+ f 抹除校正法。RS解碼号於,此方塊内執行“碼之所謂 誤差和扶& > # h , Γ』杈正四個抹除或二個誤差,或 ~ -j 號 9212175^ 五、發明說明(7) 至C1解碼器。 碼字内ί;;ΓΓΛ’Λ條nm+E>d,其“為i ΐ d=t^sm ^ m (Hamffling) 界定輸出^i己號(:,5)產生c 1解碼器的誤差狀態,並 輪出解多Ϊ 2 ί,。上=器?EMUX1?6用來把C1解碼器 工器6的輸出視CIRC解碼’器通:、定暫存15 (buf-reg)8。解多 和組i:電c:字c:cm;n二記憶體7用於解交插 解。入憶體9在CIRC解碼器第二通期間,用於 器1〇於·^二二i1電碼字於C2電碼字内。circ解碼器的控制 器10於下列任務中進行記憶管理: 枉制 (a) 一符號延遲任務; (b ) c 1解碼器任務; (C )解交插和c 2解碼器任務; (d)二符號延遲任務。 記憔器通,使用多卫器U(MUX2),把來自M2,a 器二方撿19;^夕工至C2解碼器,或從M2, ^己憶體至C2解碼 ii樣效ί 12為習知RS解碼器。此解碼器有像以解碼器4之 標記處理機方塊2號(方塊13)產生C2解碼器之誤差狀
ISS
第12頁 案號 9212175
1231478 五、發明說明⑻ 態,旅界定輸出抹除標記。M3記憶體1 4用於C I RC解碼器的 二符號延遲任務。輸出邏輯15用於儲存來自M3記憶^^24 符號。 拦制CIRC解碼器内之資料 第5圖流程中描述CIRC解碼器為CIRC碼双和單處理之 操作。 若nxt —frame信號有效(步驟2),則圖框從輸入邏輯加 載於Μ1記憶體之相對應排,並執行一符號延遲任務(步驟3 於步驟4中,資料從Ml記憶體(見第4圖)經Μϋχι多工器 ,傳送到C1解碼器。同時計算信種(Syn(Jr〇me)。在傳送32 符號後,開始解碼過程C1。在M2, a記憶體内進行解交插任 務(步驟5)。C2電碼字之28符號從M2, a記憶體,經MUX2多 工器傳送到C2解碼器。同時計算信種(syndr〇me)。在傳送 2 8符號後’開始解碼過程C 2。C1,C 2過程開始後,控制器 等候偶數C1過程備妥(步驟6)。若C1過程準備就緒,來自 解碼器的C1電碼字,即書寫入m2, a記憶體(步驟7)。然 後,控制器等候偶數C2過程備妥(步驟8 )。 … 資料流程中的次一步驟視CIRC解碼器的單通或双通操 作而定(步驟9:^若CIRC解碼器進行單通, ’、 後則來自=碼器的校正過C 2電碼字,寫二2二程體備。女然 ί項ϊί遲任務進行人们記憶體。而後,相對應資 抖項加載入輸出邏輯内(步驟16)。 、 若CIRC解碼器進行双通,且以過程備妥,則來自以解
g/m·覺只I £^9212175】又日冶 1231478 曰 五、發明說明(9) ----__ 2!!=3二502電碼字,寫人*"2,&記憶體内(步驟1〇),並 將開始C I RC解碼器之第二通。 )亚 ^ 3 t碼ί從心,3記憶體,經Μϋχι多工器傳送到C1解牌 。。同時§十算信種(syndrome)。在傳送32符§Mi,ΡΘ k 石馬過程Cl(步驟仕得运32付唬後,開始解 夕任務(步驟12)在M2,b記憶體内進行。C2電碼字 之2 8付號從Μ 2 b却情截,姆Μ π Y 9夕 . 馬予 同時計I仁德 多工器傳送到C2解碼器。 程鼻t種(syndrome)。在傳送28符號後,開始解碼過 驟13$^1,(:2過程開始後,控制器等候偶數C1過程備妥(步 器的招i—Γ9Φ(ν驟1 )。果〇2過程備妥,則來自C2解碼 的^ C2電碼字即寫入M3記憶體内(步驟16)。 把相 再將二符號延遲任務進行 對應資料項加載入輸出邏輯内(步3驟己 16隱)體"後
ECC 方塊ί^ΐ18當中,把計數器更新。於步驟18之後 方塊備t處理來自輸入邏輯之新圖框。 挺-复農足址於CIRC[j^Jl_ ,使用 並控制 栌制5 1 ο ί S遲、解交插和二符號延遲操作當中 二奎址和決定在不同記憶體内之位置, 閱視1 Γ f操作時傳送的資料位元組。 任務 -,位號 用於CIRC解碼器之-符號延遲任務 位址 Π 1 4n 9。ϋ A A _ 案號 92121751
1231478 五、發明說明(10) 組。M S位元為「抹除標記 。( 7 · 一 一私+骛啼山、主^ W · U )位疋為資料。抹除位 兀指不付號朋》貝。右在輸入邏輯的緩衝器 ,則圖框即儲存入们記憶體的相對應排内’並執行二 延遲操作。 u 第6圖表示Ml記憶體内的資料流動。们記憶體有圓形 性能。在3個next —frame後,重複Ml記憶體内之資料流, 即第6a和6d圖一致。 第7圖表示Ml記憶體内位址之計算。圖框自輸入邏輯 加載入Μ1 s己彳思體内之相對應排。排位址按照下式計算. bank_add_ml_w=count_ml_w 其中count一ml—w計數器界定書寫操作期間,在M1記憶體内 之排位址。 32符號加載於排之相對應符號位址内。c〇unt —、“計 數器界定符號位址於排内。Μ1記憶體閱讀用的排位址,視 偶數或奇數符號而定。 排位址按下式計算: bank一add—Ο一m1一r=count一m1—r 偶數 bank_add」—ml—r = (count—ml—r + 2)%3) 奇數 排位址界定count 一 ml—r計數器和mod3電路。來自Ml記 憶體的符號加載於TR暫存器(見第7圖)。位元數是否反相 ,視count —b一ml計數器的計數器狀態而定(若c〇unt_b — ml = 12,13,14, 15, 28, 29, 30, 31 ’則要反相)。抹除位元則不反 相。 於弟一通之際’延遲符號傳送至解碼器之信種 (syndrome)發生器。
1 號 921217W 五、發明說明(11) 1231478 修正 任務 M2, a記億體係用於π電碼字在口電碼字内之 ^二二fV〇排。各排包含32符號,各符號含9位元。^ Ϊ ::壬9務是把C1電碼字解交#,並把解交插的c%: 子組合於C2電碼字内。 叼11¾碼 f父插器任務是在心,&記憶體内,於CIR(^ 通當中,利用M2,a記憶體的相對應定址進行之^ ^ :務J在?解碼、校正,和C1校正電碼字儲存入 内之後進行。具有圓形性能之M2係記憶體。 第8和9圖表示M2, a記憶體。為充分明瞭起見,可把 己隐體為述成二次元笛卡爾式(cartesian)座標系統 I第9圖)之元素。γ縱座標位置各含32符號的資料(π電碼 =)°各X橫座標代表在各γ座標位置之符號(9位元)。符號 在各Y座標位置内依序編號,自左至右移動。 ~ 包括C 2電碼字的符號位於沿μ 2,a記憶體空間内對角線 :在1,2, 3, 4, 54和108解碼器循環内C2電碼字之符號,如 第9圖所示。於接續解碼循環中,包括C2電碼字的符號會 變換。書寫C2電碼字用的起先定位符號,位在γ位置〇和\ 位置0 (第8圖)。 計算C 2電碼字内符號位址之通式為··
add—c2=(count—rsd+4氺I)% mod 110 f中count一rsd,是解碼器循環之計數器(〇,…,109),界 定Y位置(記憶體之排),而I具有〇至27之數值。
第16頁 Ι^_ΜΖβ 案 192121751 二—_ ν,月 五、發明說明(12) ------^正 ^當中的解夺弁〜, 記憶體内進行。此為典= 乂f 3任務,是在M2,b (見第1圖)。解交插器任務解 具有不等長之延遲線 電碼字儲存入buf — reg暫存器後進行。’,、、父正,和C1校正 和C2解碼器是同時對CIRC解碼器内的資料極你ρι 解碼器是對C ?鮭级奖A * 町7裔門的貧科操作。c 1 的輪出Γ位二二工二操作…解碼^第-通) 碼器循裱中’ C1解碼的輸:各 ;1:接?提高值0位置(m,。,!,· 0) 碼子
位器(第一通)的輸入起先位於把C1電碼字寫& Y 位置〇(第8圖)。在各後锖組旄哭依丄 电%子馬在Y 係位於在次一接蜻描if if/循衣中,C1解碼器的輸人 字。書Ϊ(:2電位置(",^閱讀以電碼 置(kL圓; 的起先定位符號’是在Υ位置。和X位 圖,包a含記 :下體 (1) 解交插,從M2,a閱讀C2電碼字至〇2解 (2) 把校正C1電碼字從01解碼器寫入河2,3記.=炉. 校正碼字從以解碼器寫人M2,a記憶體: ()把C1電碼字從Μ 2,a記憶體閱讀至c 1解碼二 M2, a記憶體為circ解碼器單通曰、益。 圖)’包含如下步驟: 早逋之貪枓處理(見第5和8 第17頁 1231478 _修正 921217ΒΓ 五、發明說明(13) (1) 解交插,把C2電碼字從M2, a閱讀至以解碼器; (2) 把校正C1電碼字從C1解碼器書寫入M2,a記^, άΚ 〇 第^ (位址發生器)表示在相對應步驟中,於M2, a記 憶,内计算位址(add — m2)。c〇unt —rsd計數器界定解碼器 ,環,係基本計數器,在書寫和閱讀操作之際,計算& 記憶體之不同排位址。count一b—m2 — cl界定排内符號位址( 計數器計數到31 )。count 一 b一 m2 一 c2計數器界定排内之符號 位址(计數器計數至27)。每次+1 sym_add,則count_b m2 一cl計數器和count一b — m2 — c2計數器即向上計數。 副方塊1在C I RC解碼器双通的第一步驟當中計算位 置。 M2,a記憶體的排位址計算式為: bank—add=(count—rsd+4*count—b—m2—c2)%mod 11〇 其中count_b_m2_c2計數器界定符號在排内位址。 按照此等位址,把符號從M2, a記憶體閱讀到C2解碼器 。副方塊2在双通的第二步驟計算位址。 M2, a記憶體的排位址計算式為: bank—add=(count-rsd+109)%mod 110 按照此等位址,校正C1電碼字之符號從C 1解碼器書寫 至M2, a記憶體。
副方塊3在双通的第三步驟計算位址。 M2,a記憶體之排位址計算式為:
第18頁 1231478 _案號 921217511 丨i年 曰 修正 五、發明說明(14) bank—add=(count_rsd+4氺count一b—m2一c2)%mod \\q 其中count_b — m2-c2計數器界定符號在排内之位址。校正 C2電碼字的符號是按照此等位址,從C2解碼器寫到m2, a記 憶體。 副方塊4在双通的第四步驟計算位址。 M2,a記憶體的排位址計算式如下·· bank—add:(count—rsd+109)%mod 11〇 按照此等位址,符號從M2, a記憶體閱讀至c 1解碼器。 支.〔IRC解碼器第二通當中之解交插務 口 為此任務使用的習知解交插器,具有不等長的延遲線 ’見第1圖。此解交插器已在M2, b記憶體内實施。 ' L符號 括 號 M3記憶體用於CIRC解碼器内之二符號延遲任務,並勺 二解3,1’1,2°排〇包含28符號,排1和排2包含245 C 2解碼和扠正後之資料加載於排〇。 二符號延遲任務包括二步驟: (1)把延遲資料閱讀至輸出邏輯; (2 )重寫Μ 3記憶體。
在第一步驟中,下表1用來產生位址: count一b ~Hfc 0 1 2 3 4 5 6 7 Q 9 排 0 0 0 0 2 2 o ---2. 10 11 sym一add 0 1 6 7 4j 5 6 ___a ^3 —9\ 8 _0 9 count b 排 12 2 13 2 14 2 15 2 16 0 17 〇 18 〇 19 〇 20 〇 一 21 22 23 sym一add 12 13 14 15 4 5 \J 10 [11 ---£ 20 __2 _2 22 _ 2 ----ϋ _23 第19頁 1231478 -^^^92121751 η 曰 修正 五、發明說明(15) — 其中count— b為位元組計數器,排係们内之排位址,而 sym一add係排内之符號位址。 在第二步驟中,下表2用來產生位址: count一b 0 .1 2 3 4 5 6 7 8 g 10 11 banker 7 1 1 1 0 0 0 0 1 1 1 1 symjadd 4 5 6 7 16 17 22 23 12 13 14 15 bank 一 w 2 2 2 2 1 1 1 1 2 2 2 2 sym一add 4 5 6 7 4 5 6 7 12 13 14 15 count一b 12 ._13 14 15 16 17 18 19 20 21 22 23 bank 一 r 0 0 0 1 1 1 1 〇 〇 〇 〇 sym一add 18 19 __24 25 20 21 22 23 20 21 26 27 bank 一 w 1 1 1 1 2 2 2 2 1 1 1 1 sym—add 12 13 14 15 20 21 22 23 20 21 22 23 擬結果 C I g_ g_解遇1丄双通)模 第11圖表示不同叢訊 (correct ion)結果。習知 果’以虛線描繪,本發明 下列誤差組合係為校 (1) 20 C1電碼字之 碼字有3個誤差 (2) 20 C1電碼字之 碼字有4個誤差 (3) 20 C1電碼字之 碼字有5個誤差 (4 ) 2 0 C 1電碼字之 碼字有6個誤差 (5)30 C1電碼字之 誤差(burst errors)的校正 CIRC解碼器校正(correction)結 C I RC解碼器結果則以實線描繪。 正(correction)而輸入·· 叢訊誤差(burst errors),各電 (隨機誤差); 叢訊誤差(burst errors),各電 叢訊誤差(burst errors),各電 叢訊誤差(burst errors),各電 叢訊誤差(burst errors),各電
第20頁 1231478 ___案號 92121751 / 年月日_修正_ 五、發明說明(16) 碼字有3個誤差; (6) 30 C1電碼字之叢訊誤差(burst errors),各電 碼字有4個誤差; (7) 30 C1電碼字之叢訊誤差(burst errors),各電 碼字有5個誤差; (8) 30 C1電碼字之叢訊誤差(bur st errors),各電 碼字有6個誤差; (9) 40 C1電碼字之叢訊誤差(burst errors),各電 碼字有3個誤差; (10) 40 C1電碼字之叢訊誤差(bu rst errors),各電
碼字有4個誤差; (11) 40 C1電碼字之叢訊誤差(burst errors),各電 碼字有5個誤差; (12) 40 C1電碼字之叢訊誤差(burst errors),各電 碼字有6個誤差. 本發明C I R C解碼器和習知解碼器均可校正 (correct ion) 14個完全崩解C1電碼字之叢訊誤差(burst errors)。顯示與習知CIRC解碼器相較之下,本發明CIRC 解碼器宜能校正(correction )20 Cl電碼字(各電碼字具有 3或4個誤差)之叢訊誤差(burst errors)。
以各電碼字具有5和6個誤差而言,解碼器不能校正 (correction)叢訊誤差(burst errors),但聲頻資料的標 記位元組率,仍然遠較習知C丨RC解碼器為低。 以「30 C1電碼子」亦可得較佳校i(c〇rrecti〇nu^ 能。本發明CIRC解碼器能夠校正(correcti〇n)3〇 cl電碼
第21頁 1 號 92121751 1231478 曰 修正 年 月 五、發明說明(17) 字(各電碼字有3個誤差)之叢訊誤差(burst errors),而 標記位元組率亦比每電碼字較高誤差數者為低。 須知四個分開記憶體分別控制和定位,可大為提言 發明C I RC解碼器之速度。 门 在閱讀和書寫操作之際,並行控制和定址M1、M2, a記 憶體和Μ 2,a、Μ 2,b記憶體,亦大為提高本發明c i r c解碼器 之速度。 …σ 尺寸較小的記憶體用於解交插器實施,與上述c丨 碼器比較。 所 解交插器任務是在第一通之際,於M2, a記憶體内進 行。 M2, a記憶體大小為ιι〇χ 32x 9。解交插器任務是在第 二通之際,在M2, b記憶體内進行。M2, b記憶體大小為14〇4 x 9(習知解交插器)。 尺寸256x 32>< 9的記憶體,用於上述CIRC解碼器 解交插器。 肝,斋的一 如德號延遲任務是在…記憶體内進行。M3記憶體操作 如像查索表,亦提高口“解碼器之操作速度。 ,、 式。在本發明CIRC解碼器内,可進行CIRC*碼器之單通模 碼字於以碼之所謂抹除校正法。ci崩解電 低i St err〇rS)校正(C〇rrecti〇n),因 -]入誤差率而極為有效(各ci電碼丰句技 誤差)。 、分子包括至多達6個隨機
第22頁 1231478 圖式簡單說明 程圖 案號 9212ΠΡΠ 修正 第1圖為先前技術CIRC解碼器之方塊圖; 第2圖為本發明一具體例c I RC解碼器第一 第3圖為第2圖解碼器第二通之方塊圖; 第4圖為CIRC解碼器變通具體例之方塊圖 第5圖為CIRC校正碼双和單處理用CIRC解 通之方塊圖 碼器操作流 第6圖為Μ1記憶體内資料流動方案; 第7圖為Μ1 §己憶體内定址計算之方塊圖; 第8圖表示記憶體M2,a之操作; 第9圖進一步表示記憶體M2, 3之操作; 第1 0圖為M2記憶體内定址計算之方塊圖; 第11圖為不同叢§fL誤差(burst errors)校正 (correction)結果之特性曲線圖。 元件符號說明 Ml, M2,M3 記憶 體 Dl, D2 解交 插器 1 輸入 邏輯 3 多工 器 4,12 解碼 器 6 解多 工器 8 暫存 器 10 控制 器 2, 13 標誌處理機 14 M3記憶體 15 輸出 邏輯
Claims (1)
1231478 , 案號 92121751/ ^ 年 月 曰 修正 六、申請專利範圍 1. 一種相互交插里德梭羅蒙碼校正方法,包括如下步 驟: 一把第一 C 1電碼字從第一記憶體機構輸入C1解碼器 機構内, 一把第二C 1電碼字從C 1解碼器機構輸出到第二記憶 體内; 一把第二C1電碼字解交插,在第二記憶體機構内產 生第一 C2電碼字者。 2. 如申請專利範圍第1項之方法,其中如第一 C 1電碼 字係可校正,則第二C1電碼字為校正第一 C1電碼字,如第 一 C 1電碼字不能校正,則第二C 1電碼字係第一 C 1電碼字之 拷貝者。 3. 如申請專利範圍第2項之方法,其中如第一 C1電碼 字不能校正時,為第二C1電碼字内之各符號設定抹除標記 者。 4. 如申請專利範圍第1項之方法,其中又包括如下步 驟: —把第一 C2電碼字從第二記憶體機構輸入C2解碼器 機構内; 一把第二C2電碼字從C2解碼器機構輸出到第二記憶 體機構者。 5. 如申請專利範圍第4項之方法,其中如第一 C2電碼 字可校正,則第二C2電碼字為校正第一 C2電碼字,如第一 C2電碼字係不能校正,則第二C2電碼字為第一 C2電碼字之
第24頁 修正 案號 921217$ί 月a 1231478 I 六、申請專利範圍 拷貝者。 6. 如申請專利範圍第5項之方法,又包括在第一 C2電 碼字為不能校正時,為第二C 2電碼字之各符號設定抹除標 記者。 7. 如申請專利範圍第1項之方法,又包括: 一把第二C1電碼字從第二記憶體機構輸入C1解碼器 機構; 一把第三C1電碼字從C1解碼器機構輸出至第三記憶 體機構; 一把第三C 1電碼字在第三記憶體機構内解交插,產 生第三C2電碼字者。 8. 如申請專利範圍第7項之方法,其中如第二C1電碼 字係可校正,則第三C1電碼字為校正第二C1電碼字,如第 二電碼字係不能校正,則第三C 1電碼字為第二C 1電碼字之 拷貝者。 9. 如申請專利範圍第8項之方法,又包括第二C1電碼 字係不能校正時,為第三C1電碼字内之各符號設定抹除標 記者。 1 0 ·如申請專利範圍第7項之方法,又包括: 一把第三C2電碼字從第三記憶體機構輸入C2解碼器 一把第四C2電碼字從C2解碼器機構輸出至第四記憶 體機構者。 11.如申請專利範圍第10項之方法,其中若第三C2電 第25頁 1231478 案號 92121751 又、 挾 10. 曰 修正 六、申請專利範圍 碼字係可校正,則第四C2電碼字為校正第三C2電碼字,如 第三電碼字係不能校正,則第四C2電碼字為第三C2電碼字 之拷貝者。 1 2.如申請專利範圍第1 1項之方法,又包括第三C 2電 碼字係不能校正時,為第四C 2電碼字内之各符號設定抹除 標記者。 1 3. —種電腦程式產品,包括程式機構,以進行申請 專利範圍第1項之方法者。 1 4. 一種里德梭羅蒙解碼器,包括相互交插里德梭羅 蒙校正機構,以進行申請專利範圍第1項之方法者。 15. —種CD或DVD播放機或記錄器,包括如申請專利範 圍第14項之里德梭羅蒙解碼器者。
第26頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP02090289A EP1388944A1 (en) | 2002-08-10 | 2002-08-10 | Cross interleave reed-solomon code correction |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200403633A TW200403633A (en) | 2004-03-01 |
TWI231478B true TWI231478B (en) | 2005-04-21 |
Family
ID=30129230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092121751A TWI231478B (en) | 2002-08-10 | 2003-08-08 | Cross interleave Reed-Solomon code correction |
Country Status (6)
Country | Link |
---|---|
US (1) | US20040030985A1 (zh) |
EP (1) | EP1388944A1 (zh) |
JP (1) | JP2004080762A (zh) |
KR (1) | KR20040014909A (zh) |
CN (1) | CN1482744A (zh) |
TW (1) | TWI231478B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1805927A1 (en) | 2004-10-11 | 2007-07-11 | 2Wire, Inc. | Periodic impulse noise mitigation in a dsl system |
US20060083323A1 (en) * | 2004-10-15 | 2006-04-20 | Desjardins Philip | Method and apparatus for detecting transmission errors for digital subscriber lines |
US20060083322A1 (en) * | 2004-10-15 | 2006-04-20 | Desjardins Philip | Method and apparatus for detecting transmission errors for digital subscriber lines |
US20060083324A1 (en) * | 2004-10-15 | 2006-04-20 | Desjardins Philip | Method and apparatus for detecting transmission errors for digital subscriber lines |
US7953163B2 (en) | 2004-11-30 | 2011-05-31 | Broadcom Corporation | Block linear equalization in a multicarrier communication system |
US7852950B2 (en) | 2005-02-25 | 2010-12-14 | Broadcom Corporation | Methods and apparatuses for canceling correlated noise in a multi-carrier communication system |
US9374257B2 (en) | 2005-03-18 | 2016-06-21 | Broadcom Corporation | Methods and apparatuses of measuring impulse noise parameters in multi-carrier communication systems |
US7813439B2 (en) | 2006-02-06 | 2010-10-12 | Broadcom Corporation | Various methods and apparatuses for impulse noise detection |
US8605837B2 (en) | 2008-10-10 | 2013-12-10 | Broadcom Corporation | Adaptive frequency-domain reference noise canceller for multicarrier communications systems |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5710558A (en) * | 1980-06-20 | 1982-01-20 | Sony Corp | Error correcting method |
CA1161565A (en) * | 1980-06-20 | 1984-01-31 | Yoichiro Sako | Method of error correction |
CA1170776A (en) * | 1980-07-18 | 1984-07-10 | Yoichiro Sako | Method of error correction of blocks of data |
US4637021A (en) * | 1983-09-28 | 1987-01-13 | Pioneer Electronic Corporation | Multiple pass error correction |
DE3580101D1 (de) * | 1984-07-21 | 1990-11-15 | Sony Corp | Vorrichtung zum speichern und/oder zur wiedergabe optischer karten. |
JPS63193723A (ja) * | 1987-02-06 | 1988-08-11 | Sony Corp | リ−ドソロモン符号の復号方法 |
US5392299A (en) * | 1992-01-15 | 1995-02-21 | E-Systems, Inc. | Triple orthogonally interleaed error correction system |
JP3305966B2 (ja) * | 1995-12-25 | 2002-07-24 | ソニー株式会社 | データ復号装置及びその方法並びにデータ再生装置 |
US6112324A (en) * | 1996-02-02 | 2000-08-29 | The Arizona Board Of Regents Acting On Behalf Of The University Of Arizona | Direct access compact disc, writing and reading method and device for same |
US5996105A (en) * | 1997-11-14 | 1999-11-30 | Cirrus Logic, Inc. | ECC system employing a data buffer for storing codeword data and a syndrome buffer for storing error syndromes |
TW479226B (en) * | 2000-12-15 | 2002-03-11 | Acer Labs Inc | Disc decoding system and method |
-
2002
- 2002-08-10 EP EP02090289A patent/EP1388944A1/en not_active Withdrawn
-
2003
- 2003-07-16 US US10/620,738 patent/US20040030985A1/en not_active Abandoned
- 2003-07-17 JP JP2003198618A patent/JP2004080762A/ja not_active Withdrawn
- 2003-07-23 KR KR1020030050513A patent/KR20040014909A/ko not_active Application Discontinuation
- 2003-08-08 TW TW092121751A patent/TWI231478B/zh not_active IP Right Cessation
- 2003-08-11 CN CNA031530923A patent/CN1482744A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
KR20040014909A (ko) | 2004-02-18 |
CN1482744A (zh) | 2004-03-17 |
US20040030985A1 (en) | 2004-02-12 |
EP1388944A1 (en) | 2004-02-11 |
TW200403633A (en) | 2004-03-01 |
JP2004080762A (ja) | 2004-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100263593B1 (ko) | 데이타 스트림의 인터리빙 및 인코딩 방법과 그 장치 | |
JP3863252B2 (ja) | 誤り訂正方法、誤り訂正装置、データ読み出し装置、及び、データマッピング方法 | |
US7464320B2 (en) | Synchronous semiconductor storage device having error correction function | |
TWI539758B (zh) | 藉由癥狀表來解碼渦輪乘積碼之系統及方法 | |
US6594794B1 (en) | Reed-Solomon decoding of data read from DVD or CD supports | |
TWI231478B (en) | Cross interleave Reed-Solomon code correction | |
TWI258656B (en) | Apparatus and method generating error flag for error correction | |
JP4308922B2 (ja) | マルチワード情報を符号化する方法 | |
JP3891568B2 (ja) | 誤り訂正符号を復号化する方法及び装置 | |
TWI310936B (en) | Encoding device | |
US9898362B2 (en) | Multi-channel RAM with ECC for partial writes | |
KR20060056305A (ko) | 리드-솔로몬 프로덕트 코드를 위한 에러 정정 방법 | |
TW522393B (en) | Decoding system and method for disks | |
TWI282087B (en) | Decoding device in optical disc drive and related decoding method thereof | |
JP2004206798A (ja) | 光ディスク装置のエンコードデータ符号回路 | |
KR100509137B1 (ko) | 에러 정정 장치 | |
TW200539191A (en) | Semiconductor integrated circuit device | |
US6346896B1 (en) | Decoding apparatus and method for deinterleaving data | |
JP3813337B2 (ja) | 消失誤り訂正方法とその装置 | |
JP2001244823A (ja) | クロスインターリーブドリードソロモンコードの復号の処理内の誤り訂正のための装置 | |
JPH08509351A (ja) | セミサイクリックコードに基づく誤り補正可能データ伝送方法及び装置 | |
EP1388946A1 (en) | Cross interleave reed-solomon code correction | |
CN102136879A (zh) | 一种数据解交织方法及装置 | |
JP2009239684A (ja) | クロスインターリーブの効率化 | |
JPH0241057B2 (zh) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |