TWI230876B - Method to preserve comments of circuit simulation text file - Google Patents
Method to preserve comments of circuit simulation text file Download PDFInfo
- Publication number
- TWI230876B TWI230876B TW090117751A TW90117751A TWI230876B TW I230876 B TWI230876 B TW I230876B TW 090117751 A TW090117751 A TW 090117751A TW 90117751 A TW90117751 A TW 90117751A TW I230876 B TWI230876 B TW I230876B
- Authority
- TW
- Taiwan
- Prior art keywords
- text
- code
- circuit
- symbol string
- text file
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Description
1230876 案號 90117751 年月日 修正 五、發明說明(1) 發明之領域: 本發明係提供一種可保存電路模擬文字檔中註解文 字的方法,尤指一種以特定轉換規則將註解文字編譯成 符號串以保留註解文字的方法。 背景說明: 由於半導體電路科技的發達,以電子電路來處理各 種電子訊號形式的資訊,已成為現代資訊社會發展的重 要基礎。小至個人使用的行動電話、個人電腦,大至處 理數萬用戶的中央處理機,莫不是以各種功能複雜的電 子電路來實現。為了因應日趨複雜的電子電路設計,以 電腦系統來輔助電子電路設計已經是時勢所趨。尤其是 用來處理數位資訊的數位式電子電路及邏輯電路,其用 途廣泛,電路結構又可以模組化,故資訊業界莫不積極 研發以電腦系統輔助數位電路設計之技術,以電腦系統 模擬電路設計、對電路設計除錯,以改良電路的性能。 請參考圖一。圖一為一習知電腦輔助電路設計之流 程示意圖。在以電腦來輔助電路設計時,使用者(像是 研發工程師)會先將硬體描述1 4 A記錄於於一文字檔1 4 中,並加上適當的註解文字14B。硬體描述14A用來描述 電路的具體設計,例如電路中所需的電路元件、邏輯區 塊及各電路元件間相互連接的情形。註解文字1 4 B則用來
第6頁 i23〇876 案遞一Mim 年 月 修正 i23〇876 案遞一Mim 年 月 修正 五、發明說明(2) 記载電路設計的重要相關事項’例如某電路元件的特殊 m 電路設計的設計理念。接下來使用者可利用電腦 用途 系純來執行一電子設計辅助程式(EDA tool ’Electronic Design Aided tool )12,將文字檔14讀入。電子設計辅 助程式12可根據文字檔14中的硬體描述14A編譯模擬為一 姆應的電路佈局16,讓使用者可模擬電路佈局16,瞭解 電路佈局1 6的工作情形,並透過電子.設計辅助程式丨2對 電路佈局16做進一步的更新、改進與除錯。一旦使用者 ,意更新後的電路佈局i 6,就可再度利用電子設計辅助 &式1 2將更新後的電路佈局1 6編譯為對應的硬體描述 18A ’並輸出成另一文字檔18,讓使用者能藉著硬體描述 18A來留存或更進一步瞭解更新後的電路佈局。 請繼續參考圖二。圖二為文字檔丨4 一簡單的範例。 依據電路描述語言Verii〇g的格式規定,圖二中的硬體描 述14A描述了一個雙輸入的及閘(AND gate)。其中 「AND2:表示電路單元的種類(type); 「⑽託」表示此 一電路單元的識別名稱;刮號中的「A(Inl)」、「B (「I η 2 ) ?,示此電路單元的兩輸人埠分別為「A」、 具 種 如 「B」,「Y(out)」表示此電路單元的輸出埠為,Γγ」。 為了增加硬體描述語言規格的彈性,電路描述語言 Ver十1 L〇g允許在硬體描述中加入空白(white space) 圖一中的例子’硬體描述1 4 A中就間雜有空白碼2 0 (即佔 T ^ f ϊ :白可由二種代碼任意排列組合而成,此 代碼々別疋空白(space)碼、跳格(Tab)碼及換行碼
第7頁 1230876 案號 90117751 年 月 修正 五、發明說明(3) 用一字寬的空白)、跳格碼2 2 (佔用數個字寬的空白) 及換行碼2 4 (在句子末端用來重起一行)。電子設計輔 助程式12在將硬體描述14A編譯成電路佈局16時,會直接 跳過這些空白處而不加以處理,所以文字檔1 4中任何的 空白都不會影響電子辅助程式1 2的執行結果。舉例來 說,即使在圖二中硬體描述14A之「AND2」後直接插入一 換行碼,將「n a m e」及後續描述退入新的一行,其經過 電子設計輔助程式1 2後重新產生的電路佈局,和沒有在 「A N D 2」後換行的硬體描述對應之電路佈局,兩者會是 相同的。 由於硬體描述必須遵循一定的語言規格,其形式較 為死板而不具彈性,可讀性也很低。所以,一般的硬體 描述語言規格也都容許使用者在文字檔中加入註解文 字。如圖二中的文字檔14中就有兩處註解文字14B。一處 註解文字是以「//」啟始的單行註解文字;另一處則是 以「/ *」開始,以「* /」結束的多行註解文字。使用者 可以用註解文字來註解電路的設計原理、電路的用途, 某一電路元件(或一邏輯區塊)的設計用途或是某一電 路元件的特殊功能。這些註解都是很難(或甚至無法) 由硬體描述中讀出的;加上了這些註解文字,可大幅增 加硬體描述的可讀性,讓使用者能追縱電路發展的設計 精神,快速掌握整個電路的結構,而不必逐行解讀可讀 性甚低的硬體描述才能瞭解電路的全貌。
第8頁 1230876 案號 90117751 曰 修正 五、發明說明(4) 然而,正如圖一中所示,在習知的電路設計模擬過 程中,電子設計輔助程式1 2將文字檔1 4編譯成電路佈局 1 6後,是不會保留註解文字1 4 B的。當使用者透過電子設 計模擬程式1 2更新電路佈局1 6並將其編譯為對應的硬體 描述1 8 A後,註解文字1 4 B也隨之喪失;當電子設計輔助 程式1 2將硬體描述1 8 A輸出於文字檔1 8後,文字檔1 8中已 經沒有任何的註解文字了。 習知技術中無法保留註解文字,會大幅降低文字檔 1 8中硬體描述1 8 A的可讀性,也無法保留註解文字中有關 電路設計的原理等知識。如此一來電路設計的資訊、知 識與經驗將無法留存累積,對電路設計技術之發展進步 有不良的影響。 發明概述: 因此,本發明之主要目的在於提供一種能在電子輔 助設計程式中保留註解文字的方法,以克服習知技術的 缺點。 發明之詳細說明: 請參考圖三。圖三為本發明方法以電腦輔助電路設 計流程之示意圖。一開始,使用者(如電路設計工程 師)要先將電路的設計以特定的電路描述語言(如電路
第9頁 1230876 案號 90117751 曰 五、發明說明(5) 描述語言Ver i log )來描述電路的設計,並寫成文字播⑼ 中的硬體描述3 0 A。電路設計的原理、各電路元件間^ 係等資料,則可記錄於註解文字3 〇 b中。註解文字3 〇 β可 穿插於硬體描述30Α之間(當然,文字檔3〇中可以有/户 的註解文字30Β ;圖三中有兩處註解文字3〇β的文字檔 僅是一方便說明的實施例)。文字檔3 〇的基本結構,@ 類似於圖二中文字槽1 4的樣子;也就是說,在^發明枯 術中’使用者不必改變撰寫硬體描述及註解文字^ 慣,就能在電子設計辅助程式作用後保留註解文字。 —為了要保留註解文字3 〇 B,本發明方法中會將 ,依照一特定的轉換規則編譯為串文 32B,存於一資料庫(而此資料庫係為一種儲存y虎串 二的=來的内容儲存於資更料體庫 都會f 一些可彈性添加的二 碼、跳格碼與換行碼。這1/空工白(;^立^7^〇的 =中;而電子設計辅助程式會S Ζ ϊ ί ί於文字 體描述編譯成對應的電路 ^ 7 t工地,直接將 此—特性,將註解文字中的二本發明技術即是利: 串予凡付號的不同排列組合來取 2 H ί·生添如 以電路描述語言Ver i 1 0g為彳 而成為對應的符 二、跳格碼與換行碼的不同§為广,本發明就可用空格 的不同字元而將其轉換成對;==表=解文字中 』付唬串。本發明將註解
I 第10頁 案號 90117751 1230876
五、發明說明(6) 文字編譯成符號串的過程稍 稍後遇會有更進一步的討論。 將文字槽30中各處之註 串32B而存於資料庫32之後,丄予3 0β編譯為對應的符號 來讀取資料庫3 2中的硬體插过、就可由電子設計辅助程式3 4 電路佈局36,讓使用者能^ j3〇A ’並將其編譯為對應的 電路佈局3 6工作的情形並加^,子設計辅助程式3 4模擬 子設計辅助程式3 4來更新、2分析;使用者則可藉由電 計。如前所述,由於資料庫^錯與改進電路佈局3 6的設 設計輔助程式34會忽略的符中的符號串32B都是由電子 格碼、跳格碼與換行碼等)^代碼排列組合而成(如空 接跳過符號串32B而不加處理,電子設計辅助程式36會直 合電路描述語言規定格式之’入僅處理硬體描述3 0 A中符 計辅助程式34將硬體描述30Ay °這樣-來,在電子設 中,符號串32B就會保留下來筆為電路佈局36的過程 助r ;之Ϊ : *要將更新I的電路佈局36由電子設計辅 # & f出,電子設計輔助程式34會將更新後的電路 佈局36、扁澤為對應的硬體描述38人,連同電子設計輔助程 式3 4原先忽略跳過的符號串3 2 b 一併輸出於一資料庫3 8 中。之後只要將資料庫38中的符號串32B再度依據前述的 轉換,則’把符號串3 2 B編譯回為對應的註解文字3 0 B, 資料庫38中的硬體描述38A —同儲存於文字檔40中, 就能達到本發明保留註解文字的目的了。
第11頁 1230876 案號 90117751 年 月 曰 修正 五、發明說明(7) 為了詳細說明本發明中將文字檔3 0中之註解文字3 0 B 編譯為對應符號串3 2的過程,請參考圖四。圖四為本發 明中將註解文字3 0 B編譯為符號串3 2之流程圖;其設有下 列步驟: 步驟4 2 :開始。開始進行編譯的過程。為了便利對本發 明之瞭解,在不妨礙本發明技術揭露的情形下,以下將 假設本發明係應用於電路描述語言Veri log之情形。在上 述情形下,圖三中的電子設計輔助程式3 4將跳過資料庫 中任何以空格碼、跳格碼及換行碼組成之空白處;而本 發明在此情形下就可選用空·格碼、跳格碼及換行碼來將 註解文字編譯為符號串。 步驟44 :設定符號串的標頭(header)。為了要識別文字 檔分散各處的註解文字(如圖三中之文字檔有兩處註解 文字),不同地方的註解文字在編譯成對應的符號串 時,各符號串之前可設置一標頭來識別符號串在資料庫 中的啟始位置。當然,為了在電子設計輔助程式3 4運作 後保留標頭,標頭本身也是由電子設計辅助程式3 4會忽 略的符號代碼排列組合而成。在採用電路描述語言 V e r i 1 〇 g的情形下,標頭就可用代表空白的空格碼、跳格 碼及換行碼之任意排列組合來形成。實際選擇標頭時, 可先預設多種不同組合的標頭(如「空格碼-跳格碼-空 格碼」的三碼組合為一種標頭;「跳格碼-跳格碼-跳格 碼-換行碼」的四碼組合為另一種樣頭),再搜尋文字檔 3 0中的空白處並解析某一標頭的符號代碼組合是否已經 在文字槽中出現過。若該標頭之符號代碼組合已經出現
第12頁 1230876 案號 90117751 曰 修正 五、發明說明(8) 過,表示使用者在建立文字檔時已經使用過該種符號代 碼組合,該種符號代碼組合便不宜用來當作標頭。像在 圖二硬體描述1 4 Α之句末就有「空白碼-跳格碼-換行碼」 出現,這個三肩組合便不會被選為標頭。相對地,若某 種標頭的符號代碼組合在文字檔中未曾出現,就可使用 該種符號代碼組合來作為識別符號串開頭處之標頭。由 於不同符號代碼排列組合的形式有非常多種可能(事實 上,有無限多種),故可用的標頭也有許多種,在本步 驟也一定可以選出適用(在文字檔中未曾出現過的)的 標頭。 步驟4 6 ··依據預設的轉換規則將註解文字編譯為對應的 符號串。也就、是說,將註解文字中的所有文字——轉換 成對應之符號代碼之組合。在採用電路描述語言V e r i 1 〇 g 的情形下,註解文字會--用代表空白的空白碼、跳格 碼及換行碼之不同排列組合來代替,以形成對應的符號 串。舉例來說,轉換規則可設定將註解文字中的「a」用 「空格碼-換行碼」之兩碼組合來代替;文字「b」用 「空格碼-空格碼_換行碼」之三碼組合來代替;文字 「c」則用「空格碼-空格碼_空格碼_換行碼」之四碼組 合來取代,以此類推。這樣一來,本發明就可以將圖三 中文字檔3 0之註解文字3 0 B編譯成資料庫3 2中的對應符號 串3 2 B。而符號串3 2 B中皆是電子設計輔助程式3 4會忽略 跳過之符號代碼的排列組合,因此符號串3 2 B在電子設計 輔助程式3 4運作後可保存下來,達到本發明保留註解文 字的目的。
第13頁 1230876 案號90117751_年月曰 修正_ 五、發明說明(9) 步驟4 8 :結束。結束上述步驟後,就能將圖三中文字檔 3 0中的註解文字3 0 B編譯為符號串3 2 B ;並將其與硬體描 述30 A共同儲存於資料庫32中。 在電子設計輔助程式3 4運作後,符號串3 2 B連同更新 後的硬體描述38A會存於資料庫38中。要將資料庫38中的 符號串3 2 B編譯回原來的註解文字3 0 B,可以進行圖五之 流程。請參考圖五。圖五為本發明將符號串編譯回對應 註解文字之流程圖;其設有下列步驟: 步驟5 2 :開始。一旦電子設計辅助程式3 4產生資料庫3 8 (請參考圖三)後,就可以開始以下流程,將資料庫3 8 中的符號3 2B串編譯為對應的註解文字3 0B。 步驟5 4 :搜尋資料庫3 8中的標頭。如前所述,對應各處 註解文字的各符號串,其啟始處都在圖四之流程中設置 有標頭,用來識別符號串的啟始處。要將各符號串3 2 B轉 譯為對應之註解文字3 0 B,就要先搜尋資料庫3 8中的標頭 以識別出各符號串3 2 B。 步驟5 6 :依照前述的轉換規則將識別出的符號串編譯為 對應的註解文字。如圖四中步驟4 6時曾提到過的,註解 文字中的文字「a」可用「空格碼-換行碼」等等轉換規 則取代而形成符號串。根據相同的轉換規則,就可以將 符號串中各符號代碼的排列組合轉換回對應的文字,譬 如說將符號串中出現的「空格碼-換行碼」編譯為註解文 字中的「a」。這樣就能將符號串編譯回對應的註解文字 了0
第14頁 1230876 _案號9Q117751_年月曰 修正_ 五、發明說明(10) 步驟5 8 :結束。將資料庫3 8中的符號串3 2 B編譯回對應的 註解文字3 0 B並存於文字檔4 0後,就可以結束上述的步驟 了 ° 經過圖五流程轉換後的註解文字3 0 B會和更新後的硬 體描述3 8A共同儲存於文字檔40中;如此一來,使用者不 僅能在文字檔4 0留存更新後的硬體描述,更能在文字檔 4 0中看到註解文字3 0 B,以提高硬體描述的可讀性,留存 電路設計原理等重要資訊,並能進一步累積電路設計的 知識與經驗,促進電路設計技術之進步。 在實際實施本發明時,可有多種不同的方式。在進 行圖三示意之流程時,可以用一電腦系統之程式來執行 圖四中的編譯過程以形成資料庫32,再將資料庫32送入 電子設計輔助程式3 4中進行電路模擬;電子設計辅助程 式3 4輸出之資料庫3 8可用另一個程式進行圖五之流程將 其編譯為對應之文字檔4 0。當然,若電子設計輔助程式 3 4本身的功能允許,也可直接在電子設計辅助程式中, 將文字檔3 0編譯為資料庫3 2,並直接對資料庫3 2執行電 路模擬之功能;而後續將資料庫3 8編譯回文字檔4 0之工 作,也可以在電子設計輔助程式中一併完成。如此一來 使用者可直接以電子設計輔助程式讀入文字檔3 0,並輸 出保留註解文字後的文字檔4 0。 相較於習知技術未能在電子設計辅助程式運作過後
第15頁 1230876 案號 90117751 Λ____ 曰 修正 五、發明說明(11) 保留註解文字;本發明揭露之流程及方法則可順利保留 註解文字,便利對電路設計相關資料的保存,更能進一 步促進電路設計知識、經驗之累積,強化資訊業界研發 之能力。 ' 以上所述僅為本發明之較佳實施例,凡依本發明申 請專利範圍所做之均等變化與修飾,皆應屬本發明專利 之涵蓋範圍。
第16頁 1230876 案號 90117751 年月曰 修正 圖式簡單說明 圖式之簡單說明: 圖一為習知技術模擬電路之流程的示意圖。 圖二為圖一中文字檔一簡單例子的示意圖。 圖三為本發明技術模擬電路流程之示意圖。 圖四為本發明中將註解文字編譯為符號串之流程 圖 圖五為本發明中將符號串編譯回對應註解文字之流 程圖 圖式之符號說明: 文字檔 註解文字 符號串 46 、48 、52 30、40 30B 32B 42 、44 30A、38A 硬體描述 3 2、3 8 資料庫 34 電子設計輔助程式 54、56、58 步驟
第17頁
Claims (1)
1230876 案號 90117751 年 月 曰 修正 六、申請專利範圍 1. 一種保存電路模擬文字檔註解之方法,用來相互轉 換文字檔及電路佈局,讓使用者得以更新一文字檔及一 電路佈局,該方法包含有: 將該文字檔中之一硬體描述編譯為與其相對應之該 電路佈局; 將該文字檔中之一註解文字依據一預定之轉換規則 編譯為一符號串’該符號串係由空白(space)碼、跳格 (Tab )碼及換行碼選擇性的排列所組成; 利用複數個特定之代碼之排列形成一標頭 (header ),附加於該符號串之前,用來標示該符號串的 開始處; 更新該電路佈局成為一更新電路佈局並編譯為與其 相對應之一更新硬體描述; 於該符號串中搜尋該標頭;以及 將所搜尋到之標頭所標示之該符號串依據該預定之 轉換規則編譯為該註解文字並將該註解文字插入與該更 新後電路佈局相對應的該更新硬體描述以產生一更新文 字檔。 2. 如申請專利範圍第1項所述之方法,其會依據該預定 之轉換規則將該註解文字轉換為與其相異之該符號串。
第18頁 1230876 案號 90117751 年月曰 修正 六、申請專利範圍 4. 如申請專利範圍第3項之方法,其中係以一電子設計 輔助程式(EDA , Electronic Design Aided tool)將該硬 體描述編譯為與其相對應之該電路佈局,且使用者可透 過該電子設計辅助程式更新該電路佈局。 5. 如申請專利範圍第1項之方法,其中該些特定之代碼 係由空白(s p a c e )碼、跳格(T a b )碼及換行碼選擇性的排 列所組成。 6. 如申請專利範圍第1項之方法,其中該符號串係存在 於一資料庫内。 7. 如申請專利範圍第6項之方法,其中該資料庫係存於 一記憶體内。 8. 如申請專利範圍第6項之方法,其中該資料庫係存於一 硬碟内。
第19頁
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW090117751A TWI230876B (en) | 2001-07-20 | 2001-07-20 | Method to preserve comments of circuit simulation text file |
US10/064,041 US20030018460A1 (en) | 2001-07-20 | 2002-06-04 | Method to preserve comments of circuit simulation text file |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW090117751A TWI230876B (en) | 2001-07-20 | 2001-07-20 | Method to preserve comments of circuit simulation text file |
Publications (1)
Publication Number | Publication Date |
---|---|
TWI230876B true TWI230876B (en) | 2005-04-11 |
Family
ID=21678814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW090117751A TWI230876B (en) | 2001-07-20 | 2001-07-20 | Method to preserve comments of circuit simulation text file |
Country Status (2)
Country | Link |
---|---|
US (1) | US20030018460A1 (zh) |
TW (1) | TWI230876B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI678632B (zh) * | 2014-08-18 | 2019-12-01 | 南韓商三星電子股份有限公司 | 用於使用估計電路的自熱特徵之模擬工具來設計電路之方法 |
TWI685763B (zh) * | 2018-09-21 | 2020-02-21 | 和碩聯合科技股份有限公司 | 用於電路設計的檢查系統以及檢查方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8554130B1 (en) * | 2004-09-15 | 2013-10-08 | Cadence Design Systems, Inc. | Method and apparatus to provide machine-assisted training |
CN110489167B (zh) * | 2019-07-26 | 2020-07-03 | 广东高云半导体科技股份有限公司 | 双内核码流下载方法、装置、计算机设备及存储介质 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE467229B (sv) * | 1983-08-19 | 1992-06-15 | Kurt Katzeff | Anordning foer bildande av en information och/eller instruktion avsedd att inmatas i en datamaskins programminne |
US5247693A (en) * | 1985-10-08 | 1993-09-21 | The Foxboro Company | Computer language structure for process control applications and method of translating same into program code to operate the computer |
US4860203A (en) * | 1986-09-17 | 1989-08-22 | International Business Machines Corporation | Apparatus and method for extracting documentation text from a source code program |
US5265254A (en) * | 1991-08-14 | 1993-11-23 | Hewlett-Packard Company | System of debugging software through use of code markers inserted into spaces in the source code during and after compilation |
US5408667A (en) * | 1993-07-19 | 1995-04-18 | Motorola, Inc. | Method for unified design documentation |
US5937190A (en) * | 1994-04-12 | 1999-08-10 | Synopsys, Inc. | Architecture and methods for a hardware description language source level analysis and debugging system |
US5813019A (en) * | 1995-07-06 | 1998-09-22 | Sun Microsystems, Inc. | Token-based computer program editor with program comment management |
US5987239A (en) * | 1996-12-13 | 1999-11-16 | Lsi Logic Corporation | Computer system and method for building a hardware description language representation of control logic for a complex digital system |
US5870309A (en) * | 1997-09-26 | 1999-02-09 | Xilinx, Inc. | HDL design entry with annotated timing |
US6502233B1 (en) * | 1998-11-13 | 2002-12-31 | Microsoft Corporation | Automated help system for reference information |
TW476069B (en) * | 1998-11-20 | 2002-02-11 | Via Tech Inc | Placement and routing for array device |
TW466419B (en) * | 1998-11-20 | 2001-12-01 | Via Tech Inc | Automatic placement method for array device |
US20020059348A1 (en) * | 2000-11-14 | 2002-05-16 | Cypress Semiconductor Corp. | Automatic documentation generation tool and associated method |
-
2001
- 2001-07-20 TW TW090117751A patent/TWI230876B/zh not_active IP Right Cessation
-
2002
- 2002-06-04 US US10/064,041 patent/US20030018460A1/en not_active Abandoned
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI678632B (zh) * | 2014-08-18 | 2019-12-01 | 南韓商三星電子股份有限公司 | 用於使用估計電路的自熱特徵之模擬工具來設計電路之方法 |
TWI685763B (zh) * | 2018-09-21 | 2020-02-21 | 和碩聯合科技股份有限公司 | 用於電路設計的檢查系統以及檢查方法 |
Also Published As
Publication number | Publication date |
---|---|
US20030018460A1 (en) | 2003-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7971178B1 (en) | System to merge custom and synthesized digital integrated circuit design data | |
US8255845B2 (en) | System and method for generating flat layout | |
US9817932B2 (en) | Recognizing and utilizing circuit topology in an electronic circuit design | |
US6658630B1 (en) | Method to translate UDPs using gate primitives | |
CN104933214A (zh) | 集成电路设计方法和装置 | |
US9304981B1 (en) | System and method for providing an inter-application overlay to communicate information between users and tools in the EDA design flow | |
JP3372532B2 (ja) | 感情情報抽出方法および感情情報抽出プログラムの計算機読み取り可能な記録媒体 | |
US10394983B2 (en) | Method to automatically generate and promote timing constraints in a Synopsys Design Constraint format | |
Kahng et al. | RosettaStone: connecting the past, present, and future of physical design research | |
TWI230876B (en) | Method to preserve comments of circuit simulation text file | |
JP5747698B2 (ja) | 要件管理支援装置 | |
CN117610491A (zh) | 一种芯片设计方法、装置、设备及计算机可读存储介质 | |
US20160342728A1 (en) | Visualization Of Analysis Process Parameters For Layout-Based Checks | |
US20050235234A1 (en) | Method and computer program for verifying an incremental change to an integrated circuit design | |
US9875329B1 (en) | Method and system for import of mask layout data to a target system | |
JP5265318B2 (ja) | 論理検証装置 | |
JP7247593B2 (ja) | 生成装置、ソフトウェアロボットシステム、生成方法及び生成プログラム | |
US6668359B1 (en) | Verilog to vital translator | |
JP2009205259A (ja) | 半導体集積回路のレイアウト設計方法 | |
Mattii et al. | Post place and route design-technology co-optimization for scaling at single-digit nodes with constant ground rules | |
US20110072404A1 (en) | Parallel Timing Analysis For Place-And-Route Operations | |
US20080022253A1 (en) | Generating a convergent circuit design from a functional description using entities having access to the functional description and to physical design information | |
US20230025288A1 (en) | System and method for generation of a report and debug of address transformations in electronic systems described with ip-xact standard | |
US20240242014A1 (en) | Methods and systems for designing integrated circuits | |
US20240256755A1 (en) | Method and system for verifying integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MK4A | Expiration of patent term of an invention patent |