TWI230001B - Method for integrating Ethernet network conversion system and RTL testing environment - Google Patents

Method for integrating Ethernet network conversion system and RTL testing environment Download PDF

Info

Publication number
TWI230001B
TWI230001B TW092134272A TW92134272A TWI230001B TW I230001 B TWI230001 B TW I230001B TW 092134272 A TW092134272 A TW 092134272A TW 92134272 A TW92134272 A TW 92134272A TW I230001 B TWI230001 B TW I230001B
Authority
TW
Taiwan
Prior art keywords
designer
test
ethernet
rtl
result
Prior art date
Application number
TW092134272A
Other languages
English (en)
Other versions
TW200520502A (en
Inventor
Jiun-Da Huang
Ming-Jang Su
Original Assignee
Admtek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Admtek Inc filed Critical Admtek Inc
Priority to TW092134272A priority Critical patent/TWI230001B/zh
Priority to US10/793,780 priority patent/US20050149310A1/en
Application granted granted Critical
Publication of TWI230001B publication Critical patent/TWI230001B/zh
Publication of TW200520502A publication Critical patent/TW200520502A/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Description

1230001
五、發明說明（1) 【發明所屬之技術領域】 本發明係有關一種整合乙太網路轉換系統及RTL測試 裱境的方法，尤指一種藉由一套轉換程式將系統驗證的方 法轉換成為RTL驗證來源（Source )，且具有自我比對的 功能，以達成快速及統一的驗證流程與資料庫者。 【先前技術】 按’在糸統單B曰片没计的流程中，系統驗證是一項十 分重要的工作，傳統的驗證方法雖然比較簡單，但對設計 工程師要求很高，而且驗證時間過長。因此，一般K設計 的業界常使用RTL時序分析工具，它能夠幫助丨c設計人員 在&成、佈局和佈線刚就開發出具有精確時序的r T l程式 碼，傳統上，靜態時序分析是在合成後進行的，並且/最 終佈局完成後還要再做一次。如果一個設計小組的RTL時 序不精確，那麼在閘級使用靜態時序分析工具一般都能發 現這種偏差。而設計人員必須在閘級解決這些問題，有日^ 還需要向後追蹤到RTL程式碼以便尋找問題所在，接著再 次執行合成才能獲得時序收斂，故對I c設計人員來說，仍 請參閱圖一所示，其係為習知系統設計者與丨c設計者 之溝通方法的方塊示意圖’在系統上的驗證與r T [運用方 面’由於系統設計者1 1與IC設計者1 6之間無良好的溝通管 道（方法），如該系統工程師11所設計之測試件1 2，以對 一場式可程式閘陣列/模擬器與系統板13做一測試；同、
1230001 五、發明說明（2) -- 時，該1C設計者1 6亦設計一測試件丨7以對一RTL設計環境 18做一測試，但該場式可程式閘陣列/模擬器與系統板^ 與該RTL設計環境18之間缺乏相互驗證之工作，無法證明 二者的結果為符合系統設計者丨〗當初的構想，因此造成1 所組裝置的電子產品於預定工作環境中將產生瑕疵，而造 成系統设汁者11與I c設計者1 6所配合設計產品失敗之情 事，且系統上所發生的問題，不易藉由系統回溯之反向工 程來推斷原先RTL線路問題，屆時不知必須將其罪咎推諉 給何人，因此本發明正可改進上述之缺失，達 問題及修正問題之目的者。 心 【發明内容】 基於解決以上所述習知技藝的缺失，本發明為一種整 合乙太網路轉換系統及RTL測試環境的方法，本發明之主 要目的為建立起系統設計者與1(：設計者之間的並X同溝通管 道的方法藉由一套轉換程式將系統驗證的方法轉換成為 RTL驗證來源（Source)，且具有自我比對的功能，、以&達為 成快速及統一的驗證流程與資料庫者，並使系統設計者與 1C設計者皆可達到共識，並可使其所設計電子產品降低盆 瑕疯者。 八 本I明之另一目的為將原本之圖形化的使用者界面 (Graphic User Interface，GUI )轉換成為六8(：11 字符 表，以達到系統設計者與1€設計者具有良好溝通之界面
第6頁 1230001 五、發明說明（3) 一 為進一步對本發明有更深入的說明，乃藉由以下圖 不、圖號說明及發明詳細說明，冀能對貴審查委員於審 查工作有所助益。 【實施方式】 兹配合下列之圖式說明本發明之詳細方法，以述明本 發明之技術手段及其方法流程，以利於貴審委做一瞭 解。 明參閱圖一所示。’係為本發明系統設計者與I〔設計 ，之溝通方法的方塊示意圖，其系統工程師2丨所設計之測 j件μ，以對一場式可程式閘陣列/模擬器與系統板23做 一測;同時，該IC設計者25亦設計一測試件26以對一 ^^9°又δ十/哀境28做一測試，但與習知技術不同處為於測試 ^ 之後’設計有一測試件轉換器與自動程式檢查器24， H試件轉換器與自動程式檢查器24可針對該測試件26與 件環境28 n簡易除錯27之動作’藉由該測試 :轉換器與自動程式檢查器24與簡易除錯27之鏈结，便可 Ϊίϊ工程師21可順利驗證㈣計者U所設計之產品是否 為其當初之構想者。 ，參閱圖三所示，係、為本發明之系統設計者與^設計 者之概略流程圖，其中一種整人 ^ ^ ^ ^ 禋1 口乙太網路轉換糸統及RTL· 同溝通：Si、1起系統設計者與1C設計者之間的並 轉：成i rV驗上，藉* 一套轉換程式將系統驗證的方法 轉換成娜驗吐來源（source)，且具有自我比對的功 1230001 五、發明說明（4) 能，以達成快速及統一的驗證流程與資料庫者，其係包括 有· (al )由原本之圖形化的使用者界面（Graphic User
Interface ’GUI)轉換成為 ASCII 字符表31 ; (b 1 )轉換系統設計者的測試案例到I C設計環境中，用以 執行及判別的程式碼，再經由一簡易程式來進行除 錯的工作，以初步剔除模擬程式上之錯誤32 ;以及 (c 1 )設計I C設計環境之程式碼，以產生丨c界面的所有信 號33。 " 請參閱圖四所示，其係為本發明之系統設計者與丨c設 計者之詳細流程圖，其係包括有下列之步驟··系統設計者 42獲得一規格書及一顧客資料庫41後，根據二者内容鍵入 測試項目421以成為一圖形化使用者界面（Graphic user
Interface，GUI )43，該圖形化使用者界面43之第一處理 路徑為轉換成為ASCII格式碼431，並將該ASCII格式碼送 交一測試器44做一檢測，以產生第一結果。 第二處理路徑為轉換ASCI !碼之檔案，並參照已被建 立乙太網路運作模式建立起測試程式432，而該測試程式 係包括有： 一、 建立乙太網路運作模式45 ; 二、 呼叫驗證模組451 ; 二、乙太網路開關驗證模組46。 , 經由上述三測試程式檢測後，輸出該乙太網路開關波 形461 ’再經由乙太網路開關設計編碼47，以產生第二結
1230001
將第一結果與第二結果與一預期值49做一比較結果 4 8若、、、°果勿a時，則该測試結果視為通過5 〇 ;若結果為 不吻合時’則該測試結果視為失敗5 i。因此該已獲通過的 測試，果即可由1C設計者將製成其預定之產品。 /藉由上述圖一至圖四之揭示，可瞭解本發明確可建立 起系統設計者與I c設計者之間的並同溝通管道的方法，藉 由一套轉換程式將系統驗證的方法轉換成為RTL驗證來源 (Source )’且具有自我比對的功能，以達成快速及統一 的驗證流程與資料庫者，並使系統設計者與丨c設計者皆可 達到共識，並可使其所設計電子產品降低其瑕疵者。 一 綜上所述’本發明之結構特徵及各實施例皆已詳細揭 不’而可充分顯示出本發明案在目的及功效上均深富實施 之進步性，極具產業之利用價值，且為目前市面上前所未 見之運用，依專利法之精神所述，本發明案完全符合發明 專利之要件。 唯以上所述者，僅為本發明之較佳實施例而已，當不 能以之限定本發明所實施之範圍，即大凡依本發明申請專 利範圍所作之均等變化與修飾，皆應仍屬於本發明專利涵 蓋之範圍内’謹請貴審查委員明鑑，並祈惠准，是所至 禱0
1230001
圖式簡單說明 【圖式簡單說明】 統設計者與I c設計者之溝通方法的方 圖一係為習知系 塊不意圖。 ’
圖二係為本發B 示咅圖。 月糸統設計者與I c設計者之溝通方法的
圖三係為本I 月之系統設計者與I c設計者之概略流程 圖四係為本IX e w 1 月之系統汉計者與I c設計者之詳細流程 圖號說明： 11、21〜系統設計者 1 2、2 2〜測試件 13、23〜場式可程式閘陣列/模擬器與系統板 1 6、2 5〜IC設計者 1 7、2 6〜測試件 1 8、2 8〜R T L·設計環境 24〜測試件轉換器與自動程式檢查器 2 7〜簡易除錯 31〜原本之圖形化的使用者界面（Graphic User Interface，GUI )轉換成為ASCI I字符表 32〜轉換系統設計者的測試案例到IC設計環境中，用以執 行及判別的程式碼，再經由一簡易程式來進行除錯的工 作，以初步剔除模擬程式上之錯誤
第10 I 1230001 圖式簡單說明 3 3〜設計I C設計環境之程式碼，以產生I C界面的所有信號 4 1〜規格書/顧客資料庫 4 2〜系統設計者 4 2 1〜鍵入測試項目 43〜圖形化使用者界面 431〜輸出ASCII格式碼 432〜轉換ASCI I碼檔案，並參照已被建立乙太網路運 作模式建立起測試程式 44〜測試器 45〜建立乙太網路運作模式 4 5 1〜呼叫驗證模組 4 6〜乙太網路開關驗證模組 4 6 1〜輸出乙太網路開關波形 4 7〜乙太網路開關設計碼 48〜比較結果 49〜預期結果 5 0〜通過 5 1〜失敗

Claims (1)

  1. T230001 六'申請專利範圍 1 · 一種整合乙太網路轉換系統及RTL測試環境的方法，其 係為一系統設計者界面與IC設計者之溝通流程，係包^括 ui )由原本之圖形化的使用者界面（Graphic User Interface，GUI )轉換成為ASCI I字符表； (b 1 )轉換糸統设計者的測試案例到i c設計環境中， 以執行及判別的程式碼；以及 (cl )設計1C設計環境之程式碼，以產生1(：界面的 信號。 ’ 2·如申請專利範圍第1項所述之整合乙太網路轉換系統 RTL測試環境的方法，其中該步驟（bl )中，該已轉 成為IC設計環境中之測試案例，將經由一簡易程式、 行除錯的工作，以初步剔除模擬程式上之錯誤。 3· —種整合乙太網路轉換系統及RTL測試環境的方法，盆 為一系統設計者界面與1(：設計者之溝通流程，/係’包括 (a2 )系統設計者獲得一規格書及一顧客資料庫 據二者内容鍵入測試項目以成為一圖形化使乂 界面（Graphic User lnterface ， Gu 者 (b2) A=化Λ用者/二之第一處理路徑為轉換成為 ASCII格式碼，並將該…以丨格式碼送交一 做一檢測，以產生第一結果； 、j忒态 (C2) 理路徑為轉換ASCH碼之檔案，並來昭已 被建立乙太網路運作模式建立起測試程式’，、、已 1230001 ___ 六、申請專利範圍 (d2 )經由上述測試程式檢測後，輸出該乙太網路開 關波形，再經由乙太網路開關設計編碼，以產生 第二結果；以及 (e 2 )將第一結果與第二結果與一預期值做一比較，若 結果吻合時，則該測試結果視為通過；若結果為 不吻合時，則該測試結果視為失敗。 4.如申請專利範圍第3項所述之整合乙太網路轉換系統及 RTL測試環境的方法，其中該步驟（c2 )之該測試程式 更係包含有下列之步驟： (1 )建立乙太網路運作模式； (2 )呼叫驗證模組；以及 (3 )乙太網路開關驗證模組。
    第13頁
TW092134272A 2003-12-05 2003-12-05 Method for integrating Ethernet network conversion system and RTL testing environment TWI230001B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW092134272A TWI230001B (en) 2003-12-05 2003-12-05 Method for integrating Ethernet network conversion system and RTL testing environment
US10/793,780 US20050149310A1 (en) 2003-12-05 2004-03-08 Method for integrating ethernet switch system and RTL design environment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092134272A TWI230001B (en) 2003-12-05 2003-12-05 Method for integrating Ethernet network conversion system and RTL testing environment

Publications (2)

Publication Number Publication Date
TWI230001B true TWI230001B (en) 2005-03-21
TW200520502A TW200520502A (en) 2005-06-16

Family

ID=34709531

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092134272A TWI230001B (en) 2003-12-05 2003-12-05 Method for integrating Ethernet network conversion system and RTL testing environment

Country Status (2)

Country Link
US (1) US20050149310A1 (zh)
TW (1) TWI230001B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8578309B2 (en) * 2012-01-31 2013-11-05 Taiwan Semiconductor Manufacturing Co., Ltd. Format conversion from value change dump (VCD) to universal verification methodology (UVM)
CN115933584B (zh) * 2022-10-27 2024-06-11 重庆赛力斯凤凰智创科技有限公司 一种车载控制器测试系统、方法、计算机设备和存储介质

Also Published As

Publication number Publication date
TW200520502A (en) 2005-06-16
US20050149310A1 (en) 2005-07-07

Similar Documents

Publication Publication Date Title
CN112417798B (zh) 一种时序测试方法、装置、电子设备及存储介质
CN102169846A (zh) 一种在集成电路晶圆测试过程中实现多维变量密码并行写入的方法
CN103995778B (zh) 一种基于事件和动作的脚本文件生成方法及其装置
US7222317B1 (en) Circuit comparison by information loss matching
CN105302685A (zh) 一种软硬件协同仿真测试方法和装置
US10970456B1 (en) Identifying root cause of layout versus schematic errors
JP2020537358A (ja) 部品極性検出方法、システム、コンピュータで読取可能な記憶媒体及びデバイス
TWI230001B (en) Method for integrating Ethernet network conversion system and RTL testing environment
CN108984945B (zh) 基于多核心联合仿真被验证设计的仿真验证平台
CN110440739A (zh) 汽车外覆盖件匹配关系的尺寸测量方法
CN105703964A (zh) 一种在线应用系统测试方法与设备
CN103605063B (zh) 测试多端口器件的端口错误值反馈系统和方法
CN103165405A (zh) 一种通过gpib接口实时生成多维变量密码方法
Guo et al. The IEEE EPS packaging benchmark suite
Kiran et al. Development of an Efficient and Reliable Verification Technique for Complex SoC Package
Koushik et al. Design of spi protocol with do-254 compliance for low power applications
CN103399816A (zh) 一种数据检查方法及装置
JP2011203962A (ja) 半導体集積回路の検証装置及び検証方法
TWI409659B (zh) Circuit design methods, circuit design systems and recording media
CN112784523A (zh) 提取cis像元阵列电路寄生电阻电容的方法和系统
US20030145293A1 (en) Analytical simulator and analytical simulation method and program
Cristofolini et al. The role of product feature relations in a knowledge based methodology to manage design modifications for product measurability
CN116562222B (zh) 一种门级波形文件生成方法及装置
CN103438921B (zh) 一种基于dsp的声压输出与采集通道校准方法
JP6146224B2 (ja) 判定方法、判定プログラム、および判定装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees