TWI225735B - Insertion sorter - Google Patents

Description

1225735

(2) 用傳統的冒泡分類法之系統通常會進行分類機的數次疊 代。需要提供一分類機，其具有最小數目的硬體元件，並 可提供很高的分類效率。 發明内容 本發明提供一種系統，其具有一分類機電路，可從一組 值中判定所選個數之最大值。該系統在TDΜA接收器中用 作一插入分類機，以識別通訊頻道回應的峰值，並判定非 峰值之和。然後所得的值以傳統的方式用於處理所接收的 通訊資料。 對一分類深度N而言，分類機電路係配置以儲存其以降 序分類的N個峰頻道回應值，其來自具有L個值的一組 值。其餘L-N個頻道回應值視為雜訊，並使用單一加法器 將之加總，以作為一整體的雜訊值儲存於單一暫存器中。 分類機電路包括N個串聯的分類機元件。各分類機元件均 具有一比較器及一暫存器。藉由將各值同時輸入至所有平 行的分類機元件，可依順序處理一組頻道回應值。以平行 輸入至各分類機元件的方式處理該組頻道回應，可使系統 的運作時間減至最小，從而使時脈周期的數目等於所處理 的頻道回應值的數目。 藉由將一預定的比例因子乘以非峰值的和，即可計算出 通訊信號的雜訊方差，其中該預定的比例因子適用於特定 類型的通訊系統。 熟悉技藝人士可根據以下的說明來暸解本發明的其它 目的及優點。 (3) 實施方式 下文將參考 係代表相似的明本發明，整份說明書中相似的數字 如圖2所示之、件。參考圖1可見，—分類機元件150包括 路200較佳二類機電路200的基本結構元件。該分類機電

值），但亦 U分類數組通訊信號頻道回應功率值(CR 用U分類任何一組隨機值。 圖1為一分類撤一 類機元件、'件150的組態’其可與下游的-類似分 開關i〇Gl、—暫/分類機元件150包括—多工器（MUX) 104i。 存器1011、一比較器及一 AND閘極 該分類機元件丨5 動輸出叫及來Γ: 比較器叫的致 元件15。具有入暫存器1011的偏移輸出叫。該分類機 秀—輪入，即AND閘極104i的致動 MUX 100丨的低欽认 輪入值130^。如圖2所示，藉由將下游 别入耦D至上游偏移輸出，可將分類機元件150連接 至類似電路的下游，使兩者都可由13〇i代表。 该分類機元件150亦具有與CR有關的值輸入，以輸入至 MUX 10〇i及比較器102!。當多個分類機元件15〇係串聯連 接以處理一組CR值時，各CR值係平行輸入至所有的分類 機元件，以進行處理。因為相同的CR值係在相同的周期 中由各分類機元件處理，故平行輸入CR值以進行處理， 會使各CR值的處理周期時間等於一分類機元件的處理周 期時間。 該CR值輸入為比較器1〇2{的「A」輸入。比較器亦具有 (4) 1225735

輸入13〇i，以接收暫存 A」輸入大於「b」輸入 i為「高」值，否則其為「低

一 「B 值大於暫存器目前的值，即 則比較器1 0 2 i的致動輸出1 2 〇 值0 器l〇li目前的值。若該CR y MUX 1〇〇丨可藉由一 Μυχ輸出125丨耦合至暫存器“η，以 藉由偏移輸入UOid輸出來自CR輸入的CR值或上游暫存 抑的值AND閘極10^係藉由一 AND閘極輸出121丨耦合至 MUX 100i。當致動輸入12〇1及12〇1“都高時，and閑極心 的輸出12：^亦高.，否則輸出12li便低。當輸出i2ii高時， MUX 1〇〇i會將值輸出13〇i-i導引至暫存器i〇ii，當輸出 12 11低時，]^1^1〇〇1會藉由％1;又輸出1251將（：；11輸入導引 至暫存器l〇〇i。 暫存器10 li可在各周期接收一時脈脈衝，若比較器輸出 12〇1高時，該脈衝可藉由載入Μυχ 1〇〇的輸出12、使暫存 器改變其值。否則暫存器值將保持不變。 在分類機70件1 50以一系列類似元件連接處，當比較器 輸出12〇i高時，所有下游比較器的輸出都高。這將導致所 有下游分類機元件中各AND閘極1〇4ι的輸入都高，使各種 凊况都會將暫存器10〇i的值傳送至下一下游元件的暫存 器。因此，從第一暫存器開始（其值低於處理中的cr值）， 暫存器值向下偏移，同時保持所處理值的自動分類。 如圖2所不，任何所需數目N個之分類機元件1 5 0 i…丨5 〇n 可串聯連接，以配置一分類機電路2 〇 〇。因為第一分類機 電路15(^的唯一輸入為CR值輸入，故第一分類機元件μ、 1225735

Ο) 可稍作修改，以省去MUX及AND閘極。 ’ 分類機電路200中最後的分類機元件15〇n具有其比較器 之致動輸出1 20N，以及暫存器之值輸出j 3 〇尺，其耦合至 MUX 110。MUX 110具有一 CR值輸入，且在各周期將該 CR值輸出至加法器/累加器i 〇5，除非比較器致動輸出 120n較高。對一較高的致動輸出12〇n而言，暫存器1〇1n 的輸出13 0N可藉由MUX 110傳送至加法器/累加器1〇5。加 法益/累加為1 05可將MUX 11〇的值輸入加至所儲存的一 籲 值上。將所得 < 和輸出至一暫存器丨〇6，作為一雜訊值， 並將該和回送至加法器，以作為其所儲存的值，供下一周 期使用。

在運异中，分類機電路200接收在各循環均接收一新的 CR值。時脈脈衝發送至分類機元件15〇i_i5〇n中所有的暫 存态後，該CR值將儲存於其中一個暫存器，或藉由Μυχ 110傳送至加法器105。暫存器15〇i_15〇n的其中之一儲存 該CR值處，所有的下游比較器輸出都較高，使分類機元 件150N中暫存器的值將藉由Μυχ 11〇傳送至加法器/累加 器105以加總。因此，對任意數目L個隨機值的處理結束 時，N個最高的值將以降序儲存於暫存器，未 如此儲存的所有值將已藉由加法器/累加器1〇5加總。該組 隨機值為包括N個信號值的CR值時，該n個信號值將包含 於暫存器15〇1-15〇Nt，其餘值將已進行加總，以代表暫 存器106中的一雜訊值。 雖然分類機電路200尤其適用 於對CR值進行分類，但其 -10- 1225735 ⑺ 發咖簡買 分類。 頻道回應的估測值，該等頻道 而其餘Μ個頻道回應的值係小 因此可視為頻道上的雜訊。因 代表雜訊的頻道回應之數目Μ CR值的預定數目N可代表 回應包括實際的通訊信號， 於該N個峰值中的每一個， 此，如圖3A所示之範例， 為：M = Lm-N = 57_3 = 54。

應明白，頻道回應的數目L m不疋為57，且信號元件的 數目N亦可變化。_系統中的某些值通常〜η、 32、64、57及114’而信號元件值通常為nl10。在 以下的說明中，為簡化起見 見將說明N==3的分類機元件配 置。圖4為一插入分類機電路3〇〇’其具有三個暫存器 lOOi、1 002、1〇〇3，分別包括分類機元件值、P2及。 在時間處，初始化各分類機元件，使暫存器1〇11、 及10::包括值〇。此點在如圖3B所示之暫存器表的時間㈣2 處可侍到反映。如圖3A所示，假定57個頻道回應的一序 列將使用各時脈脈衝載入至插入分類機電路3中，且一 次載入一個值 在時間t=i時，第一頻道回應值CR=1〇位於比較器1〇心、 1〇22及1〇23的A侧、暫存器1〇1ι的輸入，以及多工器 及1〇〇3的低（〇)輪入。同時，各比較器102ι、1〇22、1〇23 會汗估表達式10>0，並產生致動信號12〇1、12〇2及12〜的 同輸出。暫存器1〇11接收高致動信號12〇1，並載入來自其 輸入的值「10」。MUX 10〇2接收來自AND閘極1 042的高致 動輸入1212，而暫存器1012則使用其高致動輪入12〜載入 1225735

(8) 來自101的值「〇」。 相似地，因為MUX 10〇3及暫存器1013都具有較高的致 動信號1213，故來自暫存器1012的值r 〇」可傳送通過MUX 1〇〇3’並後續地載入暫存器1〇13中。暫存器1〇13的初始内 谷值P3 = 0係通過MUX 110，傳送至加法器1〇5之輸入，並 存至暫存器106中’以作為多儲存的第一 n〇isE值。因此， 如圖3B所示之時間t=l處，該第一時脈脈衝可產生暫存器

值 Pl = 10、P2 = 0、P3 = 0及 NOISE-0。

在t = 2處的下一周期中，會將頻道回應值CR = 3在多工器 1〇〇2、1〇〇3及110的低（〇)輸入及比較器1〇21，1〇22及1〇23之 「A」輸入處，載入至分類機電路3〇〇中各分類機元件。 頻道回應值CR = 3係出現於暫存器1〇11處，但因為條科 (A<B)在比較益ι〇2^，結果致動信號ΐ2〇ι較低，故暫存 器ιοί並不載入該值。因為致動信號12ΐ2ιΜυχ 1〇〇2處 較低，而致動信號在暫存器1012處則較高，故暫存器ι〇ι 將載入來自MUXl〇〇2下侧的值「3」。因為致動信號12〇 及12ls都較高，故暫存器1〇12先前所儲存的值”一係傳送 通過MUX 1 003，並載入暫存器1〇l3。Μυχ 11〇接收來自 暫存器1013的值「0」，然後將其載入至加法器1〇5的輸入 A」，亚與刖一時脈脈衝卜〇所儲存的和相加。 暫存器106處新的總值N〇ISE即變為n〇ise = a + b = d因此，如圖3B所示之^處，第：時脈脈衝之後 的分類機元件值為Pl = 10、P2y、P3 = (^n〇ise = 〇。 上述程序會在每個連續的時脈脈衝重複。第三時脈脈衝 -13 - 1225735

(9) (t = 3)發生後，第三頻道回應CR = 9係保存於第二暫存器 1〇12，而第二頻道回應值Cr = 3則轉移至第三暫存器1〇“ 中。因為有N個代表頻道信號的暫存器，故頻道回應 CR = N+1時，插入分類機電路3〇〇才產生一雜訊值。因此， 四個k脈脈衝後（t = 4 )，插入分類機電路3 〇 〇可在開頭的四 個頻道回應CR值中識別最低的值作為noise，其在此項 fe例中為第四個頻道回應CR = 2。在第5個時脈脈衝處 (t = 5)，會將頻道回應值CR==12載入第一暫存器1〇1丨，並將 第四時脈脈衝所〜產生的先前峰值Ρι替換為Ρι = 1〇。暫存器 10 12接收來自MUX 1 002的值「10」，並藉由MUX 1 003將暫 存器ίο。的先前内容儲存於暫存器10l3〇來自暫存器10l3 的值「3」係發送通過MUX 1 10，並發送至加法器1〇5埠 「A」’將其與值N〇ISE = 2相加，使暫存器ι〇6的總雜訊值 為 NOISE = 5 〇 重複此種程序，直到所有57個CR都藉由插入分類機電 路3〇〇分類為止。最後，暫存器1011將包含峰頻道回應值

Pimax ’暫存器10l2將包含P2max，而暫存器1〇l3將包含 P3max ’ 其中 p1max SP2MAX ^Ρ3ΜΑΧ。57個時脈脈衝後， 暫存器106將包含總的雜訊值NOISE，其為M = 54個雜訊值 之和〇 圖為利用插入分類機電路200之演算法。輸入信號CR代 表圖6之電路4〇〇所產生的實及虛頻道回應分接頭之平方 和。插入分類機電路200具有方塊510、515及525之功能。 藉由分類機元件比較器lOZi…102N所執行的比較，以 1225735 ⑽ 及分類機元件暫存器101l…10lN的儲存及偏移，即可在方 塊5 10中完成N個最高有效頻道回應元件之選擇及分類。 分類機元件比較器102ι··.102ν及暫存器1〇1ι 1〇1^^可 執行方塊515功能，以藉由發送最不重要的值，但並將最 =有效值儲存於暫存器101l…10。中，而選擇“個最低有 政頻道回應兀件。方塊525的加總功能係藉由加法器工㈦ 執行’並將所得之和儲存於暫存器1〇6中。完成該系列π 值的處理（圖2中未顯示），以形成值ρ〇(其代表頻道功率估 7值）後，藉由分接頭暫存器101ι.·.1〇1ν，並對該等暫存 為中所儲存的分類值加總，即可實施方塊52〇。用一預定 的比例因子Cs(其與特定系統的路徑數目及頻道長度呈函 數關係）乘以值Ps(即暫存器中所儲存的雜訊值之和 N〇lSE)，即可產生雜訊方差σ2。 、雖然已詳細參考某些特定具體實施例對本發明進行部 分說明，但此種詳細說明係視為解說性的，而不視為限制 性的。熟悉技藝人士應明白’可對本發明的結構及運作模 式作許多的變化，而不致脫離本發明原理所揭示的本發明 之精神及範疇。 _式簡單說明 圖1為一插入分類機電路之單一分類機元件的方塊圖。 圖2為具有多個串聯分類機元件的一插入分類機電路之 方塊圖。 圖3 Α為具有57個頻道回應分接頭的典型TDMA中導碼。 圖3 B為數個時脈脈衝之插入分類機暫存器内容表。 -15· 1225735

⑼ 圖4為具有三個分類機元件之插入分類機電路的方塊 圖。 圖5之演算法係使用插入分類機，以判定一通訊信號之 雜訊方差。 圖6為頻道回應平方累加器之方塊圖，其來自圖2及4中 插入分類機電路的輸入。 〈圖式代表符號說明〉 1〇〇2·. .100N 多工器開關 10〇i 多工器開關 101 卜· • 1 0 1 n 暫存器 101i 暫存器 102!.. .102n 比較器 102i 比較器 1〇42·· .1 0 4 N AND閘極 104i AND閘極 105 加法器/累加 器 106 暫存器 110 多工器 120卜 .1 2 0 n 致動輸出 12〇i 致動輸出 120,.! 致動輸入 1212.· .1 2 1 n AND閘極輸出 121i AND閘極輸 出 1 252·. .125n MUX輸出

-16- 1225735 (12) 125ι MUX輸出 130 卜·. 130n 值輸出 13〇i 偏移輸出 13〇ι.ι 偏移輸入 1 5 0 2.e. 150n 分類機元件 200 分類機電路 201 乘法器 202 乘法器 203 - 加法器 300 插入分類機電路 400 電路 P l …Pn 值 PSA 暫存器 Rcrii ' RCRI2 暫存器 Rcrri ' RCRR2 暫存器

Claims (1)

1225735 拾、申請專利範圍 1. 一種具有一插入分類機電路且可在一組隨機值中判定 預定數目N個之最高有效值之系統，該系統包括： 複數個N串聯連接的分類機元件SEi，其中i可為1至N 的各整數，該等分類機元件可依順序處理該組值； 各分類機元件SEi可依順序接收平行的隨機值，且包 括 · 一暫存器Ri，其可儲存一最高有效值；以及 一二元件比較器C i，其可將R i所儲存的值與該組隨 機值所接收的一值比較；以及 對於i>l，各分類機元件SEi還包括： 一多工器Mi，其可在所接收的值與暫存器所儲存的 一值之間選擇，並當所接收的值大於Ri所儲存的值時， 將所選擇的值載入該暫存器Ri ; 分類機元件S E i係配置成用以當所接收的值大於暫存 器R!所儲存的值時，將所接收的值載入暫存器;以及 該等分類機元件SE!至S En係串聯連接，使得對於各 i>l，當該比較器Cbi判定所接收的值大於Rw所儲存的 值時，該多工器Mi之暫存器所儲存的值會從暫存器Rw 輸出，從而依順序處理該系列隨機值後，暫存器Ri至Rn 可以降冪儲存N個最高有效值。 2。 如申請專利範圍第1項之系統，其係進一步包括： 一加法器，其可對該隨機值系列中的值加總，在依順 序處理該隨機值系列後，該值並不作為最高有效值儲 存；以及 一暫存器Ri，其可儲在 存—最高有效值；以及 一二兀件比較器（：丨，其 機值之所接收的一值比較·、將Ri所儲存的值與該組隨 干又，以及 鮮於i>l，各分類機元件 τ 遏包括·· 〜多工器Mi，其可在所接 值之間選擇，並在所接收的值與暫存器所儲存的-所選擇的值載人暫存nRi;大於Rl所儲存的值時，將 分類機元件s E i係配置成用 儲存的值時，·將所接收的 ：所接收的值大於1所 該等分類機元件SEl至SEr伟·7；子器^以及 〜當該比較器判定所:收串聯連接’使得對於各 值時’該多工器吣之暫存器：值大於所儲存的 接收，從而依順序處理該系 时RiM 合以政望μ + ^機值後’暫存器h至R 曰以降冪儲存N個最高有效值；以及 ！至Rn 一加法器電路，其可對該隨機 值孫+ > 成值糸列中的值加總，爷 值係在依順序處理該隨機值系 a μ . 』後不作為攻*有效佶 儲存，並在該比較器c判定 值 ^ ^ 7接收的一值係大於R邮 儲存的值時，該加法器電路亦 、N 刀了使用該等分類機元件 順序接收平行的隨機值，並 求自該暫存器所暫存 的值，該加法器電路包括： 一暫存器R s，其可儲存不作為最高有效值儲存的隨機 值之和；以及 一加法器，其可對該暫存器Rs中所儲存的值，與所接 收的隨機值及該暫存器rn所暫存的值中的較小者加 1225735 讀專麵_ 系列中所有的隨機值後，會以降幕儲 值。 8·如申請專利範圍第7項之方法，其係進-提供一加法器電路，其包括使用零值 存器Rs’且其亦使用該等分類機元件依^ 行的隨機值； 對於所接收的各隨機值而言，該加& 將該暫存器Rs中所儲存的值，與所 Rn所儲存的值中的較小者加總；以及 將已加總的值儲存於暫存器中， 該隨機值系列完成後，該類隨機值中不 儲存的值之和，會儲存與暫存器R中。 9·如申請專利範圍第8項之方法，其中該等 至SEN與該加法器電路係平行運作，以 處理一隨機值，使分類及加總所需的周 分類的系列隨機值中值的數目，從而該 脈速度可獨立於分類機元件之數目N。 10·—種可處理所接收的通訊資料之方法， 係代表一通訊信號的中導碼分接頭順序 列中N個最高有效值係代表該通訊信號 值’並可處理該組隨機值中除N個最高_ 餘隨機值之和，該和係代表該通訊信號 該通訊k该:之N個頻道回應值及雜訊的$ 使用一加法器電路及一系列分類機元 存N個最高有效 一步包括： 以初始化的一暫 順序接收該等平 器電路： 接收的隨機值及 從而依順序處理 作為最高有效值 ^分類機元件SEi 在各處理周期中 期數目等於進行 分類機電路的時 其中一組隨機值 值，該隨機值系 的N個頻道回應 有效值之外的其 的雜訊，可判定 广法包括·° 件SEi依順序處 ^94 -5-

以 5735 理該系列隨機值，該加法器電路一 使用一愛枯、 ％妤时rs，其係 令值仞始化，對於丨至N的各整數i 機元件SE.1古& I分类員 哭 1 /、有使用零值初始化的一暫存器I及一比較 盗C i ; 又 等平：t P::機元件SEl及該加法器電路依順序接收該 寻十仃的隨機值； 人 對=接收的各隨機值而言，該第一分類機元件SE ·· I車又Rl所儲存的值及所接收的值；以及 1 當所接收妁值係大於R1中現 選擇的值料^暫存心巾；料的料，將所 士於所接收的各隨機值而言，i>l時，久 SEi : ^ ’各分類機元件 比較Ri所儲存的值及所接收的值；以及 當，隨機值大於Ri現在所儲存的值時，將 :子至忒暫存器Ri中，該新的值係隨機值 a、 機元件SE.刹—μ # 思機值，除了當分類 判疋所接收的值大於 此種情況下，耕在w p 士 斤儲存的值之外， 的值，從… 存之新的值係暫存器^ 的值攸而處理該組隨機值中所有的 -1 暫存器中…N的儲存_最高有效：後，會以降幕在 =收的各隨機值…該加:器： 2暫存nRs巾所儲存的值，與所 心所儲存的值巾的較小者m及 及 2總後的值料於暫存^從而依順 機值系列完成後，該隨機值系列中不作為最高有效 -6 -

1225735 值儲存的其餘值之和，會儲存於暫存器Rs中。 11. 如申請專利範圍第1 0項之方法，其中該等分類機元件 S E!至S En與該加法器電路係平行運作，以在各處理周期 中處理一隨機值，使分類及加總所需的周期數目等於進 行分類的系列隨機值中值的數目，從而該分類機電路的 時脈速度可不受分類機元件之數目Ν的影響。 12. —種可對一組隨機值進行分類且該組隨機值係代表一 通訊信號的中導碼分接頭順序值之分類器電路，該分類 機電路包括一系列分類機元件，各元件均包括： 一暫存器； 一輸入，其可接收一隨機值，以與其他元件平行處 理；以及 一暫存器輸出； 該等元件係串聯連接，使得當一暫存器所接收的一值 大於其已儲存的值時，該暫存器會儲存該較大的值，且 該暫存器及各下游暫存器會將其值發送至下一連續的 下游暫存器。