TWI225621B - Sensing an object with a plurality of conductors - Google Patents

Description

Ϊ225621 五、發明貌明⑴ <發明之背景〉 本發明係關於以多數 關於檢知人體手指或筆尖 觸控塑1乃用於電腦、 使用者（人們）得以用手 §fl °於電腦系統中，觸控 才冓’並廣為使用於膝上型 =使用者輪入文字資訊至 書寫該資訊。有些裝置無 體（手指或筆尖）湊近該 裝置稱為"觸控"墊。 第1圖顯示一例配有 具有大量導電體12 οχ 此平仃，而導電體12〇 12〇Χ。人體手指13 些或全部導電體12〇 ( 態。例如，手指1 3 〇之 的導電體之電纟。檢知處 狀態並確定手指1 3 0於 路1 4 〇旋即進行一適切 動游標、啟動微波爐，以 導電體1 2 〇並非 式，：：可以排列成放射 2圖顯示一檢知處 導電體檢知物體。有些實施例係 之觸控塾。 微波爐以及其他裝置。觸控墊讓 才曰或筆尖觸壓該觸控塾而輸入資 墊提供了一種異於滑鼠之精簡結 及筆記型電腦中。有些系統描述 電腦之方法，即係在一觸控墊上 萬使用者接觸該塾，使用者將物 塾即可動作。本文在此仍將此類 觸控墊1、1 2 〇 Υ彼此平 0接觸該 亦即1 2 存在或者 理電路1 觸控墊上 之動作， 及堵如此 須排列成 狀或其他 理電路1 1 0之系 Υ。導電 行且橫向 觸控墊後 0 X、1 壓力會改 4 0會檢 之位置甚 諸如在電 類等。 兩組平行 一些樣式 4 0 ，該 統。該 體1 2 垂直於 ’遂會2 〇 γ 變手指 知出導 至於壓 腦顯示

觸控墊 〇 X彼 導電體 改變一 )之狀 所經過 電體之 力。電 幕上移 體形 可見美

第4頁 1225621 五、發明說明（2) 國專利第4, 736, 1 9 1號（丄9 8 8年4月5日公告，授 Matzke等）。其中諸導電體i 2 〇，即顯示為X'、^ 2 ，…，XN者，經由適切之電阻而連接於多工器2 之各輸士端。多工器2丄〇每次選擇一個導電體，，且 選定之導電體連接於一線路2丄4。處理電路2 2 〇旋艮 產生一訊號，表示線路2 1 4上之電容量，進而矣_ =二 定導電體之電容量。該訊號之產生過程如下進：匕= 先對地放電，而後連接於微處理器2 3 〇所提供之一古 壓。電路2 2 0再產生一脈衝，表示線路2 1 ^ Η 升至某預定值之時間段。微處理器2 3 0測=;= 度並儲存之’作為對所選定導電體電容量之表徵。姐二 處理後，該微處理器使多工器2 1 〇選擇下一導電^ 重覆以上之步驟，至所有導電體全部檢知完畢。 、 諸導電體遂被依次處理，如第3圖之時序圖所示。i 中TX1為處理導電體χΐ2時間，τχ2為 導雷^ X 2之時間，以此類推。 V軍體 第4圖顯示一種同時處理諸導電體之系統。各導 1 2 0乃連接於一相應之充電積分器。各充電積分器4 0產生一電壓，分別表示各導電體之電容量，並分^ :壓J供予電路42〇。電路42 〇執行取樣以及據波： 月Ύ電路420之輸出端連接於AD轉換器43〇。具體來 見美國專利第5,914，465號（1 9 9 9年6月22日八公> 告，授予Allen等）。 “ 如第5圖之時序圖所示，全部導電體之感應乃係以並 1225621 五、發明說明（3) 列掃描之方式處理。 〈發明概述〉 本卽總結本發明之—些特^^ 中加以敘述。 第4圖所示之並列處理系統需 組電路（諸如積分器4 1 〇)與^ 時，此設計將浪費較多電路。且若 製程製造模組電路，可能需要精確 整製程，此舉對於量產而言，實為 另一方面，若以序列處理所 速度顯然較慢。 於本發明一些實施例中，多數 此相對偏移之重疊時段内進行。其 導電體X 1之處理時間T X 1重^ 間TX2 ’惟時間τχ2起始遲二 Τ X 2，惟起始遲於τ χ 2，以此 於第7圖中，導電體χ (同第4圖者）。導電 g 間” 丁 X 3 、丁 X 4”舌田 Λ 4 重豎於” τ χ - 於，，丁 χι、τχ?" ^ ^ Α - ^ Π VI ^ ^ 於其他實施 體同日守加以處理，但對 小 時間重疊且彼此相對偏移。夕 > 個 於本發明一 4b訾# -只施例中，虛 處理得快於序列掃插之系統。對手 第6頁 其他特徵於隨後之各.節 要大量電路設計。若模 位電路結合於同一晶片 以標準數位電路之標準 設計之模組電路或者修 棘手而效率不彰。 導電體之感應，則處理 導電體之處理乃係於彼 實施例示於第6圖中。 於處理導電體X 2之時 TX1°TX3重疊於 類推。 2乃係同時予以處理 4亦同時予以處理。時 L、Τ X 2 π，惟起始遲 例中，對兩個以上導電 導電體，使彼等之處理 時間之重豐可讓導電體 指或筆尖運動之響影時 1225621 五、發明說明（4) 間得以提升 類型之處理 是’所需模 之修整要求 得以降低。 時間之函數 一充電階段 η ’導電體 電荷注入該 (未顯示） η、S Ν 持 2、X 3 三 為相對於前 1在時間上 類推。更普 2在時間上 導電體處於 用於每一' JI皆 路僅需要一 D η )之驅 導電體在充 ~ 些 導電體處於 其餘導電體 者有較多時 需電路少於 ’降低了模 之同步處理 實施例，顯 之處理過程 一檢知階段 繼之於充電 後於檢知階 上電荷取樣 間段。第9 時間關係。 遲一個階段 與C 2及S ’各階段S 一階段之時 階段（放電 為不同導電 對於充電及 降低，因為 一個導電體 在每—階段 ’一個導電 段。同時， 處理及其他 路。特別 計以及製種 源驅動條件 η之電壓為 階段D η、 電階段D 將預定量之 一取樣電路 D η、C 體 X 1、X 體之處理， 故D 2與c 重合’以此 1、D η + 至多有一個 檢知），故 如，取樣電 階段C η及 至多有一個 内’係一個 階段C，而 電體（處於 ’並且/或 。同時，所 組電路較少 。此外，較 第8圖示一 。該導電體 C η、以及 對地放電。 導電體。隨 對該導電體 續相等之時 階段之相對 一導電體延 重合，D 3 遍的規律是 重合。於每 任一給定之 段之電路可 個。此外， 動電流得以 電，至多有 實施例中， 檢知階段S 處於放電階 間留給數位 同步處理電 組電路之設 系統，使電 示導電體X 包括一放電 S η。於放 階段C η， 段S η，以 。該等階段 圖顯示導電 對任一導電 之時間段， 1在時間上 η、C η + 間段ΊΓ中， '充電或者 體共旱。例 放電電路（ 於任一時刻 在放電。 之時間段丁 體處於充電 被接地之導

1225621 五、發明說明（5) 放電階段之導電體 )可降低注 於一些實施例中，在每一 導電體處於檢知階 導電體處於放電階 時間段丁内，可有 數目之導電體處於 放電階段。此時可 本發明並非侷 在不同導電體間共 非侷限於電流驅動 11、S η不必持續 導電體，不同的階 間出現。例如，對 進行。各階段可不 係經由電容耦合於 多見美國專利第4， 2曰，授予Evans 其他實施例及其衍 專利範圍所界定的 <實施例之詳述〉 第1 0圖顯示 系統。電容器1 〇 X n之電容。該等 電體之總電容，即 段，多個導 段。更為一 任意數目之 充電階段， 配備多份檢 限於上述之 享放電、充 要求較低之 相等之時間 段可在時間 任一導電體 同於第8圖 驅動（充電 7 3 3，2 2 2 號 )，該專利 生形式，均 本發明範圍 入相鄰導電體之雜訊量。 階段之時間段T内，係一個 電體處於充電階段，且多個 般的情形是，在同一階段之 導電體處於檢知階段，任今 並且任意數目之導電體處ς 知、充電以及放電電路。、 實施例。且本發明非侷限於 電或檢知電路之實施例，亦 實施例。各階段D η、c 段。同樣，對於任一給定之 上重疊，甚至可以在同一時 之充電及檢知可在同一時間 者。本發明可應用於導電體 )及檢知線路之系統。具體 (公告於19 8 8年3月2 本文予以收錄為參考文獻。 在下文所述且為附錄之申請 内0 一例實施第8及第9圖R士产 1〇分別設計於序方案之觸控 電容器並非真正、 由-電容器1 〇丄|所：路中。任- V 厅表示者，包括一

第8頁 Μ 馨 五、發明說明（6)

基本電容（諸如與導電體在觸控墊基板一 一其可為一印I 電路板--上的位置相關之電容）以及緣於手指^筆/ ^ 類相近之導電物體而產生之電容。 太之 該等導電體可排列成如第i圖中所示，或者以任 =適切之樣式呈現。例如，可為放射形排列， 國 方式分布。 ^以任何適切之 該等Ν個導電體連接於 端。於每一階段之時間段丁二=态1 0 2 0之輸入 〇選擇三個導電體Χη、χ笫9圖）内，多工器102 電、充電以及檢知階段。Μ Π + 1、_ χ η + 2使處於放 動檢知電路1 〇 3 〇 · 1、 X之輪出端分別連接於各驅 充 之輸入端。此些電路逐項對1 〇 3 0 · 2、1 〇 3 0 電以及檢知作業。 斤選定之導電體進行放電 電 5^ 1 Π ^ π

f 〇之輪入端。多工：f ::別連接於3 ·· 1多工器1 C 時該電路處於檢知階段。夕2選定—電路1 〇 3 0，丑 H 5 ◦。該取樣電路之輪出端連接於一取樣售 ,, 6 〇之輸入端。該A 0之輪出端連接於AD轉掮 ίϊϊ —數位處理電路1 〇 2換器1 0 6 0之輸出端則 2他類型處理。a d二$，後者可進行渡波、校正 者示而已。本發明絕非：1 0 6 〇以及電路1 0 7 ”刖後程序，抑或以數位=限於任何數位處理功能或 路實施之任何功能。例如， 1225621 五、發明說明（7) 濾波可於A / D轉換前進行，或者可以省略。

於第1 0圖所示之實施例中，電路1 020、103 0、1 040、10 5 0、1060受控於一劃時多工 (TDM)控制電路1 080。數位處理電路1 070受 控於一計時控制電路1 09 0。電路1 0 9 0對電路1 0 8 0提供一起始訊號，以啟動對導電體之處理。電路1 0 8 0於接近每次檢知階段結束前，對電路1 0 9 0發出一 π備妥π訊號R d y，表示對某一導電體之取樣資料已可用 於數位處理。此一控制方案僅為提供例示，而非意在限 制。 電路 1030·1、1030·2、1030·3 三

者結構相同。第1 1圖顯示此種電路。T D Μ多工器1 0 20中開關1 1 10於閉合時，在導電體Χη與電路10 3 0之某一輸入終端I Ν (終端1 1 1 4 )之間建立起一 導電通道。3 ·· 1 M U X 1 0 4 0中開關1 1 2 0，在電 路1 0 3 0之輸出終端OUT與S/Η電路1 〇 5 0之輸 入端之間建立起一導電通道。S / Η電路1 〇 5 0在此顯 示成一傳統電路，其基本上包括：（i) 一閘道器11 2 2，連接於多工器1 040之輸出端與S/H1 0 50之 輸出端之間；以及（i i) 一電容器1 1 2 6 ，連接於終端1 1 2 4與地線之間。終端1 1 2 4連接於A / D轉換器1 0 6 0之輸入端。亦可以為其他類型之S/Η電路。 電路1 0 3 0之終端I N經由開關1 1 4 0經連接電 流源1 1 3 0 ，經由開關1 1 5 0接地，並經由開關1 1

第ίο頁 五、發明說明（S) 6 0連接於終蠕〇υ τ。 立起一導電通道。該 各開關閉合時，即於其兩端間建 者其他任何樣式，習知:闕可實施成電晶體、通道閘、或 閘道器1 1 2 2受控於或有待發明者均可。該等開關及 於放電階段D ^ | D Μ控制電路丄〇 8 〇。 關1 1 4 0 、1 6 〇門8圖），開關1 1 5 〇閉合而開 電階段C η，開關丄丄^啟。導電體X ^對地放電。於充 0開啟一段預定之時間。〇閉合而開關1工5 0、1 1 β 流，對導電體X n、、t 7 °電流源1 1 3 0放出預定量之電 遂升高至電壓s之電荷Q。該導電體之電壓 檢知階段S η，開關i ’式中c為該導電體之電容。於 5 0開啟。電荷q成 6 0閉合而開關1 1 4 0、1 1 束時，開關1 1 2 η二I輪出端〇u τ共享。檢知階段結 1050之輸入端。 而使有些電荷通往S /Η電路 開關1 1 1 0在所右一/ 終閉合。 有—個階段D η、C η、S Π中始 終端I Ν可直接連接於多工器 開關1 1 6 〇可省略 1 0 4 0。 其他時序細節乃顯示於第 業，始於響應時間控制電路工 脈衝。於標有X ；[、X 2、X 示相應導電體為T D Μ多工哭 先，僅係導電體X 1被選定Γ 2被選定，並在取消選定X 1 1 2圖中。導電體掃描作 〇 9 〇所提供之"起始”訊號 3之波形圖中，任一脈衝表 1 〇 2 〇所選定之時間。起 嗣後在取消還定X 1前使χ 及χ2前使X 3被選定。

第11頁 1225621 五、發明說明（9) 於標有’’ 1 D、2 C、3 Sπ之波形圖中，有一脈衝表 示電路1 030 · 1處於放電階段，電路1 030 · 2處 於充電階段，而電路1 〇 3 〇 · 3處於檢知階段之時間。 nlD、2C、33”波形圖中，另一脈衝表示電路ι〇3 〇 · 1處於充電階段，電路1 〇 3 〇 · 2處於檢知階段， 而電路1 0 3 0 · 3處於放電階段之時間。” 1 〇、2 C、3S"波形圖中，再一脈衝表示電路1()3〇 ·丄處 =^知階段，電路1 0 3 〇 · 2處於放電階段，而電路1 處於充電階段之時間。於-些實施例中，各階 丰又之持續時間約為2 · 5 ~ 9 η η 、 適當時間。 亦可以為其他 各檢知階段結束時，由τ 訊號Rdy，表示AD“3n:i〇8〇發出 =位資料，資料可儲；在有 3己錄器（未顯示”，並且路1070内中央處理 以處理。 /或者可以任何適切之方式加 备取後一個導電體正 :匕“夺間控制電路109 =時F，T_控制電q =由發出、始"訊號而= :Fra，^ 發出，· 4 。例如，對所有導電_ > γ > 序為例示性 ^起始，，^(缺r ” &丄 电體之知描可進行容a 方式進行：（1由運行狀態"）。欠而不 丁，或者以其他任何順 ° 4知描可以輪回 電路Γ :圖顯示一種用於實施ϊΐ;㈣

第12頁 •圖中開關1ΐ4〇、·| , 1圖電路iOiBo之 5 0、1 1 “為通道 1225621

五、發明說明（10) 閘。任一通道 者分別為一 N 閘為一對並聯於該開關兩 Μ〇S電 呈電流反0、1 3 0之源極 彼此相連 3 1 〇之 3 2 0之 電晶體1 4圖）之4 0 4降 而非以之3 3 0之3 4 0之4 0 4包 0、1 4 0、1 4 此相連， 0之〉及極 之閘極連 。電晶體 。第1 4 4 2 0之 0之汲極 晶體及一 Ρ Μ〇 射鏡形態之諸ρ3 Ο、1 3 4 0 連接於一正電壓 ，且連接於電晶 汲極連接於電晶 閘極連接於其汲 3 2 0之汲極則 輸出終端1 3 5 低一恆定之電流 為限。 沒極連接於電晶 没極則連接於開 括呈電流反射鏡2 〇、1 4 3 〇 3 0之源極連接 且連接於電晶體 連接於電晶體丄 接於其〉及極1 4 1 4 4 0之源極 圖之電路實為例 汲極節點1 4 5 。電晶體1 4 6 端之電晶體，且兩 S電晶體。電流源 Μ 0 S電晶體1 3 。其中電晶體1 3 電源V D D。該兩 體1 3 1 0之沒 體1 3 2 0之源 極以及電晶體1 3 連接於一電流源1 〇，自終端1 3 5 偏置。第1 3圖之 體1 3 4 關1 1 4 形態之諸 、1 4 4 於V D D 14 10 4 2 0之 5 〇以及 則連接於 示而非限 0連接於 0之閘極 0之源 0 ° Ρ Μ〇S 0 。其中 。該兩電 之汲極。 源極。電 電晶體1 電晶體1 制。 Ν Μ 0 S 連接於放 第13頁 1225621 五、發明說明（11) 大器1 4 6 4之輸出端。放大器1 464之同相 收一同相基準電壓¥1 e f。放大器1 464之^端接 端連接於電晶體1 4 6 0之源極以及電阻工4 6 R目輸入 端。電阻1 4 6 8之另端則接地。 一 、流經電晶體1 4 1 0之電流反射至電晶體丄 =。電晶體1 4 4 〇之汲極連接於N J， :^汲極及間極。電晶體！470之源極連： 私日日體1 4 7 4之汲極及閘極。電晶體丄4 7 4 〇 接地。電晶體Ί J π , 电曰曰篮丄4 7 4之源極 0 η θθ 1 4 7 4之閘極連接於Ν Μ O S電晶髀Ί β 之τ極，而後者之源極則接 — ，於NM〇S電晶體149〇之；；體以之汲 〇之閘極連接於電晶體1 4 7 0之間i電ϊ:?】49 之没極連接於終端2 3 5 〇。以之㈣電曰曰體1 4 9 〇 體1 4 7 〇、^ 〇汲極處之電流偏置，被N M 〇 /電晶 流反射鏡反射至t I 4 1 4 8 0、1 4 9 〇所形成之電 於一些终端1 3 5 0。 1 、1 〇 ^ 2 %例中，電流源1 4 0 4為電路1 〇 3 0 . 30以及其他兩=、103〇，3三者共享。電流源丄工 器1 0 2 〇、1 亦可共旱之，誠如第1 5圖所示。多工 51〇，以後者〇4〇可被取而代之以一交叉連接電路1 x N。電路1 5 N個輸入端分別連接於導電體X 1 ，···， 開 1 1 3 0之輪出^0具有三個輸出端，分別連接於電流源 關1 1 6 〇 ^ p端、接地端以及開關1 1 6 0之一端 端連接於S/Η電路1 〇 5 0之輸入端

第14頁 1225621

在TDM控制電路1 〇 8 0之控制下，交叉連接電路1 $ 1 0同時選定三個導電體，並令其中一導電體接地使之處 於放電階段’令另一導電體連接於電流源1 1 3 〇使之處 於充電階段，而令又一導電體連接於開關JL丄6 〇使 於檢知階段。 & 於一些貫施例中，開關1 1 6 〇被省略，而使交又連 接電路1510之相應輸出端直接連接於s/h電路1η 5 0° υ 於 於前述 (第4 此種電 路1 0 產生之 導電體 時間。 上。對 電壓傳 於 圖之處 壓，變 電路1 之電流 知者或 一些實施 美國專利 圖）。此 路1 0 3 3 0使導 導電體電 對地短路 所產生之 該兩電容 至S / Η 其他實施 理電路（ 至另一種 〇 3 〇檢 或者其他 有待發明 例中，各驅動與檢知電路1 0 3 〇可相同 第5, 914, 465號所述之充電積分器4 1 〇 些電路之運行過程如下。首先係使連接於 0之導電體對一電壓VDD短路。隨後電 電體以恆定之電流持續放電一定時間。所 壓出現在一電容器之一極板上。繼之使該 ，且隨即以一種恆定之電流持續充電一 ^ ，電體電壓出現於另一電容器之一極板 器的兩極板上之電壓加以平均。將該 電路1 0 5 0。 例中，各電路1 〇 3 Q之運行過程同第2 測1導電體電壓自—種電壓，諸如接地電 電壓所花費之時間）。於-些實施例中， 知導電體狀態之方法係檢知流經該導電體

:些物理參數。亦可為其他衍生形態，J 者不論。

第15頁 I22562l

五、發明說明（13) 第16—17圖顯示一使用本發明军 型觸控墊1 1 0。第丄6圖係-俯視圖貫=習知 2 0X，並且亦顯示鑽石形之箔墊丄2 〇 2 = ¥電體1 電體1 2 0 Y之一部份。第i 7圖係沿第]:P ~ 一一導 1 — X v I I線所剖得之剖面。導電體圖之x v I i…-p，為形成於-絕緣 :有位於PCB…◦底面上之導包 各執跡1 2 0 Y — L·經由形成於p c B彳7 :内的栓塞1 2 〇 Y-M而連接於一排箱墊J ;匕穿 p。電介質1720形成於軌跡ΐ2〇χ、 二。電介質1 7 2 0將此些軌跡與手指或筆 X : Ρ 二電介質"20則形成於PCB171筆二13“ 盍軌跡120Y~；l。 u之底面，覆 其他適用之觸控墊與觸控表面結 736，191 以及心 間姓文1為茶考文獻。其他觸控墊結構，包括三度空 明1 一度空間結構以及其他結構，㈣習知者 ^明者，亦可適用之。 展成n务月並非侷限於檢知人體手指或者筆尖，而係可擴 及复二知其他類型之物體。本發明亦非局限於上述之電路 ”、、、°構，惟由附錄之申請專利範圍所界定。

Claims (1)

1225621

六、申請專利範圍 1 . 一種以多數導電體檢知物體之方 可改變各導電體-項或多項特性，該方法包含斜=物體 之處理，以確定其一項或多項特性； ‘電體 辦其中對該等導電體中至少一者之處理 體”少另：者之處理，於時間上重疊但彼此相對電 體之二去如圍第1項所述以多數導電體檢知物 體之方法，其中對各導電體之處理包含 m 等導電體電容之^虎。 3產生一個可表示該 體之二去如ΠίΞ範圍第1項所述以多數導電體檢知物 ίίίΐ否ί:Πί體之一項或多項特性，為可以表系 為物體疋否存在於導電體附近者。 乂i 令· k λ. 4 ·如申請專利範圍第丄項所 體之方法’其中該等導電體位於同一表導： 電體處之壓力者。^了以表不物體在該表面上於緊鄰導 5 ·如申凊專利範圍第1 g 、 a 體之方法，其中對各導電體之声勺L =多數導電體檢知物 4或者在一耦合於該導電體 ^ ^3在該導電體以及/ 訊號表示該導電體一項或多=特性與檢知一訊號，該 對於至少兩導電體，對該 ：-：：以及 檢知訊號作業，與對該兩導 體中一者進行產生與 訊號作業，於時間上重疊但彼此相對：：進行產生與檢知 6 ·如申请專利範圍第5項所、#、 體之方法，其中對各導電體產生相多數導電體檢知物 王相應之矾號，包含：

第20頁 1225621

六、申請專利範圍 _______________________—- 將該導電體以及/或者相應之節點設置成預定之初始 狀怨，而後 將該導電體以及/或者該節點耦合於一可改變該導電 體以及/或者該節點狀態之電路，並產生一訊號，表示所 改變之狀態或者某一有關狀態變化過程之參數。 7 ·如申請專利範圍第6項所述以多數導電體檢知物 體之方法，其中各狀態為該導電體以及/或者該節點上之 電壓。

8 · —種以多數導電體檢知物體之裝置，其中之物體 可改變各導電體一項或多項特性，該裝置包含有一總電 路，且該總電路耦合於該等導電體並處理各導電體，以確 定該等導電體之一項或多項特性； 其中該總電路使得對導電體中至少一者之處理，與對 導電體中至少另一者之處理於時間上重疊，然而使得對導 電體中該一者之處理與對導電體中該另一者之處理於時間 上彼此相對偏移。

9 ·如申請專利範圍第8項所述以多數導電體檢知物 體之裝置，其中對各導電體之處理包含有產生一可表示該 等導電體電容之訊號。 1 0 ·如申請專科範圍第8項所述以多數導電體檢知 物體之裝置，其中各導電體之一項或多項特性，為可以表 示該物體是否存在於導電體附近者。 1 1 ·如申請專利範圍第8項所述以多數導電體檢知 物體之裝置，其中該等導電體位於同一表面上，而且各導

第21頁 1225621

六、申請專利範圍 w一—— —. 電體之一項或多項特性為可以表示物體在該表面上於緊鄰 導電體處之壓力者。 1 2 ·如申請專利範圍第8項所述以多數導電體檢知 物體之裝置，其中對各導電體之處理包含使該總電路在導 電體以及/或者在一耦合於該導電體之節點上產生與檢知 一訊號，該訊號表示該導電體一項或多項特性中至少一 者；以及

對於至少兩導電體，對該兩導電體中一者進行產生與 檢知訊號作業，與對該兩導電體中另一者進行產生與檢知 訊號作業，於時間上重疊但彼此相對偏移。 1 3 ·如申請專利範圍第1 2項所述以多數導電體檢 知物體之裝置，其中對各導電體產生相應之訊號包含有： 將該導電體以及/或者相應之節點設置成預定之初始 狀悲，而後 將該導電體以及/或者該節點耦合於一形成該總電路 之一部份且可改變該導電體以及/或者該節點狀態之電 路，並產生一訊號，表示所改變之狀態或者某一有關狀態 變化過程之參數。

1 4 ·如申請專利範圍第1 3項所述以多數導電體檢 知物體之裝置，其中各狀態為該導電體以及/或者該節點 上之電壓。 1 5 ·如申請專利範圍第8項所述以多數導電體檢知 物體之裝置，其中該總電路包含有： 一選擇電路，用於從多數個導電體中選定一組導電

第22頁 1225621 I正替換頁 年:η_ 六、申請專利範圍 體，該組選定之導電體少於全部導電體；以及 一處理電路，用於處理所選定之該組導電體，藉以產 生訊號，表示所選定之導電體一項或多項特性； 其中選擇電路可選定一個以上導電體合成一組，且可 並列處理該組選定導電體中之諸導電體，其中至少有兩個 導電體在處理時間上彼此相對偏移；以及

該總電路尚包含有一控制電路，用於控制選擇電路與 處理電路，藉以對已處理完畢之所選定導電體取消選定， 而對尚未處理完畢之導電體不取消選定，並且選定與開始 處理另一導電體，而不對尚未處理完畢之導電體取消選 定0

第23頁