TWI220543B - Structure having silicon thin film with changing grain size and method for forming the same by thermal process - Google Patents

Description

1220543 五、發明說明（1) 發明所屬之技術領域 本發明是有關於一種半導體元件製造的領域，以及經 由化學氣相沈積、摻雜植入、圖案之圖案化與蝕刻以及其 它製造技術的使用的矽微結構之元件中的形成。再者，多 晶矽是一種廣泛應用於為電子元件的材質，而本發明則是 有關某種需要使用多晶矽的製造方法及元件結構。更特別 地是在某種記憶元件中，可使用多晶矽作為電晶體的浮置 閘極以形成一儲存陣列。在這種型態之記憶元件的應用 中，電晶體浮置閘極被用來依照寫入的資料儲存與保留數 個電荷。而後續可在一元件上施行讀取操作，以於所需時 操取儲存的貧料。 先前技術 在半導體元件的製造中，矽的結構可根據其結晶特性 而有不同的種類。舉例來說，晶圓製造之鑄錠的種類中， 較佳的矽結構主要是單晶，因為這種結構具有最少的結晶 晶格缺陷，而為半導體元件製造所需之結構。另一方面， 矽也可製造成多晶或非晶矽的種類，具有包括變化的方向 與大小之大量晶粒的晶格。而且，在矽的製造中控制之溫 度、壓力、摻質的有無以及其它因素可用來決定最終矽結 構的晶質（c r y s t a 1 1 i n e )與其它特性。 包含多晶石夕之多層組件（multi-layer assembly)可用 於半導體元件的製造中。多層組件的某種類型係藉由一或 多層之氣相沈積形成的，之後可用圖案化與蝕刻技術作處 理，以製造多種元件結構。當多晶矽電晶體浮置閘極結構

9242twf.ptd 第7頁 1220543 五、發明說明（2) 用此種方法製造時，希望它們具有某些電性上與物理的特 性，以提升其儲存與保留電荷的能力。 此外，在電晶體的浮置閘極上因儲存電荷遺漏之不要 的損失會導致儲存資料的遺失，因而變成不要結果。因 此，將一儲存電晶體的浮置閘極漏電流降至最低是有利 的，而藉此增加其對儲存資料長期的能力。所以，所看到 的資料維持下降的問題可歸因於由於遺漏導致閘極電荷之 遺失。 從浮置閘極遺失電荷的一可能機制係包含穿過穿隧介 電質的電荷遺漏，即從浮置閘極到通道或基底。因此，可 幫助浮置閘極儲存的電荷經遺漏而發生遺失的一種原因是 橫跨穿隧介電質的電場強度。此外，為增進一浮置閘極電 晶體的資料維持，需要有可幫助降低導因於儲存電荷的電 場之方法與結構。 發明内容 在蝕刻後希望多晶矽浮置閘極成分有盡量平滑 (s m ο 〇 t h )的側壁。換句話說，希望能使形成於側壁上的任 何突出物也稱為「尖端（tip)」降至最少。因為這種突出 物或尖端真的會導致電場增加，特別是當其接近穿隧氧化 層時，因此由於使浮置閘極上儲存的電荷遺漏增加，而損 害閘極在時間上維持一儲存資料數值的能力。 另一方面，也希望在多晶石夕浮置閘極成分的上表面上 形成平滑的0 N 0 ( S i 0 2 /氮化矽）介電層。因此，在一浮置閘 極製造期間，希望閘極上表面盡可能平滑，因為這會提供

9242twf.ptd 第8頁 1220543 五、發明說明（3) 在此表面上一較平滑且更均勻的控制閘極介電層的叠層 (superposition) 〇 具有平滑側壁而無尖端的浮置閘極成分可藉由粒狀多 晶矽之沈積而製造出來。然而，用此方式製造的多晶矽浮 置閘極具有一粗糙的上表面而非所要的平滑表面。具有平 滑上表面之多晶矽浮置閘極可用非晶矽製造，但是這種情 形會使其側壁在接近〇 N 0穿隧氧化層之區域中有不希望有 的尖端，因為突出物之物理特性會增加穿越穿隧介電質的 電場強度。希望將浮置閘極與基底間的電場強度降到最 小，因為電場強度之增加將使得浮置閘極中因儲存電荷之 遺漏而大量遺失。 因此，技術上有改進電晶體浮置閘極之製造的需要， 其中浮置閘極在接近0 N 0穿隧氧化層要有無尖端之較為平 滑的側壁，以及在接近其控制閘極介電層有較平緩的上表 面〇 本發明是針對多晶矽電晶體浮置閘極微結構之製造的 改良方法，此種微結構於蝕刻後在接近0 N 0穿隧氧化層要 有降低的尖端形成之平滑側壁，以及其中浮置閘極成分在 沈積後因改良之0N0穿隧氧化層沈積而有平滑的上表面。 因此，本發明是具有改良的電性與物理特性之單一或多層 電晶體浮置閘極結構之製作的技術與方法。此外，本發明 可用在於此所述之具有改良浮置閘極結構的元件之製造。 簡單來說，降低接近穿隧介電層之尖端以及增加接近 閘極介電層之平滑度（smoothness)這些表面上矛盾的目的

9242twf.ptd 第9頁 1220543 五、發明說明（4) 都 可 以 藉 著 形 成 從 _ 一 表 面 之 多 晶 矽 轉 變 至 相 對 表 面 之 非 晶 矽 的 一 矽 層 而 達 成 〇 這 種 轉 變 可 以 是 單 調 的 j 而 且 不 是 連 續 性 的 就 是 突 夕k 從 多 晶 矽 轉 變 成 非 晶 矽 〇 如 果 此 層 係 作 為 一 浮 置 閘 極 電 晶 體 結 構 之 一 浮 置 閘 極 則 鄰 接 穿 隧 介 電 層 之 較 大 晶 粒 的 結 構 會 降 低 尖 端 或 突 出 物 的 形 成 J 進 而 降 低 漏 電 〇 另 •— 方 面 鄰 接 閘 介 電 層 較 小 晶 粒 之 結 構 可 產 生 一 平 滑 且 較 均 勻 的 閘 介 電 層 〇 這 種 多 晶 矽 轉 非 晶 矽 的 電 晶 體 (P〇1 y s i 1 i c on -t 〇- a it 〇r phou s S i 1 i c ( d η t r a ns is to r ) 可 藉 由 一 溫 度 分 佈（t e m pe r a t u re P r c if i 1 e 0 製 造 5 其 中 溫 度 分 佈 係 在 浮 置 閘 極 沈 積 的 啟 始 有 利 於 多 晶 矽 之 形 成 > 並 且 在 沈 積 期 間 轉 變 溫 度 到 浮 置 閘 極 沈 積 的 終 止 為 有 利 於 非 晶 矽 之 形 成 〇 本 發 明 之 特 殊 觀 點 更 描 述 於 之 後 的 中 請 專 利 範 圍 發 明 說 明 及 圖 示 如 下 ·· 施 方 式 以 下 詳 細 描 述 提 及 圖 示 〇 而 此 實 施 例 只 是 用 於 說 明 本 發 明 而 不 是 用 來 限 定 範 圍 而 視 後 附 之 中 請 專 利 範 圍 所 界 定 者 為 準 〇 在 後 續 描 述 上 之 習 知 技 術 將 認 定 為 種 種 等 同 的 變 化 〇 一 半 導 體 元 件 可 藉 由 一 方 法 製 造 出 來 ， 其 係 包 含 經 由 氣 相 沈 積 於 ,一 基 底 結 構 上 多 層 組 件 的 形 成 〇 此 外 j 用 以 形 成 元 件 微 結 構 之 多 層 組 件 的 電 性 可 在 沈 積 期 間 藉 由 在 沈 積 期 間 或 之 後 選 擇 性 包 含 其 它 元 素 或 化 合 物 而 被 更 改 y 以 獲 得 稱 為 厂 摻 雜 J 的 結 果 〇

9242twf.ptd 第10頁 1220543 五、發明說明（5) 第1圖係一矽元件結構1 0 0之剖面示意圖，包含本發明 之特徵。此結構包括一基底1 0 4、一多層組件1 0 2配置於基 底上，以及至少一添加層1 2 4位於多層組件的上表面1 1 2 上。多層組件包括一第一層106更包括一第一表面108、一 第二表面110 、一第一區域106A鄰接第一表面以及之一第 二區域106B鄰接第二表面。多層組件尚包括一第二層120 鄰接第一表面；以及一第三層122鄰接第二表面。 第2圖係依照本發明之一實施例的一多層組件2 0 0之剖 面示意圖。此一組件包括一基底組件2 0 4、在其上的一第 一層220 ，而此第一層包括一介電質如一 ΟΝΟ層或是包括其 它層的組成物。根據本發明之觀點，在第一層2 2 0上藉由 沈積而有一第二層206 ，而第二層包括一包括多晶石夕的第 一區域206Α以及沈積於第一區域上的一包括非晶矽的第二 區域206Β。一第三層222包括一介電質如一0Ν0層或是包括 其它層的組成物，係位於第二層上。多層組件2 0 0之形成 包含在約6 2 0 °C的一溫度下多晶矽第一區域2 0 6 Α的沈積， 以及在約5 2 0 °C的一溫度下非晶矽第二區域2 0 6 B的沈積。 在第2圖中的多層組件2 0 0之描述非限制性的。基底組 件2 0 4通常包括於先前製造步驟期間形成的微結構。舉例 來說，第一層2 2 0形成前，基底2 0 4已經包含源極與汲極區 域，以及包含有一記憶陣列（m e m 〇 r y a r r a y )的基底組成 物。再者，添加層或結構224可疊於第三層222之上表面 2 1 2上。因此，本發明之一實例包含於一現存基底上製造 一多層組件的方法，且其已自行包括有多個製造步驟以及

9242twf.ptd 第11頁 1220543 五、發明說明（6) /或是多層。此外，此實例也可包括具有添加於上的層或 結構之多層組件。 第3圖係依照本發明之另一實施例的一多層組件3 0 0之 剖面示意圖。此組件包括一基底組件3 0 4、在其上的一第 一層320 ，而此第一層包括一介電質如一 0N0層或是包括其 它層的組成物。於本發明之另一實施例中，第二層3 0 6更 包括利用快速熱製程（rapid thermal processing，簡稱 RTP)沈積於第一層320上的一連續相變化（continuous p h a s e c h a n g e )多晶石夕結構，其中沈積製程開始於約6 2 0 °C 的一溫度，以及終止於約在5 5 0 °C〜5 0 0 °C範圍的一溫度。 用這種方法執行的製程，因為溫度範圍選擇使一連續相變 化多晶矽第二層的沈積，其具有一多晶矽第一區域3 0 6 A鄰 接第二層之第一表面3 0 8以及一非晶矽第二區域3 0 6 B鄰接 第二層之第二表面310。 如第2圖之實例，第3圖中的多層組件3 0 0之描述非限 制性的。基底組件3 0 4通常包括於先前製造步驟期間形成 的圖案，以及疊於第三層322之上表面312上添加層或結構 3 2 4。因此，本發明之另一實例包含於一現存基底上製造 一多層組件的方法，且其已自行包括有多個製造步驟以及 /或是多層。此實例也可包括具有添加於上的層或結構之 多層組件。 第4圖所示係本發明之一實施例中的一浮置閘極電晶 體微結構4 0 0的剖面示意圖。此一組件包括一基底4 0 4，其 中包括汲極與源極區域4 0 4A-B。浮置閘極電晶體4 0 0包括

9242twf.ptd 第12頁 1220543 五、發明說明（7) 位於基底404上的一 0N0穿隨氧化層（tunnel oxide layer) 4 2 0 ，以及更包括位於穿隧氧化層4 2 0上的一多晶矽浮置閘 極4 0 6。而也許由一多晶矽組成的控制元件（c 0 n t r 〇 1 element)424係位於一 ΟΝΟ内多晶介電層（interpoly dielectric layer)422上，其係依序疊於浮置閘極406 上。 及 浮置閘極406具有一第一區域406A鄰接第一表面408以 第二區域406B鄰接第二表面410。根據本發明之觀 點’第一區域是在有利於多晶矽之形成的情形下沈積，而 第一區域是在有利於非晶矽之形成的情形下沈積。 第5圖係一種用於快速熱製程系統合適的溫度分佈 5j 2 ，其可用於浮置閘極層之沈積期間，藉以形成第3圖與 第4圖之連續相變化多晶矽層3〇6與406。在第5圖中，X軸 代表時間、Y軸代表溫度。在本發明一實施例之觀點中， 沈積製程發生在具有一啟始溫度5 〇 4約是6 2 〇它、終止溫度 5 0 8約在5 0 0。(：〜5 5 0 °C之間的一漸減的溫度梯度 反 從 矽 (grad lent) 5 0 6期間。多晶矽在較高的溫度5〇4下沈積， =ΐ晶矽是在較低的溫度5 0 8下沈積。在變化5〇6期間， j Ϊ較，溫度，沈積的材質逐漸從第一區域中的多晶 ί ϋΐ品，中的非晶石夕，以於沈積層的第一區域至第一 £域形成一近乎單調的結晶梯度。 少。然而 線性；；實施例並)不需 抑C e c r e a s e )，雖然較佳的是單調的溫度減 單调的溫度減少不是絕對需要，而可以是溫

1220543 五、發明說明（8) 度不連續、步驟或間隔分佈（alternate profile)。舉例 來說，第7圖與第8圖係本發明之其它實施例的操作溫度分 佈。 第6圖係依照本發明之另一實施例的一浮置閘極電晶 體微結構6 0 0之剖面示意圖。此一組件包括一基底6 0 4，其 中包括汲極與源極區域6 0 4 A - B。電晶體結構包括位於基底 604上的一 0N0穿隧氧化層620，以及更包括位於穿隧氧化 層6 2 0上的一浮置閘極6 0 6。而也許由一多晶矽組成的控制 元件624係位於一 0Ν0内多晶介電層622上，其係依序疊於 浮置閘極6 0 6上。 浮置閘極6 0 6包括一第一區域6 0 6 Α鄰接浮置閘極6 0 6之 一第一表面608 ，以及一第二區域606B鄰接浮置閘極606之 一第二表面610。第一區域606A基本上是非晶矽。如第4圖 之實施例，鄰接第一表面6 0 8之多晶矽微結構會阻止側壁 蝕刻上尖端的成長，而鄰接第二表面6 1 0之非晶矽結構提 供一平滑表面6 1 0 ，以改進疊上去的閘介電層6 2 2之平滑度 與均勻性。 第7圖係根據本發明之一觀點的快速熱製程系統之另 一種合適的溫度分佈702，用以沈積如第3圖與第4圖中所 示之一連續相變化多晶矽層。X軸代表時間、Y軸代表溫 度。在本發明的一實施例中，沈積製程溫度分佈具有一啟 始溫度714約是620 °C以及一終止溫度720約在550 °C〜500 °C之間的一範圍内，而且沈積製程發生於間隔一啟始時間 7 0 4與一終止時間7 1 0的期間。

9242twf.ptd 第14頁 1220543 五、發明說明（9) 請參照弟4圖與第7圖，淳罢pq n J η β 沾★社s4Ρ 子置閘極4 0 6之第一區域4 0 6Α 的沈積疋無生於持續的從約時間704 間隔期間，而從第一表面4〇8門仏+拉认:匕的弟 τ囬4US開始沈積於穿隧氧化層420 上、。在弟一間^期間，溫度維持在約啟始溫度714下。控 =，度j保持第一區域之最初沈積在時間週期7 〇 4到7 〇 6幾 乎是固定的，促使接近第一表面4〇8的區域厚度之成長， 導致一想要的晶粒結構，而當側壁6 〇 2 A與6 〇 2 β形成時， 低後續蝕刻步驟期間尖端之形成。此外，較低區域之臨場 摻雜（m-Si tli d〇plng)也可在沈積製程期間進行。 第一間隔後伴隨著一第二間隔，其係持續從約時間 7 0 6到約時間7 0 8，且溫度會從啟始溫度7丨4逐漸下降到溫 度7 1 8。當溫度在時間7 0 6開始降低時會沈積多晶矽；不過 當溫度達到7 0 8到710之範圍時，沈積的是非晶矽。在開始 為7 0 6以及結束於7 0 8到7 1 0之範圍中，將沈積一連續相變 化區域’其結晶特性是開始於多晶石夕而結束於非晶石夕。 請再參照第4圖與第7圖，浮置閘極包括非晶矽之第二 區域4 0 6 B的沈積是發生於持續的從約時間7 0 8到約時間7 i 〇 的一第三間隔期間，而製程溫度被控制成沿著一下降的分 佈，其中開始於約5 5 0 °C的一溫度7 1 8以及終止於約5 2 〇 之一溫度7 2 0。另外’弟二區域之臨場換雜也可在沈積黎】 程期間進行。 《 曰曰 因此，本發明之一實施例提供包括上、下部分的一多 晶矽浮置閘極微結構的形成，其中下部4 0 6 A是由無規則的 ^(random g r a i η )多晶矽組成，而上部4 0 6 B則是由非晶

9242twf.ptd 第15頁 1220543 五、發明說明（ίο) -- 矽組成。 第8圖係另一種合適的溫度分佈8 〇 2用於快速熱製程系 統m:洋置閘極多晶石夕㉟。χ軸代表時間、γ軸代表 溫i二'的一實施例f，沈積製程溫度分佈具有- 啟口。/孤又 約疋6 2 〇 C以及一終止溫度8 1 8約在5 5 0 °C〜 5二=間：一 時間8 0 4 A與一終止時間8 〇 8 B期間。 ：t t f H與，第8圖，浮置閘極之第-區域6 0 6A的沈 D而":、：、Ϊ約時間8〇4A到約時間8〇4B的-第-間 隔期間’而攸弟'一表面丄 ,μ阳*日日 U 8開始沈積於穿隧氧化層6 2 0上。 日=1日’·度維持在約啟始溫度8 1 4。此外，較 低區域之臨場摻雜也可在沈積製程期間進行。 择《!後伴隨著一溫度之變化，其係從啟始溫 ^ 士 a '皿度816，且此變化發生在持續從約時間 8士04B到^間8 0 6A的一第二間隔期間。中間溫度816在持 Ϊ Ϊ LBVal!〇'A V ^ fBl8〇6B ^ ^ - ^ t II，# « ^ 雖然弟8圖顯不-中間溫度816比初始溫度8i4 w，但是這 個圖示的特徵並非限制性的。相對來$，中間溫度8i6可 以南於或低於初始溫度8丨4，也可視需要進行一回火 Unnealing)、調節（conditi〇n ing)或其它種類的處理 (processing)。第三間隔之結束伴隨著一溫度之變化，直 係從中間溫度816到約在5 5 0 t〜5 0 0 t之間的終止溫度/、 818，且此變化發生在持續從約時間8〇“到約時間8〇i的 一第四間隔期間。非必須地，可在轉變與中間區域8 Ο”到

1220543 五、發明說明（11) 8 0 8 A期間的製程沈積中進行如摻雜等處理。 浮置閘極包括非晶矽之第二區域6 0 6 B的沈積是發生於 持續的從約時間8 0 8 A到約時間8 0 8 B的一第五間隔期間，而 製程溫度被維持約在5 0 0 °C〜5 5 0 °C之範圍的終止溫度 8 1 8。另外，較上面的區域之臨場摻雜也可在其沈積製程 期間進行。 第9圖所示為一多晶矽結構的穿透式電子顯微鏡（T E Μ) 之顯微照片9 0 0的平面圖，其中比例尺9 0 1是5 0 n m。平面圖 9 0 6顯示分別在浮置閘極4 0 6或6 0 6的表面4 0 8或6 0 8 (請見第 4圖與弟6圖）上的多晶石夕層906的「晶粒（grainy)」組成。 可知多晶矽的粗糙晶粒結構在蝕刻上有利於接近穿隧介電 層4 2 0或6 2 0之較平滑的浮置閘極側壁。 第1 0圖所示為一非晶矽結構的穿透式電子顯微鏡 (T E Μ )之顯微照片1 〇 〇 〇的平面圖，其中比例尺i 〇 〇1是 1 0 0 nm。平面圖1 〇 〇 6顯示相對於第9圖中所示的多晶石夕層結 構之晶粒大小，在一非晶石夕結構中降低的晶粒存在與大 小。可知分別在浮置閘極4 0 6或6 0 6的表面4 1 〇或6 1 〇上的非 晶石夕層之較平滑的微結構可提供一更令人滿意的基礎，以 形成較平滑之ΟΝΟ控制介電層4 2 2與6 2 2。 因此，可知從一表面之多晶矽轉變成相對表面之非晶 矽的一矽層之形成，滿足了兩個似乎是矛盾的目的，也就 是降低接近穿隧介電層之尖端以及增加接近閘極介電層之 平滑度（s m ο 〇 t h n e s s )，而且矽層沈積期間之溫度控制可提 供適當的轉變。 又工

9242twf.ptd 第 17 頁 1220543

9242twf.ptd 第18頁 1220543 圖式簡單說明 第1圖係一矽元件結構之剖面示意圖； 第2圖係依照本發明之一實施例的一多層組件之剖面 示意圖，其中多層組件包括藉由沈積所形成的層； 第3圖係依照本發明的一多層組件之剖面示意圖，其 中多層組件包括藉由沈積所形成的層； 第4圖所示係一浮置閘極電晶體的剖面示意圖，其包 括汲極與源極區； 第5圖係一種合適的溫度分佈，其係用於快速熱製程 系統，以沈積一連續相變化多晶矽層； 第6圖係依照本發明之另一實施例的一浮置閘極電晶 體微結構之剖面示意圖； 第7圖係另一種合適的溫度分佈，其係用於快速熱製 程系統，以沈積一連續相變化多晶矽層； 第8圖係一種合適的溫度分佈，其係用於快速熱製程 系統，以沈積一浮置閘極多晶石夕層； 第9圖所示為一多晶矽結構的平面圖；以及 第1 0圖所示為一非晶矽結構的平面圖。 圖式標示說明 1 0 0 :元件結構 1 0 2、2 0 0 、3 0 0 :多層組件 1 04、204、304、404 > 6 0 4 ：基底 106 、 220 、 320 :第一層 106A 、106B 、206A 、206B 、306A 、306B 、406A 、 4 0 6 B 、606A 、606B ·區域

9242twf.ptd 第19頁 1220543 圖式簡單說明 1 08、110、112、212、308、310 >312 > 4 0 8、410、 608 、 610 :表面 120 、 206 、 306 :第二層 122 、 222 、 322 :第三層 1 24、2 2 4、3 2 4 :添加層 4 0 0、6 0 0 :浮置閘極電晶體 4 0 4 A、4 0 4 B、6 0 4 A、6 0 4 B ··汲極與源極區域 4 0 6、6 0 6 :浮置閘極 420、620 :穿隧氧化層 4 2 2 、6 2 2 :内多晶介電層 4 2 4、6 2 4 :控制元件 5 0 2、7 0 2、8 0 2 :溫度分佈 504 、508 、714 >718 、720 、814 、816 、818 ：溫度 5 0 6 :溫度梯度 704 >706 、 708 、710 、804A 、804B 、806A 、806B 、 8 0 8 A 、8 0 8 B :日夺間 9 0 0、1 0 0 0 :顯微照片 9 0 1、1 0 0 1 :比例尺 906 、1006 :平面圖

9242twf.ptd 第20頁

Claims (1)

1220543 六、申請專利範圍 1 . 一種具變換粒徑之矽層的結構，包括： 一第一石夕層，至少包括一第一與一第二表面，以及更 包括從鄰接該第一表面之一非晶矽區域轉變至鄰接該第二 表面之^一多晶碎區域的一結構， 一第二層，鄰接該第一矽層的該第一表面；以及 一第三層，鄰接該第一矽層的該第二表面，其中 該第二層與該第三層中至少有一個包括一介電層。 2 . —種具變換粒徑之矽層的結構，包括： 一第一石夕層，至少包括一第一與一第二表面，以及更 包括一結構，該結構具有鄰接該第一表面之由非晶矽組成 的一第一區域、鄰接該第二表面之由多晶矽組成的一第二 區域以及在該第一與第二區域之間的一中間區域，該中間 區域包括部分非晶矽與部分多晶矽； 一第二層，鄰接該第一矽層的該第一表面；以及 一第三層，鄰接該第一矽層的該第二表面，其中 該第二層與該第三層中至少有一個包括一介電層。 3 .如申請專利範圍第2項所述之結構，其中該中間區 域具有從非晶矽到多晶矽的一連續相分佈。 4. 一種具變換粒徑之矽結構的半導體元件，具有一浮 置閘極，該浮置閘極包括一矽結構，該矽結構至少具有一 第一與一第二表面，以及該矽結構從鄰接該第一表面之一 非晶矽區域轉變至鄰接該第二表面之一多晶矽區域。 5 . —種具變換粒徑之矽結構的半導體元件，具有一浮 置閘極，該浮置閘極包括一矽結構至少具有一第一與一第

9242twf.ptd 第21頁 1220543 六、申請專利範圍 二表面； 該石夕結構至少包括一第一與一第二區域； 該第一區域包括非晶矽，且鄰接該第一表面；以及 該第二區域包括多晶矽，且鄰接該第二表面。 6 .如申請專利範圍第5項所述之半導體元件，其中該 矽結構更包括一中間區域位於該第一與第二區域之間，其 中該中間區域具有從非晶矽到多晶矽的一相分佈。 7 . —種形成具變換粒徑之矽層的方法，包括： 於一基底上沈積一石夕層；以及 控制沈積該矽層時的溫度從有利於多晶矽之形成的一 啟始溫度到有利於非晶矽之形成的一終止溫度。 8 .如申請專利範圍第7項所述之方法，其中： 該啟始溫度為6 2 0 °C ;以及 該終止溫度在5 0 0 °C〜5 5 0 X：之一範圍中。 9 . 一種形成具變換粒徑之矽層的結構的方法，包括： 於一半導體基底上形成一第一介電層； 於該第一介電層上沈積一石夕層； 於該矽層上形成一第二介電層；以及 控制沈積該矽層時的溫度從一啟始溫度到一終止溫 度，其中該啟始溫度高於該終止溫度。 1 〇.如申請專利範圍第9項所述之方法，其中·· 該啟始溫度係選擇以形成一多晶矽層鄰接該第二介電 層；以及 該終止溫度係選擇以形成一非晶矽層鄰接該第一介電

9242twf.ptd 第22頁 1220543 六、申請專利範圍 層。 1 1 .如申請專利範圍第1 0項所述之方法，其中： 該啟始溫度為6 2 0 °C ;以及 該終止溫度在5 0 0 °C〜5 5 0 °C之一範圍中。

9242twf.ptd 第23頁