TW594094B - Technique for protecting photonic devices in optoelectronic packages with clear overmolding - Google Patents

Technique for protecting photonic devices in optoelectronic packages with clear overmolding Download PDF

Info

Publication number
TW594094B
TW594094B TW091120189A TW91120189A TW594094B TW 594094 B TW594094 B TW 594094B TW 091120189 A TW091120189 A TW 091120189A TW 91120189 A TW91120189 A TW 91120189A TW 594094 B TW594094 B TW 594094B
Authority
TW
Taiwan
Prior art keywords
photonic device
substrate
patent application
cover
scope
Prior art date
Application number
TW091120189A
Other languages
English (en)
Inventor
Luu T Nguyen
Ken Pham
Peter Deane
William P Mazotti
Bruce C Roberts
Original Assignee
Nat Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Semiconductor Corp filed Critical Nat Semiconductor Corp
Application granted granted Critical
Publication of TW594094B publication Critical patent/TW594094B/zh

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C70/00Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts
    • B29C70/68Shaping composites, i.e. plastics material comprising reinforcements, fillers or preformed parts, e.g. inserts by incorporating or moulding on preformed parts, e.g. inserts or layers, e.g. foam blocks
    • B29C70/72Encapsulating inserts having non-encapsulated projections, e.g. extremities or terminal portions of electrical components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48475Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Mechanical Engineering (AREA)
  • Optical Couplings Of Light Guides (AREA)

Description

594094 A7 ____ B7_ 五、發明説明(,) 發明背景 (請先閱讀背面之注意事項再填寫本頁) 本發明大致有關密封及保護光電封裝內的光子裝置之 機:制。更特別地是,該光子裝置係在上部塑造有一透明之 模製材料。當適當塑造時,該透明之模製材料可用來控制 一光纖及該光子裝置間之偏位距離。 光纖網路具有各種寬廣之運用,及譬如廣泛地使用在 電信、資料傳送及高速網路工業內。用於把電信號轉換成 光信號及將光信號轉換成電信號之光學裝置於任何此光學 網路中係關鍵零組件。.一般而言,此裝置包含一或多個光 子元件(例如偵測器及/或雷射發射體),其隨同該電子電路 系統成爲驅動該光子元件(例如接收機、發射機或無線電收 發兩用機電路系統)所必須者。雖然現在市售有各種廣泛之 光學無線電收發兩用機裝置,吾人總是持續努力以改良其 設計及功能性以及降低其生產成本。 經濟部智慧財凌局貨工消費合作社印製 在寫下本文時,大部分市售光子裝置係放置於密閉之 封裝內’ g者如電晶體輪廓(丁 r a n s i s t 〇 r〇u 11 i n e,下文簡稱T〇) 金屬罐或陶瓷晶片載具。然後一透明之玻璃或塑膠窗口係 定位在該光子裝置之有效面積上方。典型之鑄模係黏著至 該載具及使用引線接合法電連接至該載具上之跡線。 任何光子裝置設計之重要關鍵是將每一有效刻面(亦即 發射體或接收機)渴望有效率地光學耦合至其聯結之光纖。 當光子裝置係封裝在金屬罐或陶瓷載具時,於該光纖或纖 維束及該裝置之有效刻面之間有一根本之偏位距離。依所 使用之封裝型式而定,目前在可用封裝內之典型偏位距離 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -4- 594094 A7 B7_ 五、發明説明(2 ) 傾向於在1 - 5毫米之範圍內。在這些距離下,其變得重要 的是對準該光纖以確保在該光纖及該光子元件之間有良好 之光學耦合。典型是藉著在該光纖之終點提供一簡單之透 鏡達成對準操作。 雖然所述之封裝技術已做得很好,他們的生產成本係 相當昂貴。據此,吾人正持續努力以提供改良之光學零組 件封裝技術,該技術有助於減少該光學零組件之尺寸及成 本。 發明槪要 本發明敘述一種保護光電封裝內的光子裝置之方法, 使該光子裝置不會由於處理、模件組裝、機板組裝(例如於 表面安裝軟熔期間)、及於現場應用中之環境暴露而受損。 以透明之環氧基樹脂塑造化合物或類似材料所製成裝置之 上部塑造物亦可提供一用於定位緊鄰該有效刻面之光纖偏 位。光纖及刻面之緊密接近距離提供增強之光學耦合效率 。所提出之方法應用至光電封裝中所使用之光子裝置,而 可用作無線電收發兩用機、發射機、或接收機。 本發明之一論點有關一種光電封裝,該光電封裝包含 一基板;一由該基板所承載之光子裝置,該光子裝置上面 具有一有效刻面;一光纖,其與該光子裝置上之有效刻面 光通信;及一光學透明蓋,其模製在該光子裝置上方以蓋 住該光子裝置之有效刻面。 當作一種方法,本發明之一具體實施例包含至少一製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財4局員工消費合作'社印製 594094 A7 B7 五、發明説明(3 ) (請先閱讀背面之注意事項再填寫本頁) 造光電裝置之方法’該方法包括以下之操作:將一光子裝 置直接或間接附著至一撓性基板;將該撓性基板附著至一 硬質載具上,藉此該硬質載具將該撓性基板維持於一固定 位置中;將該撓性基板及該硬質載具放置於一下模上,使 得該光子裝置係降低進入該下模內之一模腔;及在該基底 基板上藉著使一透明之樹脂流入鑄模之模腔形成一光學透 明蓋。 本發明之這些及其他特色與優點將會在本發明之以下 規格及所附圖面中更詳細地呈現,該規格及所附圖面經由 範例說明本發明之原理。 圖面簡述 藉著參考至以下之敘述會同所附圖面即可最佳了解本 發明隨同其它之優點,其中: 圖1根據本發明之一具體實施例說明一透明之上部塑 造蓋之透視圖’ g亥塑造蓋將附著至一基板之光子列陣裝置 裝入蓋子內。 經鴻部暫屢辦/i局MH Μ费合行社种緊 圖2A根據本發明之一具體實施例說明一透明上部塑造 蓋之頂部平面圖,該塑造蓋將二光子列陣裝置裝入蓋子內 〇 圖2B說明圖2A之上部塑造蓋之一側視平面圖。 圖3說明按照本發明之一具體實施例所形成光電封裝 之光學介面區域之一側視平面圖。 圖4說明一用以製成本發明之上部塑造蓋之模製系統 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -6- 504094 A7 _____B7_ 五、發明説明(4 ) 具體實施例之透視圖。 圖5說明具有一撓性基板之模子系統之側視平面圖 該撓性基板附著至一置於該模子系統間之硬質載具。 圖6說明在已形成上部塑造蓋之後安裝於圖5之硬質 載具上之基板之一頂部透視圖。 圖7根據本發明之一具體實施例說明在光子裝置上方 製造透明之上部塑造蓋之製程的流程圖。 圖8說明使用釋放薄膜層之詳細操作。 圖9說明按照本發明之一具體實施例倂入該上部塑造 蓋之光電封裝。 元件對照表 100 :上部塑造蓋 102 :光子裝置 104 :基板 106 :有效刻面 1 0 8 :陽極 1 1 ◦:跡線 112 :接合引線 1 1 4 :跡線 200 :上部塑造蓋 202 :光子裝置 204 :光子裝置 206 :基板 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部眢^財產局肖工消^合作社卬奴 -7- 594094 經濟部智慧財產局員工消費合作社印t A7 B7五、發明説明(5 ) 207 :有效刻面 2 0 8 :跡線 209 :陽極墊片 210 :接合引線 2 1 2 :接觸墊片 300 :光電封裝 302 :光學介面區域 304 :光子裝置晶粒 306 :基板 308 :光纖 310 :蓋子 3 1 2 :光纖 3 1 4 :芯線 316 :接合引線 400 :模製系統 402 :頂模 404 :底模 406 :模腔 408 :流道 4 1 0 :孔洞 412 :壺區 4 1 4 :分度栓銷 5 0 0 :基板 502 :載具 (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -8- 5Θ4094 A7 __B7 五、發明説明(6 ) (請先閱讀背面之注意事項再填寫本頁) 504 :光子裝置 5 06 :接合引線 5 0 8 :黏著性材料 5 1 0 :分度孔 600 ··上部塑造蓋 602 :電路圖案 6 0 4 ·接合引線 900 :光電封裝 902 :基板材料 904 :支撐結構 906 :光子裝置 908 :光纖 909 :蓋子 9 1 0 :光學介面區域 9 1 2 :晶粒 發明之詳細敘述 經濟部智慈財產局Μ工消費合作社印製 現在將參考一些如所附圖面所示之較佳具體實施例詳 細敘述本發明。於以下之敘述中,提出極多之特定細節, 以便提供本發明之一徹底理解。然而,對熟練於該技藝之 人士將變得明顯的是沒有一些特定細節或所有這些特定細 節仍可實現本發明。於其他例証中,沒有詳細敘述熟知之 操作,以致未不必要地隱藏本發明。 本發明有關一種透明之上部塑造物,其用於保護一光 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ:297公釐) -9 - 594094 A7 B7 五、發明説明(7 ) (請先閱讀背面之注意事項再填寫本頁) 子列陣裝置免於遭受結構及環境之損壞。該上部塑造物將 一光子列陣及該引線連接部份裝入其內,該引線連接部份 將該光子列陣連接至一電子基板。除了保護該光子列陣外 ,該上部塑造物藉著提供一使該光纖對整齊之表面而在該 光子裝置及欲連接光纖之間提供一偏位距離。 經濟部智慈財產局員工消費合作社印製 圖1根據本發明之一具體實施例說明一透明之上部塑 造蓋100之透視圖,該塑造蓋將一附著至基板104之光子 列陣裝置102裝入蓋子內。該光子裝置102包含雷射器或 偵測器之一電路列陣。該光子裝置102之有效面積、或有 效刻面106及陽極108係在該光子裝置102之頂部表面上。 該陽極108係經過接合引線112連接至該電跡線110之接觸 墊片。該上部塑造蓋100將光子列陣裝置102及接合引線 1 1 2裝入蓋子內及保護之。該光子裝置1 02之陰極典型係位 在包含該陽極108及該有效刻面106之光子裝置102之相向 表面上。於此特別之具體實施例中,該接合引線112係珠 壓焊接於該電跡線1 1 0及針腳式接合至該陽極1 08。此稱爲 反向引線接合之技術允許該接合引線之環圈高度保持至一 最小値。該下環圈高度允許吾人最小化該上部塑造蓋1 00 之總高度,因爲能使用較短之蓋子將光子裝置102及接合 引線1 12兩者裝入其內。最後,該蓋子100之下方高度允 許一光纖被放置成盡可能接近至該光子裝置1 02之有效刻 面1 06,因爲該上部塑造蓋1 〇〇具有用於該纖維或纖維束偏 位之作用。如將在圖3看見者,光纖係放置成與該上部塑 造蓋直接接觸。 本紙張尺度適用中國國家標準(CNS ) A4規格(210 X 297公釐) -10- 594094 A7 B7 五、發明説明(8 ) 於圖1所示具體實施例中,該上部塑造蓋100直接於 該有效刻面1 06上方區域中之厚度係大約0.1毫米。理論上 ,一光纖或纖維束可直接定位抵住該包覆蒙皮,而將該偏 位保持在大約100微米。 該透明之上部塑造蓋100在整個光子暴露區域(該裝置 或列陣之頂部有效刻面及所有四邊)上方具有一保護包覆作 用。其可保護抵抗許多因素,諸如於該拾取及放置步驟、 機板組裝操作、熱膨脹、及現場操作期間對該鈍化作用之 損壞。藉著遮蓋將該光子裝置102連接至該基板104之引 線連接部份1 1 2,該上部塑造蓋1 00防止該脆弱引線連接部 份受損。引線之堅實封裝確保這些裝置及模組被保護免於 因震動、撞擊、及衝擊所造成之損壞。 該上部塑造蓋100之頂部表面係相對該光子裝置102 之頂部表面傾斜一角度。該傾斜角度係大約7 - 8度。此角 度減少一雷射光子裝置及一光纖間之背反射量,該光纖係 放置成與該光子裝置光通信。背反射係所傳送光線之往後 反射朝向該光源。該上部塑造蓋上之傾斜係用以防止發射 機光子列陣之背反射之最佳模式。該傾斜角度對偵測器光 子列陣並非絕對必要。減少背反射將增加該光學耦合效率 。於另一種具體實施例中,可在其他各種角度架構該傾斜 角度。 既然該上部塑造蓋100之頂部表面具有一傾斜之頂部 表面,該蓋子100 —端點係比其相向端點更厚。其較佳的 是決定該蓋子100的方位,使得該蓋子之較厚端封裝該接 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) (請先閱讀背面之注意事項再填寫本頁)
、1T 線 經濟部智慧財產局Μ工消費合作社印製 -11 - 594094 A7 B7 五、發明説明(9 ) 合引線1 12。以此方式,該蓋子100之總厚度(及高度)能保 持至一最小値。 形成該上部塑造蓋1 00之封裝材料係一折射率匹配環 氧基樹脂之模製化合物,但可爲任何類似未塡充之熱固性 材料,其包含具有折射率匹配特性之活性矽酮膠體。折射 率匹配意指選擇該上部塑造蓋材料之折射率以匹配光子裝 置102、該光纖及該上部塑造蓋間之大氣、及該光纖用之折 射率之事實。該折射率之最佳化値亦具有使背反射最小化 之作用。能藉著一軟體模擬程式之輔助選擇該折射率。依 本發明之特定措失而定,選擇上部塑造物之折射率以盡可 能最佳地、匹配該光纖芯線、該光子列陣、及空氣之折射·率 。該上部塑造物之一典型折射率係於大約1.4 5至1. 5 1之範 圍中。 形成該上部塑造蓋1 00之材料最好不包含塡料。雖然 這些塡料將減少該化合物之熱膨脹係數,這是熱衝擊/熱 循環性能所想要者,但其將影響材料之光傳送透明度。 該基板104上之跡線1 10在提供一用以將該陽極丨〇8連 接至諸如半導體晶粒等電裝置之路徑,而適合用於驅動該 光子裝置1 02。該外部電跡線1 1 4提供用以將該光子裝置 102之陰極連接至一外在電裝置之路徑。於本發明之某些具 體實施例中,該基板1 0 4係一薄燒性材料。 於另一選擇具體實施例中,該上部塑造蓋1 〇〇可蓋住 各種光子裝置及其在一基板上之架構。比方,可旋轉該晃 子裝置,使得該有效刻面1 06係於一垂直於該基板1 〇4之 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐) (讀先閱讀背面之注意事項再填寫本頁)
、1T 線 經濟部智慈財產局員工消費合作社印製 12- 594094 A7 B7 五、發明説明(1〇) (請先閲讀背面之注意事項再填寫本頁) 頂部表面之平面中。此一旋轉之光子裝置能藉著將其放在 在該基板內之一蝕刻溝槽中而設置在該基板內,且經由導 電之黏接劑或焊接劑連接至該基板之電跡線。 圖2A根據本發明之一具體實施例說明一透明上部塑造 蓋200之一頂部平面圖,該塑造蓋200封裝二光子列陣裝 置202及204。該光子列陣裝置202及204係安裝在一具有 電跡線208之基板206上。每一光子裝置202及204可爲光 發射體或偵測器。當裝置202及裝置204分別係一發射體 及一偵測器時,該光子模組可用於作成一光學無線電收發 兩用機。在每一光子裝置202及204之頂部表面上可看見 有效刻面207及陽極墊片209。接合引線210將每一陽極墊 片209連接至該電跡線208之接觸墊片212。 經濟部智慈財產局員工消費合作社印製 圖2B說明圖2A上部塑造蓋200之一側視平面圖。圖 2B顯示該接合引線210業已珠壓焊接至該電跡線之接觸墊 片212及針腳式接合至該光子裝置202之陽極墊片209。圖 2B亦說明該較佳具體實施例,其中該接合引線210係封裝 在該上部塑造盡200之較厚部份內。該蓋子200之較厚部 份係該蓋子具有較高高度之半邊,這是由於該蓋子200 之頂部表面向上傾斜。厚度t!係該蓋子200在該有效刻面 207區域上方之厚度。於此具體實施例中,tl係大約0.丨毫 米。 圖3說明按照本發明之一具體實施例所形成之光電封 裝3 00之光學介面區域302之側視平面圖。於所示具體實 施例中,一光子裝置晶粒304係安裝及電連接至一基板306 本紙適用中國國家標準(CNS ) A4規格(210X297公釐) ~ 一 594094 A7 B7 五、發明説明(Ή) ,使得該光子裝置304之有效刻面(有效區域)係向外暴露朝 向一光纖308。一光學透明蓋310係形成在該基板上,而具 有用作該光纖之對齊表面之作用。於組裝期間,使得該光 纖3 1 2之一包覆部份與該蓋子3 1 0形成接觸,以致該蓋子 有效地界定該基板306及該光子裝置304之刻面間之偏位 距離。該光纖3 0 8之內部芯線314係與該光子裝置304之有 效刻面對齊。未顯示在圖3者係各種用於將該光纖固定至 該蓋子3 1 0之其他機制、栓銷等。 該基板3 0 6在其上面具有一或多條導電跡線(未示出)。 該光子裝置可藉著任何合適之連接技術電耦合至該導電跡 線。於所示具體實施例中,係使用接合引線3 1 6。然而,應 了解其他各種合適之技術,包含(但未受限於)TAB、直接軟 焊(例如"倒裝晶片”型安裝)、及習知封裝安裝技術(例如軟 焊、栓銷等)可輕易地用於特別之執行過程。 現在將敘述用以形成本發明之上部塑造蓋之技術。圖 4說明一用以製造本發明上部塑造蓋之模製系統400具體 實施例之透視圖。模製系統400包含一頂模402及一底模 404。底模404包含四個模腔406,該模腔具有意欲形成之 上部塑造蓋之輪廓。譬如,假如該上部塑造蓋係意欲具有 --傾斜之頂部表面,則該模腔406之底部表面必須具有一 傾斜之底部表面。該模腔406之表面必須很平滑,以賦予 該上部塑造物一平滑之表面。於一些具體實施例中,該模 腔之表面係提供一金屬層,諸如拋光之電鍍鎳,這給與該 模腔一平滑之表面。流道4 0 8係該底検4 0 4內之槽道,該 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局a(工消費合作社印製 -14- 594094 A7 _____ B7 五、發明説明(12 ) (請先閲讀背面之注意事項再填寫本頁} 流道將該透明之模製化合物分佈至個別之模腔4〇6。由該孔 洞4 1 0流入g亥頂検之模製材料向下流入該壺區4 1 2,然後該 模製材料由該壺區流入每一流道4〇8。一包含附著至該處之 光子裝置之基板係放置於該底模4 0 6上,以致該光子裝置 落在每一模腔406內。當該模腔406係充滿上部塑造材料 或樹脂時,即形成上部塑造蓋子。該上模4〇2係降低至該 基板上’以便固定該基板及施加所需之壓力及熱量以完全 形成該蓋子。用於附著該光子列陣之撓性基板可設計成充 分厚’以當夾在該熱模子內側時避免下沉或摺皺。這可比 方藉著將一或二銅層加至該標準之聚硫亞氨芯線(5〇微米) 所達成。當使用二銅層時,使用該基板之兩側。分度栓銷 4 14由該下模404突出以與該基板中之分度孔咬合,以便適 當地對齊該二零組件及於該模製流程期間固定至該基板。 於模製及二次硬化時,該撓性基板及聯結之載具可鋸開及 切成個別單位以供進一步處理。 經濟部智祛財產局肖工消費合作社印製 爲了獲得該上部塑造物之最佳光學傳送品質,於該模 製流程期間必須防止該上部塑造物內形成空隙。爲防止空 隙’上部塑造材料係以很慢之速率射入該模腔。該模子系 統400有助於形成在基板上之上部塑造蓋之高容量製造。 系統400之槪念可延伸至適合高容量生產量需求之更大數 目模腔。 圖5說明該模製系統400之一側視平面圖,該模製系 統400具有一附著至放在該模製系統400間之硬質載具502 之撓性基板500。該硬質載具502係另一選擇之技術,而用 本紙張尺度適用中國國家標準(CNS ) A4規格(210X:297公釐) -15- 594094 A7 B7 五、發明説明(13) 以遍及S亥検製、晶粒附著、引線接合及其他處理過程維持 該撓性基板500之形狀。該硬質載具502之優點係該硬質 載具將允許對多模腔工具之可擴張性,而不須顧慮一撓性 基板所獲得之鬆弛容差。再者,該載具亦將比起在一薄撓 性基板所挖之孔洞於該分度孔中提供更高之精確度。 該載具502可由FR4(印刷電路板環氧基樹脂/玻璃纖 維材料)、一聚合物、或一厚銅層所製成。該撓性基板500 已經附著有光子裝置504,該光子裝置係以接合引線506連 接至該基板500。該基板500係於每一光子裝置504間之選 擇區域中以黏著性材料508附著至該硬質載具502。在達成 該蓋子之模製之後定位該黏著性材料508,以允許該基板及 該硬質載具502兩者被切成個別之單位。圖6說明在上部 塑造蓋600業已形成在該光子裝置504上方之後,安裝至 圖5硬質載具502上之基板500之一頂部透視圖。。光子 裝置504係設定於該導電電路圖案602上及以電接合引線 604連接至該導電電路圖案602。說明於該基板中之分度孔 5 10。然而,於另一選擇具體實施例中,該分度孔510最好 係形成在該硬質載具502中。 爲了有助於該模製流程,能使用一釋放薄膜層以覆蓋 該模腔406之表面。基於光傳送所需之透明品質,該上部 塑造物材料不包含任何塡料。因此該上部塑造物具有較低 之黏度及於該模製流程期間具有一流出該模腔外面之較大 趨勢。此溢流造成不想要之飛邊區域形成在該基板500上 。防止飛邊之一方法係利用一放置在該底模404上之釋放 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ;--;---裝-- (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部智毯財產局a(工消費合作社印製 -16- 594094 經濟部智慧財產局a(工消費合作杜印製 A7 B7 五、發明説明(14) '薄膜層’以致其順應該模腔406之形狀。可壓縮該薄膜, Μ得當該頂端及底部鑄模壓在一起時,該薄膜係被壓縮及 造成每一模腔更完全地密封。該密封之模腔現在不允許上 咅β塑造物材料之滿溢及造成飛邊之形成。除了有助於在每 ~模腔406內之更好密封外,該釋放薄膜防止一模製樹脂 &該模子之模腔表面間之接觸,且能有助於該模子及該上 部塑造材料間之熱傳送,以加速製造流程。需要由該底模 404中之換氣孔吸入空氣,以致吸住該釋放薄膜而順應該模 腔之形狀。 圖7根據本發明之一具體實施例說明在光子裝置上方 製造透明之上部塑造蓋之製程流程圖700。該流程首先由操 作702開始,其中光子裝置係附著至一基板。該光子裝置 係以接合引線黏著性地附著及電連接至在該基板上之電跡 線。由操作702,可使用另二種選擇技術。該第一種技術係 操作704之技術,其中該基板係附著至一硬質載具,該載 具具有於該模製處理期間維持該基板形狀之功能。於此案 例中’下一操作706代表該硬質載具表面上之分度孔與該 頂模之分度栓銷之對齊。另一選擇係該第二技術未採用該 硬質載具。於此案例中’如操作708中所示,在該基板本 身中所形成之分度孔係與該底模之分度栓銷對齊。 於操作7 10中,該釋放薄膜層係加至該模製系統,以 致在每一模腔內可達成一較佳之密封。如上述,該釋放薄 膜層有助於防止飛邊、保護該模腔免於接觸該上部塑造物 材料、及有助於該模製系統及該上部塑造材料間之熱傳送 本紙張尺度適用中關家鮮(CNS ) Α4規格(210X297公f ) ' --— -17- (請先閲讀背面之注意事項再填寫本頁)
594094 A 7 B7 五、發明説明(15) 。圖8說明使用釋放薄膜層之詳細操作。於圖8中,該操 作802顯示使用該釋放薄膜之第一步驟係將該釋放薄膜層 加至該底模。然後於操作804中,由這些模腔吸出空氣以 有助於該釋放薄膜層順應於該模腔之形狀。應注意的是該 釋放薄膜層之使用係一選擇性製程。該釋放薄膜可具有由 2分佈至4密爾(50至100微米)之不同厚度。正確厚度之 選擇將需要會同該模子加工設計(例如模腔深度、流道深度 、澆口等)而完成,以便確保能在指定容差內獲得正確之零 件尺寸。能用作該釋放薄膜之潛在材料可包括聚硫亞氨(PI) 或聚四氟乙烯(PTFE)。 然後於操作7 1 2中,該頂模係降低至該底模上以將該 基板(及硬質載具)固定於該二模子之間。於操作714中,模 製材料係經過該頂模中之孔洞及經過該底模中所形成之流 道射入這些模子.。於操作7 1 6中,讓該模製材料有時間硬 化。於操作7 1 8中,具有已成形上部塑造蓋之基板係由該 頂模及底模移去。於操作720中,二次硬化製程允許該上 部塑造蓋進一步硬化。於操作722中,該基板及假如使用 之載具係切成個別之基板/蓋子模組。然後這些模組能與 半導體裝置結合使用,以形成一光電模組。 其次參考圖9 ,將敘述按照本發明之另一具體實施例 之光電封裝內的900。於所示具體實施例中,藉著支撐結構 904支撐一在其上面具有導電跡線(未示出)之撓性基板材料 9〇2。一光子裝置(晶粒)906係安裝及電連接至該撓性基板 ,使得該光子裝置之刻面(有效區域)係向外暴露朝向一 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智葸財產局肖工消費合作社印製 -18- 594094 A7 B7 經濟部智慧財產局工消費合作社印製 五、發明説明(16) 光纖908。一光學透明蓋909係形成在該光子裝置906上方 ’且決定該纖維908離開該基板902之偏位。於本具體實 施例中,該光學介面區域9 1 0可採取一種類似於圖3所說 明介面區域302之形式。於本範例中,在該晶粒上之一或 多個接合墊片係電耦合至該撓性基板之一端點。該撓性基 板係封裝環繞著該光學基座904之一角落及電耦合至一分 開之晶粒9 1 2,該晶粒9 1 2包含合適之電路系統以驅動該光 子裝置906。 當然’一特定裝置上之發射體或接收機之數目可有寬 廣之變化’以滿足一特別應用之需要。於很多多通道應用 中’其想要的是於不同晶片中由該接收機分開該發射體。 這主要是由於該發射機及接收機電路系統間之電串音本質 。然而亦可輕易地提供整合式無線電收發兩用機。 雖然已以一些較佳具體實施例之觀點敘述本發明,在 此仍有落在本發明範圍內之修改、置換、及同等項。亦請 注意有很多實現本發明之方法及裝置之另外選擇。因此吾 人意欲將以下所附之申請專利解釋爲涵括所有此等修改、 置換、及同等項,如同落在本發明之法定精神及範圍內。 — ,--W---批衣-- (請先閲讀背面之注意事項再填寫本頁) 、11 線 本紙張尺度適用中國國家榡準(CNS ) A4規格(210 乂 297公釐) -19-

Claims (1)

  1. 594094 A8 B8 C8 D8 申請專利範圍 附件2 A: 經濟部智慧財產局員工消費合作社印製 第9 1 1 201 89號專利申請案 中文申請專利範圍替換本 民國93年2月19日修正 1.一種光電封裝,其包括: 一基板; 一光子裝置,其由該基板所承載,該光子裝置在其上 面具有一有效刻面; 一光纖,其與該光子裝置上之有效刻面光通信;及 一光學透明蓋,其模製在該光子裝置上方以蓋住該光 子裝置之有效刻面。 2·如申請專利範圍第1項之光電封裝,其中該光纖對齊 抵住該蓋子。 3. 如申請專利範圍第1項之光電封裝,其中該基板上具 有至少一電連接至該光子裝置之導電跡線。 4. 如申請專利範圍第3項之光電封裝,其中該光子裝置 上具有至少一接合墊片,該接合墊片係藉著一接合引線電 連接至一在該基板上之聯結導電跡線,其中該模製蓋子封 裝該接合引線。 5. 如申請專利範圍第4項之光電封裝,其中該接合引線 係針腳式接合至該接合墊片及珠壓焊接至該聯結之導電跡 線。 . 6 ·如申請專利範圍第1項之光電封裝,其中該光學透明 本紙張尺度適用中國國家標準丨乂]^)/…^^^2^〆29*^^) 請 閲 之 注 I 養 594094 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 蓋具有一在方位上相對該有效刻面之表面傾斜之頂部表面 〇 7. 如申請專利範圍第6項之光電封裝,其中該光學透明 蓋之頂部表面係相對該有效刻面之表面傾斜在*7 - 8度間之 角度。 8. 如申請專利範圍第6項之光電封裝,其中該透明蓋在 該有效刻面上方之厚度係大約0.1毫米。 9. 如申請專利範圍第6項之光電封裝,尙包含一連接該 基板上之導電跡線與該光子裝置之互連引線,該互連引線 係封裝在該光學透明蓋之較厚半邊內。 10. 如申請專利範圍第3項之光電封裝,尙包含一經過 該基板上之導電跡線與該光子裝置電通訊之半導體晶粒。 11 ·如申請專利範圍第6項之光電封裝,其中該晶粒係 直接焊接至該基板。 12. 如申請專利範圍第2項之光電封裝,其中該基板係 由一撓性材料所形成。 13. 如申請專利範圍第8項之光電封裝,尙包含一支撐 該撓性材料之光學零組件支撐塊件。 14. 如申請專利範圍第4項之光電封裝,其中該光學透 明蓋整個封裝該光學零組件及該接合引線兩者。 1 5.如申請專利範圍第1項之光電封裝,其中該光學透 明蓋之折射率大約配合於該光纖芯線之折射率。 1 6·如申請專利範圍第2項之光電封裝,其中該蓋子在 該光纖及該光子裝置之有效刻面之間界定一偏位距離爲1 00 本紙張尺度適用中國國家標準(CNS ),以見格(2:0X297<^jtl _ 〇 _ ' ~ (請先閱讀背面之注意事項再填寫本頁)
    594094 8 8 8 8 ABCD 六、申請專利範圍 微米。 17. —種光電封裝,其包括: 一基板,其上面具有至少一導電跡線; 一光子裝置,其由該基底基板所承載,該光子裝置在 其上面具有一有效刻面及至少一接合墊片; 至少一反向之接合引線,每一條反向接合引線係珠壓 焊接至一在該基板上之聯結導電跡線及針腳式接合至一聯 結之接合墊片; 一光纖,其與該光子裝置上之有效刻面光通信;及 一光學透明蓋,其模製在該光子裝置上方以蓋住該光 子裝置及該接合引線,其中該光纖對齊抵住該蓋子。 18. 如申請專利範圍第17項之光電封裝,其中該光學透 明蓋之頂部表面係相對該有效刻面之表面傾斜在7 - 8度間 之角度,藉此該傾斜頂部表面具有減少該光子裝置及該光 纖間之背反射量之作用。 經濟部智慧財產局員工消費合作社印製 19. 如申請專利範圍第18項之光電封裝,其中.該光學透 明蓋之頂部表面具有一較高邊緣及一較低邊緣,該接合引 線係封裝該盍子靠近較高邊緣之部份內。 20·如申請專利範圍第17項之光電封裝,尙包含一經過 該基板上之導電跡線與該光子裝置電通訊之半導體晶粒。 21·如申請專利範圍第17項之光電封裝,其中該光學透 明盘之折射率大約配合於該光纖芯線之折射率。 22·如申請專利範圍第π項之光電封裝,其中該蓋子在 該光纖及該光子裝置之有效刻面之間界定一想要的偏位距 本紙張尺度適用中國國家標準(CNS ) Α4ϋ ( 2IGX297公釐} Τ — 594094 經濟部智慧財產局員工消赀合作社印製 A8 B8 C8 D8 々、申請專利範圍 離爲100微米。 23. —種光電封裝,其包括: 一撓性基底基板,其上面具有至少一導電跡線; 一光學零組件支撐塊件,其支撐該撓性基底基板; 一光子裝置,其安裝在該基底基板上,該光子裝置在 其上面具有一有效刻面; 一光纖,其與該光子裝置上之有效刻面光通信;及 一光學透明蓋,其模製在該光子裝置上方以蓋住該光 子裝置及該接合引線,其中該光纖對齊抵住該蓋子。 24. 如申請專利範圍第23項之光電封裝,其中該光學透 明蓋之頂部表面係相對該有效刻面之表面傾斜在7 - 8度間 之角度,藉此該傾斜頂部表面具有減少該光子裝置及該光 纖間之背反射量之作用。 25. 如申請專利範圍第24項之光電封裝,其中該光學透 明蓋之頂部表面具有一較高邊緣及一較低邊緣,該接合引 線係封裝該蓋子靠近較高邊緣之部份內。 26·如申請專利範圍第23項之光電封裝,尙包含一經過 該基板上之導電跡線與該光子裝置電通訊之半導體晶粒。 27.如申請專利範圍第23項之光電封裝,其中該光學透 明蓋之折射率大約配合於該光纖芯線之折射率。 28·如申請專利範圍第23項之光電封裝,其中該蓋子在 該光纖及該光子裝置之有效刻面之間界定一想要的偏位距 離爲100微米。 29·—種製造光電裝置之方法,其包含·· 本紙張尺度適用中國國家#準(CNS ) A4規格(2】0X29?公着) ~ ~ (請先閲讀背面之注意事項再填寫本頁)
    594094 ABCD 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 將一光子裝置直接或間接附著至一撓性基板; 將該撓性基板附著至一硬質載具上,藉此該硬質載具 將該撓性基板維持於一固定位置中; 將該撓性基板及該硬質載具放置於一下模上,使得該 光子裝置係降低進入該下模內之一模腔;及 在該基底基板上藉著使一透明之樹脂流入鑄模之模腔 以形成一光學透明蓋。 30.如申請專利範圍第29項之方法,其中該模子之模腔 之底部表面大約傾斜在7 - 8度間之角度。 3 1 ·如申請專利範圍第29項之方法,尙包含: 將一頂模降低至該硬質載具上,使得該撓性基板堅實 地固定在該頂模及底模之間,且將光子裝置密封在該模腔 內。 32·—種製造光電封裝之系統,其包含: 一撓性基底基板,其上面具有至少一導電跡線; 一光子裝置,其由該基底基板所承載,該光子裝置在 其上面具有一有效刻面及至少一接合墊片; 一硬質載具,其支撐該撓性基板,使得該硬質載具將 該撓性基板維持於一固定位置中; 一下模,其具有一模腔,該下模承接該光子裝置,該 模腔係架構成充滿一透明之樹脂材料,該樹脂材料將會硬 化及形成一蓋住該光子裝置之光學透明蓋;及 一上模,其架構成將該硬質載具及該撓性基板壓抵住 該下模’以致在該撓性基板及該模腔間之一接觸區域內可 本紙張尺度適用中國國家標準(CNS ) A4洗格(2】GX29<7公瘦) -5- (請先閲讀背面之注意事項再填寫本頁) 訂 __ 594094 A8 B8 C8 D8六、申請專利範圍 、 建立一良好之密封。 33·如申請專利範圍第32項之製造光電封裝之系統,其 中該下模具有複數模腔,每一模腔架構成可承接至少一光 子裝置。 34·如申請專利範圍第32項之製造光電封裝之系統,其 中該模腔具有一傾斜之底部表面,以致欲成形之光學透明 蓋將具有一傾斜之頂部表面。 經濟部智慧財產局員工消費合作社印製 一4
TW091120189A 2001-09-21 2002-09-04 Technique for protecting photonic devices in optoelectronic packages with clear overmolding TW594094B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/957,936 US7001083B1 (en) 2001-09-21 2001-09-21 Technique for protecting photonic devices in optoelectronic packages with clear overmolding

Publications (1)

Publication Number Publication Date
TW594094B true TW594094B (en) 2004-06-21

Family

ID=34080977

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091120189A TW594094B (en) 2001-09-21 2002-09-04 Technique for protecting photonic devices in optoelectronic packages with clear overmolding

Country Status (2)

Country Link
US (2) US7001083B1 (zh)
TW (1) TW594094B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI472821B (zh) * 2008-08-29 2015-02-11 Hitachi Chemical Co Ltd 光波導、光電混載基板以及光模組
CN109397616A (zh) * 2017-08-17 2019-03-01 德韧营运有限责任公司 具有包封在光导中的安装的发光二极管的印刷膜

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815358B1 (ko) * 2004-10-08 2008-03-19 삼성전기주식회사 경사진 광투과성 덮개를 가진 광변조기 패키지
US7589338B2 (en) * 2007-11-30 2009-09-15 Fairchild Semiconductor Corporation Semiconductor die packages suitable for optoelectronic applications having clip attach structures for angled mounting of dice
US20090140266A1 (en) * 2007-11-30 2009-06-04 Yong Liu Package including oriented devices
JP5579982B2 (ja) * 2008-12-15 2014-08-27 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の中間構造体及び中間構造体の製造方法
US7973393B2 (en) * 2009-02-04 2011-07-05 Fairchild Semiconductor Corporation Stacked micro optocouplers and methods of making the same
JP2012234035A (ja) * 2011-04-28 2012-11-29 Toshiba Corp 光結合素子及びその固定方法
GB201107931D0 (en) 2011-05-12 2011-06-22 Depuy Ireland Manufacturing method and product
WO2016133531A1 (en) * 2015-02-20 2016-08-25 Hewlett Packard Enterprise Development Lp Reduction of back reflections
WO2017136383A1 (en) * 2016-02-02 2017-08-10 Maintool SAS Flexible electronic strip and its method for manufacture
JP6665149B2 (ja) * 2017-12-04 2020-03-13 株式会社Subaru 繊維強化樹脂体及びその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2405488A1 (fr) 1977-10-07 1979-05-04 Radiotechnique Compelec Dispositif optique pour connecteur destine a la transmission par fibres et son procede de realisation
US4222629A (en) 1978-03-27 1980-09-16 Sperry Corporation Fiber optic connector assembly
US4346294A (en) 1979-07-05 1982-08-24 Burr-Brown Research Corp. Low profile optical coupling to planar-mounted optoelectronic device
NL8801443A (nl) 1988-06-06 1990-01-02 Koninkl Philips Electronics Nv Opto-elektrische inrichting met een koppeling tussen een optische transmissievezel en een halfgeleiderlaserdiode.
US4979791A (en) 1989-12-08 1990-12-25 Amp Incorporated Laser diode connector assembly
US5218759A (en) * 1991-03-18 1993-06-15 Motorola, Inc. Method of making a transfer molded semiconductor device
JP2962830B2 (ja) 1992-04-02 1999-10-12 富士通株式会社 光モジュール及びその製造方法
DE69416016T2 (de) 1993-02-23 1999-07-15 The Whitaker Corp., Wilmington, Del. Faseroptische Kopplungseinrichtung
GB9304956D0 (en) 1993-03-11 1993-04-28 British Aerospace Integrated circuits
US5499312A (en) 1993-11-09 1996-03-12 Hewlett-Packard Company Passive alignment and packaging of optoelectronic components to optical waveguides using flip-chip bonding technology
US5515467A (en) 1994-12-30 1996-05-07 Motorola, Inc. Optical fiber assembly for connecting photonic devices to a fiber optic cable
US5590232A (en) 1995-02-16 1996-12-31 Motorola, Inc. Optical package and method of making
US5631987A (en) 1995-06-07 1997-05-20 Reliaspeed, Inc. Low cost, mode-field matched, high performance laser transmitter optical subassembly
WO1997032344A1 (en) 1996-02-28 1997-09-04 The Whitaker Corporation Packaging for optoelectronic device
US6130473A (en) * 1998-04-02 2000-10-10 National Semiconductor Corporation Lead frame chip scale package
US6224936B1 (en) * 1998-10-07 2001-05-01 Micron Technology, Inc. Method for reducing warpage during application and curing of encapsulant materials on a printed circuit board
JP3756689B2 (ja) * 1999-02-08 2006-03-15 沖電気工業株式会社 半導体装置及びその製造方法
US6455923B1 (en) * 1999-08-30 2002-09-24 Micron Technology, Inc. Apparatus and methods for providing substrate structures having metallic layers for microelectronics devices
US6712527B1 (en) * 2000-01-12 2004-03-30 International Business Machines Corporation Fiber optic connections and method for using same
US6364542B1 (en) 2000-05-09 2002-04-02 National Semiconductor Corporation Device and method for providing a true semiconductor die to external fiber optic cable connection
JP4555436B2 (ja) * 2000-06-29 2010-09-29 富士通株式会社 薄膜樹脂基板への樹脂モールド方法及び高周波モジュール
US6709170B2 (en) * 2001-01-08 2004-03-23 Optical Communications Products, Inc. Plastic encapsulation of optoelectronic devices for optical coupling
US6724015B2 (en) * 2001-04-09 2004-04-20 Corona Optical Systems, Inc. Optical attenuating underchip encapsulant
US6655854B1 (en) * 2001-08-03 2003-12-02 National Semiconductor Corporation Optoelectronic package with dam structure to provide fiber standoff

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI472821B (zh) * 2008-08-29 2015-02-11 Hitachi Chemical Co Ltd 光波導、光電混載基板以及光模組
CN109397616A (zh) * 2017-08-17 2019-03-01 德韧营运有限责任公司 具有包封在光导中的安装的发光二极管的印刷膜

Also Published As

Publication number Publication date
US7195955B2 (en) 2007-03-27
US20060001183A1 (en) 2006-01-05
US7001083B1 (en) 2006-02-21

Similar Documents

Publication Publication Date Title
US7195955B2 (en) Technique for protecting photonic devices in optoelectronic packages with clear overmolding
KR100652375B1 (ko) 와이어 본딩 패키지를 포함하는 이미지 센서 모듈 구조물및 그 제조방법
TWI220542B (en) Semiconductor device
EP0987769B1 (en) Photodiode module
TW542929B (en) Platform, optical module, method for manufacturing these and optical transmission device
US6632027B1 (en) Optical module
US6603782B2 (en) LD/PD module
US6693364B2 (en) Optical integrated circuit element package and process for making the same
US20100230792A1 (en) Premolded Substrates with Apertures for Semiconductor Die Packages with Stacked Dice, Said Packages, and Methods of Making the Same
TW552652B (en) Miniature semiconductor package for opto-electronic devices
JP3532456B2 (ja) 光学的信号の入出力機構を有する半導体装置
US5587605A (en) Package for mating with a semiconductor die
US7820462B2 (en) Encapsulated optical package
JP2006269783A (ja) 光半導体パッケージ
US7178235B2 (en) Method of manufacturing an optoelectronic package
JP2003008065A (ja) Smd型光素子モジュールの製造方法
TW569053B (en) Techniques for attaching rotated photonic devices to an optical sub-assembly in an optoelectronic package
JP2005049389A (ja) コネクタ型光モジュール
US6897485B2 (en) Device for optical and/or electrical data transmission and/or processing
CN115810589A (zh) 芯片封装结构及其制作方法
CN215494242U (zh) 一种含有光纤阵列的光电器件
US7483276B2 (en) Semiconductor package and method for manufacturing same
US6315465B1 (en) Optical module
US20080303111A1 (en) Sensor package and method for fabricating the same
JP2001168122A (ja) 電子部品実装モジュールの製造方法および電子部品実装モジュール

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees